JPH01270350A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01270350A JPH01270350A JP10052488A JP10052488A JPH01270350A JP H01270350 A JPH01270350 A JP H01270350A JP 10052488 A JP10052488 A JP 10052488A JP 10052488 A JP10052488 A JP 10052488A JP H01270350 A JPH01270350 A JP H01270350A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base region
- guard ring
- semiconductor device
- curvature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000000137 annealing Methods 0.000 abstract description 6
- 150000002500 ions Chemical class 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract 3
- 230000015556 catabolic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、高周波化、高耐圧化を図ることが可能な半
導体装置に関するものである。
導体装置に関するものである。
第2図はガードリング領域を備えた従来の半導体装置の
主要部を示す断面図である。この図において、1はn0
型のサブストレート、2はn型のエピタキシャル層、3
はp型のベース領域、48〜4cは前記ベース領域3と
同じ濃度を有するp型のガードリング領域である。
主要部を示す断面図である。この図において、1はn0
型のサブストレート、2はn型のエピタキシャル層、3
はp型のベース領域、48〜4cは前記ベース領域3と
同じ濃度を有するp型のガードリング領域である。
この従来の半導体装置において、ベース領域3のジャン
クション深さを浅くして高周波特性を向上させるために
は、ベース領域3を形成する際の注入エネルギーおよび
注入量を小さくし、アニール時間を短くする必要があっ
た。すなわち、イオン注入したものを、活性化はさせる
が再分布しないようにする必要があった。
クション深さを浅くして高周波特性を向上させるために
は、ベース領域3を形成する際の注入エネルギーおよび
注入量を小さくし、アニール時間を短くする必要があっ
た。すなわち、イオン注入したものを、活性化はさせる
が再分布しないようにする必要があった。
〔発明が解決しようとするnB)
上記のような従来の半導体装置では、高周波特性を向上
させるためにジャンクシ刊ン深さを浅くするので、必然
的にジャンクションの曲率が小さくなり、耐圧が劣化す
るという問題点があった。
させるためにジャンクシ刊ン深さを浅くするので、必然
的にジャンクションの曲率が小さくなり、耐圧が劣化す
るという問題点があった。
この発明は、かかる課題を解決するためになされたもの
で、高周波特性を向上できるとともに、耐圧の向上も図
ることができる半導体装置を得ることを目的とする。
で、高周波特性を向上できるとともに、耐圧の向上も図
ることができる半導体装置を得ることを目的とする。
この発明に係る半導体装置は、ガードリング領域をベー
ス領域よりも大きな曲率で形成するとともに、ベース領
域の端部を最内側のガードリング領域内に位置させたも
のである。
ス領域よりも大きな曲率で形成するとともに、ベース領
域の端部を最内側のガードリング領域内に位置させたも
のである。
この発明においては、高周波特性を向上させるためにベ
ース領域を浅く形成しても、耐圧を決定する主因となる
ベース領域の曲率が等測的に大きくなる。
ース領域を浅く形成しても、耐圧を決定する主因となる
ベース領域の曲率が等測的に大きくなる。
第1図はこの発明の半導体装置の一実施例の主要部を示
す断面図である。この図において、第2図と同一符号は
同一のものを示し、58〜5dはこの発明におけるp型
のガードリング領域である。
す断面図である。この図において、第2図と同一符号は
同一のものを示し、58〜5dはこの発明におけるp型
のガードリング領域である。
次にその製造工程について簡単に説明する。
まず、写真製版技術によりパターニングし、高エネルギ
ーでイオン注入したのち、アニーリングを行うことによ
って深く曲率の大きいガードリング領域5a〜5dを形
成する1次に、写真製版技術によりバターニングし、低
エネルギーでイオン注入したのちアニーリングを行うこ
とにより浅いベース領域3を形成し、かつその端部を最
内側のガードリング領域5a内に位置させる。
ーでイオン注入したのち、アニーリングを行うことによ
って深く曲率の大きいガードリング領域5a〜5dを形
成する1次に、写真製版技術によりバターニングし、低
エネルギーでイオン注入したのちアニーリングを行うこ
とにより浅いベース領域3を形成し、かつその端部を最
内側のガードリング領域5a内に位置させる。
すなわち、このようにして得られた半導体装置では、高
周波特性がベース領域3の深さで決定され、一方、耐圧
は主として最内側のガードリング領域5aの曲率によっ
て決定されるようになる。
周波特性がベース領域3の深さで決定され、一方、耐圧
は主として最内側のガードリング領域5aの曲率によっ
て決定されるようになる。
したがって、高周波特性を向上させるためにベース領域
3を浅く形成しても、ベース領域3の曲率がガードリン
グ領域5aによって等測的に大きくなっているため、高
耐圧を実現することが可能である。
3を浅く形成しても、ベース領域3の曲率がガードリン
グ領域5aによって等測的に大きくなっているため、高
耐圧を実現することが可能である。
なお、上記実施例では、サブストレート1を09型とし
て説明したが、p0型の場合についても同じように適用
できる。ただし、そのときはベース領域3およびガード
リング領域58〜5dもp型にする必要がある。
て説明したが、p0型の場合についても同じように適用
できる。ただし、そのときはベース領域3およびガード
リング領域58〜5dもp型にする必要がある。
また、ガードリング領域58〜5dおよびベース領域3
を個々にアニーリングしているが、同時にアニーリング
しても同様の効果を奏する。
を個々にアニーリングしているが、同時にアニーリング
しても同様の効果を奏する。
(発明の効果)
この発明は以上説明したとおり、ガードリング領域をベ
ース領域よりも大きな曲率で形成するとともに、ベース
領域の端部を最内側のガードリング領域内に位置させた
ので、ベース領域を浅く形成しても、耐圧を決定する主
因となるベース領域の曲率が等測的に大きくなり、高周
波特性の向上と高耐圧化を同時に実現できるという効果
がある。
ース領域よりも大きな曲率で形成するとともに、ベース
領域の端部を最内側のガードリング領域内に位置させた
ので、ベース領域を浅く形成しても、耐圧を決定する主
因となるベース領域の曲率が等測的に大きくなり、高周
波特性の向上と高耐圧化を同時に実現できるという効果
がある。
第1図はこの発明の半導体装置の一実施例の主要部を示
す断面図、第2図は従来の半導体装置の主要部を示す断
面図である。 図において、1はサブストレート、2はエピタキシャル
層、3はベース領域、58〜5dはガードリング領域で
ある。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 (外2名)第1図 第2図
す断面図、第2図は従来の半導体装置の主要部を示す断
面図である。 図において、1はサブストレート、2はエピタキシャル
層、3はベース領域、58〜5dはガードリング領域で
ある。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 (外2名)第1図 第2図
Claims (1)
- ベース領域と、このベース領域の周囲に複数個のガー
ドリング領域を備えた半導体装置において、前記ガード
リング領域を前記ベース領域よりも大きな曲率で形成す
るとともに、前記ベース領域の端部を最内側の前記ガー
ドリング領域内に位置させたことを特徴とする半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10052488A JPH01270350A (ja) | 1988-04-22 | 1988-04-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10052488A JPH01270350A (ja) | 1988-04-22 | 1988-04-22 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01270350A true JPH01270350A (ja) | 1989-10-27 |
Family
ID=14276347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10052488A Pending JPH01270350A (ja) | 1988-04-22 | 1988-04-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01270350A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8739036B2 (en) | 2008-07-25 | 2014-05-27 | Kyocera Mita Corporation | Electronic device, computer readable medium, and help display method |
-
1988
- 1988-04-22 JP JP10052488A patent/JPH01270350A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8739036B2 (en) | 2008-07-25 | 2014-05-27 | Kyocera Mita Corporation | Electronic device, computer readable medium, and help display method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4602266A (en) | High voltage guard ring with variable width shallow portion | |
JP2003101039A (ja) | 高耐圧半導体装置 | |
JPS60231363A (ja) | ゲ−トタ−ンオフサイリスタの製造方法 | |
JPH01270350A (ja) | 半導体装置 | |
US4230791A (en) | Control of valley current in a unijunction transistor by electron irradiation | |
JPH07273325A (ja) | プレーナ型半導体素子およびその製造方法 | |
JPH03147331A (ja) | 高耐圧半導体装置 | |
US3894891A (en) | Method for making a space charge limited transistor having recessed dielectric isolation | |
US6215167B1 (en) | Power semiconductor device employing field plate and manufacturing method thereof | |
JPH06338514A (ja) | 半導体装置 | |
JPH07221290A (ja) | プレーナ型半導体装置 | |
JPH0878661A (ja) | 電力用半導体素子 | |
JPH0472771A (ja) | Mosfet | |
JPS59115565A (ja) | 半導体集積回路の製造方法 | |
JPH01295460A (ja) | 半導体装置 | |
JPH01125864A (ja) | 自己消弧型半導体装置 | |
JPH02304933A (ja) | 半導体装置 | |
JP3226232B2 (ja) | 半導体装置及びその製造方法 | |
US4292644A (en) | Control of valley current in a unijunction transistor by electron irradiation | |
JPH0349232A (ja) | ダイオードの製造方法 | |
JPH01238167A (ja) | 広ギャップコレクタトランジスタ | |
JPH07135315A (ja) | 半導体装置 | |
JPH02312243A (ja) | 半導体装置 | |
JPH05206264A (ja) | 半導体基板におけるガードリング領域の形成方法 | |
JPH06232386A (ja) | 半導体装置 |