JPH06232386A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06232386A JPH06232386A JP1775093A JP1775093A JPH06232386A JP H06232386 A JPH06232386 A JP H06232386A JP 1775093 A JP1775093 A JP 1775093A JP 1775093 A JP1775093 A JP 1775093A JP H06232386 A JPH06232386 A JP H06232386A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- corners
- field plate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】プレーナ方式で方形の領域を不純物拡散で形成
した場合、逆電圧印加時にコーナー部で電界強度が強く
なり、破壊しやすくなるのを防止する。 【構成】表面へのｐ−ｎ接合露出部から張り出すフィー
ルドプレートの張り出し幅を、コーナー部で直線部より
広くすることにより、電界を緩和して破壊を防止する。
した場合、逆電圧印加時にコーナー部で電界強度が強く
なり、破壊しやすくなるのを防止する。 【構成】表面へのｐ−ｎ接合露出部から張り出すフィー
ルドプレートの張り出し幅を、コーナー部で直線部より
広くすることにより、電界を緩和して破壊を防止する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板の一主面上
の方形領域から不純物を拡散してｐ−ｎ接合を形成した
半導体装置に関する。
の方形領域から不純物を拡散してｐ−ｎ接合を形成した
半導体装置に関する。
【０００２】
【従来の技術】プレーナ構造をもつダイオードあるいは
トランジスタ等では、シリコン基板の一主面からの不純
物拡散によりｐ−ｎ接合を形成する。通常、シリコンチ
ップはシリコンウエーハを賽の目状に切断して作成する
ので方形であり、その方形チップの面積有効利用のた
め、不純物拡散も方形領域に行われる。すなわち、例え
ばダイオードは、図２の断面図のようにｎ+ サブストレ
ート１の上に積層されたｎ - エピタキシャル層２の表面
上の酸化膜３の開口部からの不純物拡散によりアノード
領域としてのｐ+ 層４を形成し、そのｐ+ 層４の露出面
に電極５を接触させたものであるが、ｐ+ 層４は方形で
斜視図で示せば図４のようになる。また、電極５を酸化
膜３の上に延ばし、延長部６がｐ+ 層４とｎ- 層２の間
のｐ−ｎ接合の露出部上を超えるようにすると、図３に
示すように電極５が負となる逆電圧印加時に、電極５の
延長部６の下のｎ- 層２の表面に正電荷が生じ、空乏層
７が表面層で延びて、延長部６が電界強度を弱めるフィ
ールドプレートとして働く。
トランジスタ等では、シリコン基板の一主面からの不純
物拡散によりｐ−ｎ接合を形成する。通常、シリコンチ
ップはシリコンウエーハを賽の目状に切断して作成する
ので方形であり、その方形チップの面積有効利用のた
め、不純物拡散も方形領域に行われる。すなわち、例え
ばダイオードは、図２の断面図のようにｎ+ サブストレ
ート１の上に積層されたｎ - エピタキシャル層２の表面
上の酸化膜３の開口部からの不純物拡散によりアノード
領域としてのｐ+ 層４を形成し、そのｐ+ 層４の露出面
に電極５を接触させたものであるが、ｐ+ 層４は方形で
斜視図で示せば図４のようになる。また、電極５を酸化
膜３の上に延ばし、延長部６がｐ+ 層４とｎ- 層２の間
のｐ−ｎ接合の露出部上を超えるようにすると、図３に
示すように電極５が負となる逆電圧印加時に、電極５の
延長部６の下のｎ- 層２の表面に正電荷が生じ、空乏層
７が表面層で延びて、延長部６が電界強度を弱めるフィ
ールドプレートとして働く。
【０００３】
【発明が解決しようとする課題】表面から拡散する不純
物は、表面から深さ方向ばかりでなく、図２の酸化膜３
の下で横方向にも拡散するので縁部は円柱状になり、四
隅には図４に示すように方形のｐ+ 層４の球形状部８が
生ずる。ｐ+ 層４とｎ- 層２の間に逆電圧が印加された
ときの電界強度はこの球形状部８で最も強くなり、降伏
時にこの部分で破壊する現象が起きる。この現象は、球
形状部８の曲率半径ｒj が小さいほど顕著に見られる。
この曲率半径ｒj は、不純物拡散を浅くするほど小さく
なり、電界強度が異常に高くなる。ｐ+ 層４の深さを深
くできないときは、ｐ+ 層４の表面形状の四隅部９の曲
率半径ｒを大きくすればｒj が大きくなるが、直線部の
長さＬが短くなり、電極５の有効面積が小さくなる。電
流密度を同一にするためにはチップ寸法を大きくしなけ
ればならず、コストアップにつながる。
物は、表面から深さ方向ばかりでなく、図２の酸化膜３
の下で横方向にも拡散するので縁部は円柱状になり、四
隅には図４に示すように方形のｐ+ 層４の球形状部８が
生ずる。ｐ+ 層４とｎ- 層２の間に逆電圧が印加された
ときの電界強度はこの球形状部８で最も強くなり、降伏
時にこの部分で破壊する現象が起きる。この現象は、球
形状部８の曲率半径ｒj が小さいほど顕著に見られる。
この曲率半径ｒj は、不純物拡散を浅くするほど小さく
なり、電界強度が異常に高くなる。ｐ+ 層４の深さを深
くできないときは、ｐ+ 層４の表面形状の四隅部９の曲
率半径ｒを大きくすればｒj が大きくなるが、直線部の
長さＬが短くなり、電極５の有効面積が小さくなる。電
流密度を同一にするためにはチップ寸法を大きくしなけ
ればならず、コストアップにつながる。
【０００４】現在、ダイオード等の特性としては、逆回
復が速くてスイッチング損失が小さく、また順方向電圧
が低くて通電損失の小さいことが要求される。そのため
に表面不純物濃度が低く、拡散深さの浅いものとなり、
この四隅部での破壊の問題が大きくなっている。本発明
は、上述の問題を解決し、方形拡散領域の四隅における
逆電圧印加時の破壊を阻止した半導体装置を提供するこ
とにある。
復が速くてスイッチング損失が小さく、また順方向電圧
が低くて通電損失の小さいことが要求される。そのため
に表面不純物濃度が低く、拡散深さの浅いものとなり、
この四隅部での破壊の問題が大きくなっている。本発明
は、上述の問題を解決し、方形拡散領域の四隅における
逆電圧印加時の破壊を阻止した半導体装置を提供するこ
とにある。
【０００５】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明は、第一導電形の半導体層の一面の方形領
域からの不純物拡散によって形成された第二導電形の層
を有し、この第二導電形層に前記一面上で接触する電極
が、第二導電形層の表面形状の縁部を覆う絶縁膜上に延
在して輪郭方形のフィールドプレートを形成する半導体
装置において、第二導電形層の表面形状の四辺上からフ
ィールドプレート縁部四辺までの距離より四隅上からフ
ィールドプレート縁部四隅までの距離の方が長いものと
する。そして、第二導電形層の表面形状の四隅に形成さ
れた円弧部の半径よりも小さい半径をもつ円弧部がフィ
ールドプレート縁部の四隅に形成されたことが有効であ
る。また、第二導電形層がダイオードのアノードあるい
はカソード領域であること、もしくはトランジスタのベ
ース領域であることが有効である。
めに、本発明は、第一導電形の半導体層の一面の方形領
域からの不純物拡散によって形成された第二導電形の層
を有し、この第二導電形層に前記一面上で接触する電極
が、第二導電形層の表面形状の縁部を覆う絶縁膜上に延
在して輪郭方形のフィールドプレートを形成する半導体
装置において、第二導電形層の表面形状の四辺上からフ
ィールドプレート縁部四辺までの距離より四隅上からフ
ィールドプレート縁部四隅までの距離の方が長いものと
する。そして、第二導電形層の表面形状の四隅に形成さ
れた円弧部の半径よりも小さい半径をもつ円弧部がフィ
ールドプレート縁部の四隅に形成されたことが有効であ
る。また、第二導電形層がダイオードのアノードあるい
はカソード領域であること、もしくはトランジスタのベ
ース領域であることが有効である。
【０００６】
【作用】フィールドプレートを第二導電形拡散層の表面
形状の四隅の上では他の部分にくらべて長く張り出させ
ることにより、フィールドプレートによる電界緩和効果
が大きくなるため、四隅部における他の部分より強い電
界強度が弱められ、降伏時の破壊が起こらなくなる。
形状の四隅の上では他の部分にくらべて長く張り出させ
ることにより、フィールドプレートによる電界緩和効果
が大きくなるため、四隅部における他の部分より強い電
界強度が弱められ、降伏時の破壊が起こらなくなる。
【０００７】
【実施例】以下、図２、図４と共通の部分に同一の符号
を付した図を引用して本発明の実施例について説明す
る。図５(a) 〜(c) は、本発明の一実施例のｐ+ ｎｎ+
構造のプレーナ型ダイオードの製造工程を示し、先ずｎ
+ サブストレート１の上に高抵抗のｎ- エピタキシャル
層２を有するシリコン基板のｎ- 層２の表面に酸化膜30
を全面に形成する〔同図(a) 〕。次いで、フォトエッチ
ングにより酸化膜30から中央部にのみ開口部を有する酸
化膜パターン３を形成し、その開口部からの不純物拡散
によりｐ+ アノード領域４を形成する〔同図(b) 〕。そ
して、基板上全面にAlを蒸着したのち、フォトエッチン
グでアノード電極５を形成するが、その周縁部は酸化膜
３の上でｐ+ 層４とｎ- 層２の間のｐ−ｎ接合の露出部
直上よりもｌ＝10μｍだけ延びてフィールドプレート６
を形成するようにする。また、ｎ+ サブストレート10の
表面にはTi、Ni等を蒸着し、カソード電極とする〔同図
(c) 〕。
を付した図を引用して本発明の実施例について説明す
る。図５(a) 〜(c) は、本発明の一実施例のｐ+ ｎｎ+
構造のプレーナ型ダイオードの製造工程を示し、先ずｎ
+ サブストレート１の上に高抵抗のｎ- エピタキシャル
層２を有するシリコン基板のｎ- 層２の表面に酸化膜30
を全面に形成する〔同図(a) 〕。次いで、フォトエッチ
ングにより酸化膜30から中央部にのみ開口部を有する酸
化膜パターン３を形成し、その開口部からの不純物拡散
によりｐ+ アノード領域４を形成する〔同図(b) 〕。そ
して、基板上全面にAlを蒸着したのち、フォトエッチン
グでアノード電極５を形成するが、その周縁部は酸化膜
３の上でｐ+ 層４とｎ- 層２の間のｐ−ｎ接合の露出部
直上よりもｌ＝10μｍだけ延びてフィールドプレート６
を形成するようにする。また、ｎ+ サブストレート10の
表面にはTi、Ni等を蒸着し、カソード電極とする〔同図
(c) 〕。
【０００８】図１はこのダイオードのチップの平面図
で、点線でｐ+ アノード領域４の輪郭を示している。表
面上のAl電極５の周縁のフィールドプレート６は、四辺
の直線部ではｐ+ 層４の直上からｌ＝10μｍだけ外に延
びているが、四隅部ではｐ+ 層４の四隅部の曲率半径ｒ
よりも小さい曲率半径を示し、ｐ+ 層４の直上からＬだ
け外に延びてＬ＞ｌとなっている。これにより、図４に
示したｐ+ 層４とｎ- 層２の間のｐ−ｎ接合への逆方向
電圧印加時のｐ+ 層４四隅部の球形状部８における電界
強度が緩和され、降伏時の破壊を免れる。
で、点線でｐ+ アノード領域４の輪郭を示している。表
面上のAl電極５の周縁のフィールドプレート６は、四辺
の直線部ではｐ+ 層４の直上からｌ＝10μｍだけ外に延
びているが、四隅部ではｐ+ 層４の四隅部の曲率半径ｒ
よりも小さい曲率半径を示し、ｐ+ 層４の直上からＬだ
け外に延びてＬ＞ｌとなっている。これにより、図４に
示したｐ+ 層４とｎ- 層２の間のｐ−ｎ接合への逆方向
電圧印加時のｐ+ 層４四隅部の球形状部８における電界
強度が緩和され、降伏時の破壊を免れる。
【０００９】以上、ダイオードにおける実施例について
述べたが、このほかトランジスタ等プレーナ拡散プロセ
スで製造される他の半導体装置にも適用できることはい
うまでもない。トランジスタの場合、フィールドプレー
トはベース・コレクタ間接合の露出部上を超えて延長さ
れる。
述べたが、このほかトランジスタ等プレーナ拡散プロセ
スで製造される他の半導体装置にも適用できることはい
うまでもない。トランジスタの場合、フィールドプレー
トはベース・コレクタ間接合の露出部上を超えて延長さ
れる。
【００１０】
【発明の効果】本発明によれば、方形の拡散領域に接触
する電極の周縁のフィールドプレート構造を四隅部にお
いてのみ幅広くとることにより、四隅部で強くなる電界
強度を緩和することができ、半導体基板寸法を大きくす
ることなしに逆耐圧の大きな半導体装置を得ることがで
きた。しかも、本発明の実施は電極パターンの変更のみ
でできるので、従来工数で実施でき、コストの増加はな
い。
する電極の周縁のフィールドプレート構造を四隅部にお
いてのみ幅広くとることにより、四隅部で強くなる電界
強度を緩和することができ、半導体基板寸法を大きくす
ることなしに逆耐圧の大きな半導体装置を得ることがで
きた。しかも、本発明の実施は電極パターンの変更のみ
でできるので、従来工数で実施でき、コストの増加はな
い。
【図１】本発明の一実施例のダイオードのチップの平面
図
図
【図２】ダイオードの断面図
【図３】ダイオードのフィールドプレートの拡大断面図
【図４】ダイオードのアノード領域の斜視図
【図５】図１のダイオードの製造工程を(a) 、(b) 、
(c) の順に示す断面図
(c) の順に示す断面図
１ ｎ+ サブストレート ２ ｎ- エピタキシャル層 ３ 酸化膜 ４ ｐ+ アノード領域 ５ アノード電極 ６ フィールドプレート
Claims (4)
- 【請求項１】第一導電形の半導体層の一面の方形領域か
らの不純物拡散によって形成された第二導電形の層を有
し、この第二導電形層に前記一面上で接触する電極が第
二導電形層の表面形状の縁部を覆う絶縁膜上に延在して
輪郭方形のフィールドプレートを形成するものにおい
て、第二導電形層の表面形状の四辺上からフィールドプ
レート縁部四辺までの距離より四隅上からフィールドプ
レート縁部四隅までの距離の方が長いことを特徴とする
半導体装置。 - 【請求項２】第二導電形層の表面形状の四隅に形成され
た円弧部の半径よりも小さい半径をもつ円弧部がフィー
ルドプレート縁部の四隅に形成された請求項１記載の半
導体装置。 - 【請求項３】第二導電形層がダイオードのアノードある
いはカソード領域である請求項１あるいは２記載の半導
体装置。 - 【請求項４】第二導電形層がトランジスタのベース領域
である請求項１あるいは２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1775093A JPH06232386A (ja) | 1993-02-05 | 1993-02-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1775093A JPH06232386A (ja) | 1993-02-05 | 1993-02-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232386A true JPH06232386A (ja) | 1994-08-19 |
Family
ID=11952422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1775093A Pending JPH06232386A (ja) | 1993-02-05 | 1993-02-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06232386A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10224319B2 (en) | 2016-09-26 | 2019-03-05 | Renesas Electronics Corporation | Semiconductor device |
-
1993
- 1993-02-05 JP JP1775093A patent/JPH06232386A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10224319B2 (en) | 2016-09-26 | 2019-03-05 | Renesas Electronics Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495513A (en) | Bipolar transistor controlled by field effect by means of an isolated gate | |
| US6031254A (en) | Monolithic assembly of an IGBT transistor and a fast diode | |
| US20060214268A1 (en) | SiC semiconductor device | |
| EP0345435B2 (en) | Semiconductor device with a high breakdown voltage and method for its manufacture | |
| US3280386A (en) | Semiconductor a.c. switch device | |
| US4901120A (en) | Structure for fast-recovery bipolar devices | |
| US5432360A (en) | Semiconductor device including an anode layer having low density regions by selective diffusion | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| CA1130472A (en) | Semiconductor integrated circuit | |
| JPH0648691B2 (ja) | 半導体デバイス及びその製造方法 | |
| JPH06283727A (ja) | 電力用半導体素子 | |
| JPH05335558A (ja) | 双方向２端子サイリスタ | |
| JPH06232386A (ja) | 半導体装置 | |
| JPH0476218B2 (ja) | ||
| US6683328B2 (en) | Power semiconductor and fabrication method | |
| JP3789580B2 (ja) | 高耐圧半導体装置 | |
| JPH04314367A (ja) | プレーナダイオードおよびその製造方法 | |
| JPH06163878A (ja) | 半導体装置 | |
| JPS5916414B2 (ja) | 半導体装置 | |
| KR100283808B1 (ko) | 양면으로 차단되는 파워 반도체의 제조 방법 | |
| JPH05275719A (ja) | 半導体素子およびその製造方法 | |
| JPH0136711B2 (ja) | ||
| JPS6128224B2 (ja) | ||
| JP2682015B2 (ja) | ゲートターンオフサイリスタ | |
| JPS5992575A (ja) | 半導体集積回路装置におけるシヨツトキバリアダイオ−ド |