JPH01260518A - マイクロコンピュータ - Google Patents

マイクロコンピュータ

Info

Publication number
JPH01260518A
JPH01260518A JP63090516A JP9051688A JPH01260518A JP H01260518 A JPH01260518 A JP H01260518A JP 63090516 A JP63090516 A JP 63090516A JP 9051688 A JP9051688 A JP 9051688A JP H01260518 A JPH01260518 A JP H01260518A
Authority
JP
Japan
Prior art keywords
oscillation
frequency
crystal
signal
running
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63090516A
Other languages
English (en)
Other versions
JP2770314B2 (ja
Inventor
Mineo Akashi
明石 峰雄
Toshinori Tamura
田村 俊則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63090516A priority Critical patent/JP2770314B2/ja
Publication of JPH01260518A publication Critical patent/JPH01260518A/ja
Application granted granted Critical
Publication of JP2770314B2 publication Critical patent/JP2770314B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シングル・チップ・マイクロコンピュータな
どストアード・プログラム制御のデータ処理装置に関し
、特にその装置の動作クロック周波数を制御する方式に
関する。
〔従来の技術〕
シングル・チップ・マイクロコンピュータは動作クロッ
クを発生するクロック発生器を内蔵しており、水晶振動
子や抵抗・コンデンサを用いた発振回路で基準信号を発
生している。一般に水晶振動子を用いた発振回路には、
発振周波数が安定な長所があり、安定な動作速度を目標
にする場合に使用されているが、安定な発振状態になる
までに数十ミリ秒から数秒の時間が必要になる欠点があ
る。これに対し、抵抗・コンデンサを用いた発振回路に
は、抵抗・コンデンサが安価なため発振回路を安価に構
成でき、さらに機械的な振動をともなわないため発振の
起動時間が短いといった長所があり、安価なシステムを
目標にする場合に利用されているが、時定数により発振
周波数が定まるため抵抗値や容量値の誤差に依存して正
確な周波数を設定しにくい欠点がある。
近年、プログラムの処理で各種の機能を実現できること
から、シングル・チップ・マイクロコンピユー・夕は各
種の装置に制御部品として利用されており、電池により
動作させる機器などへの応用では、消費電力が少ないこ
とが望まれている。がかる要求を実現するため、マイク
ロコンピュータの内部クロックを制御し、装置が動作し
ていない時にクロックを停止させて、内部回路の状態遷
移を抑止して消費電力を低減させる方法が取られており
、昭和54年特許願119486号などにその制御なら
ひに電力低減の効果について述べられている。
〔発明が解決しようとする課題〕
マイクロコンピュータのクロック信号を停止すせる制御
を行うことによ弘基本的にはその消費電力を減らすこと
が可能になるが、クロック発振の停止と起動をさせるこ
とに関係して、発振回路の構成が問題になる。つまり、
水晶発振ならば周波数は正確であるが、発振が安定する
までマイクロコンビ、−夕は処理を行えず、処理をして
いない時に余分な電力が消費されることになる。
このため、発振開始における無効な電力を減少させるた
め、起動特性が良い発振回路が望まれており、一部のマ
イクロコンピュータでは抵抗とコンデンサを用いる発振
回路が使用されている。ところが、抵抗とコンデンサに
よる発振には周波数の正確度の面で難点あり、通信やメ
カ制御など処理時間が問題となる処理をさせる場合に障
害となる。
本発明の目的は、動作クロックの停止・起動を行つマイ
クロコンピュータに最適な、周波数の正確度が高く、且
つ、発振の起動時間が短いクロック発生器を提供するこ
とにある。
〔発明の従来技術に対する相違点〕
従来のマイクロコンピュータのクロック発生器では発振
回路の回路定数に依存して周波数が固定であったのに対
し、本発明はマイクロコンピュータのプログラム処理に
よりクロック信号の周波数を検知して発振周波数を変え
る制御手段を備えるといった相違点を有する。
〔課題を解決するための手段〕
本発明は、低い周波数(例えば32KHz)の水晶発振
器ならば回路電流で数μAと消費電力が低いことに着目
し、低電力の水晶発振器により起動特性の良い自走発振
器の周波数を制御するものである。具体的には、プログ
ラムにより発振周波数を制御可能な自走発振手段と、水
晶振動子を用いた水晶発振手段とを有し、カウント手段
にて水晶発振の周期における自走発振のパルス数または
自走発振の周期における水晶発振のパルス数を計数し、
その計数値から目標値に対する誤差を検知し、自走発振
の周波数を制御すること手段を備えるもので、自走発振
手段の発生した信号からシングル・チップ・マイクロコ
ンピュータの動作クロックを発生してプログラム処理を
行う。
〔実施例〕
以下、図面を用いて詳細な説明を行う。第1図−5= は本発明の一実施例のマイクロコンピュータのブロック
構成図で、装置全体の動作タイミング信号を発生するク
ロック発生部3と、処理の手順すなわちプロクラムを記
憶するプログラム・メモリ6と、プロクラム・メモリ6
のアドレスを指定スるプログラム・カウンタ7とプログ
ラム・メモリ6から読み出された命令を解読して装置の
各部への制御信号C1からCnを発生する命令デコーダ
15と、処理されるデータを記憶するデータ・メモリ8
と、データ・メモリ8のアドレスを指定するデータ・ポ
インター9と、演算や判断をおこなう演算回路11と、
データ処理の中心レジスタとなるアキュムレータ10と
装置外部と信号の入出力を行う入出力ボート12と、計
数を行うタイマ/カウンタ13と、各部の間でのデータ
を転送するデータ・バス14から構成されている。
ここで、クロック発生部3とタイマ/カウンタ13を除
き他のブロックは従来装置と同様なものであり図中点線
で囲ってその部分5を示している。
クロ、り信号発生部3は、抵抗とコンデンサによる自走
発振回路を含み基準クロック信号を発生する。タイマ/
カウンタ13は、水晶発振回路を含み、その発振信号や
基準クロック、外部信号を選択して、そのパルス数を計
数する。以下、第2図にクロック発生部3とタイマ/カ
ウンタ13の要部の回路図、第3図に自走発振回路の動
作タイミンク・チャートを示して説明を行う。
第2図のクロック発生部3(図中点線で囲って示す)は
、3個の反転回路21から23と、アンドゲート24と
、4個の抵抗25から28と、4個のトランジスタ29
から33と、分周回路33と、モードレジスタ34で構
成され、外部の抵抗35とコンデンサ36を介した充放
電により発振し、反転回路22から基準クロックを出力
する。
この基準クロックは、そのままあるいは分周されて、装
置各部の動作クロックとなる。モードレジスタ34は、
プログラムの処理により値が設定されるレジスタで、設
定命令の実行によりデータ・バス14経由で転送された
データが書込まれ、発振の起動/停止や発振周波数を制
御するための出力37から41がある。分周回路33は
、基準クロック信号を分周して、基準クロック信号の周
期に相当するパルス幅の信号を発生して、タイマ/カウ
ンタに供給している。
タイマ/カウンタ13 (図中点線で囲って示す)は、
4個のアンドゲート51から54と、オアゲート55と
、カウンタ56と、反転回路57と、抵抗58と、分周
回路59と、モードレジスタ60およびデコーダ6]で
構成され、モードレジスタ60に設定された値に応じて
、カウンタ56の計数信号を選択して、計数する。この
うち、反転回路58は抵抗57により入力と出力が接続
されており、増幅回路として動作し、外部の水晶振動子
62の共振により発振を行っている。分周回路59は、
水晶発振回路の信号を分周して、水晶発振の周期に相当
するパルス幅の信号を発生している。モードレジスタ6
0は、カウンタ56の計数信号の選択や動作を指定する
レジスタで、プログラムの処理にて設定命令が実行され
た時にデータ・バス14経由で転送された値が書込まれ
る。
以下、第3図を参照して、自走発振の動作と発振周波数
の制御について説明する。モードレジスタ34の出力3
7は、発振の状態を制御し、値がロジック値Oの時(図
中T1で示すタイミング)に発振を停止させ、値がロジ
ック値1の時(図中T2で示すタイミング)に発振を継
続させる。TIのタイミングでは、アンドゲート24の
出力がロジック値となり、反転回路21と23の出力が
ロジック値12反転回路22の出力がロジック値Oに固
定されて、発振が停止した状態になる。T2のタイミン
グでは、反転回路23およびアンドゲート24の出力に
、反転回路21の入力信号と逆相(ロジック値が反転し
た)信号が発生して、抵抗25から28と35を介して
負帰還がかかり、抵抗25から28と35および容量3
6の時定数に応じた周波数で、発振が起こる。
ここで、抵抗25の抵抗値を基準とすると、抵抗26は
2倍、抵抗27は4倍、抵抗28は8倍の抵抗値に設定
しており、各抵抗を直列に接続している。さらに、各抵
抗にトランジスタ29から=9− 32をそれぞれ並列に接続して、モードレジスタ34の
出力38から41の値に応じて、それぞれのトランジス
タの導通を制御している。これによって、各トランジス
タを導通させることにより、並列に接続される抵抗の両
端をショートして、抵抗25から28の直列抵抗値を切
換えている。つまり、モードレジスタ34の値に応じて
、抵抗が無い状態から、抵抗25の抵抗値の整数倍で、
1倍か−ら15倍まで抵抗値を変えることができ、その
抵抗値の対応を表にしめす。従って、モードレジスタ3
4の値に応じて、先に述べた発振の時定数を変化させて
、発振周波数を制御する。
次に、タイマ/カウンタ13の動作について説明する。
4個のアトゲート51から54とオアーゲート55およ
びデコーダ61から成る部分はカウンタのカウント信号
を選択する回路であり、デコーダ61によってモードレ
ジスタ60の値をデコードし、アンドゲート5]から5
4のうちいずれか1個のアンドゲートが開くように信号
を発生ずる。アントゲート51が開いた時には基準クロ
ックを分周した信号がカウント信号になり、アンドゲー
ト52が開いた時には装置の端子入力など外部から入力
される信号がカウント信号になり、アンドゲート53が
開いた時には水晶発振信号を分周した信号がカウント信
号になり、アンドゲート54が開いた時には基準クロッ
クを分周した信号と水晶発振信号を分周した信号の論理
和信号がカウント信号になる。
カウンタ56は、データ・バス14に接続され、プロク
ラムの処理により初期値の設定や計数値の読取りが可能
なように構成されている。
前述の選択手段により切換えられた信号をカウンタ5G
にて計数することにより、各種の意味付けされた情報を
得ることが出来る。ここで、アンドゲート54を開いて
計数した場合には、水晶発振の周期における自走発振の
パルス数または自走発振の周期における水晶発振のパル
ス数を計数することになる。水晶発振は周波数が安定で
パルス幅や周期がわかっていることに着目すれば、計数
値は自走発振の発振周波数または周期に対応した情報と
なる。これを、プログラムの処理にて計算ならびに比較
することによって、自走発振回路の周波数が、目標値よ
り高いまたは低いのかを判断している。目標より低い周
波数であると判断した場合には、モードレジスタ34に
設定しである値を減少させて、抵抗25から28の直列
抵抗値を減らせば、時定数が小さくなり、発振周波数が
高くなる。逆に、目標より高い周波数であると判断した
場合には、モードレジスタ34に設定しである値を増加
させて、抵抗25から28の直列抵抗値を増やせば、時
定数が大きくなり、発振周波数が低くなる。
一13= このように、適当な時間毎に、水晶発振をもとに自走発
振の信号を計数して、その発振状態を制御すれば、周波
数の安定な基準クロック信号を発生することができる。
なお、実施例な自走発振では、発振の起動時(第3図中
でT1からT2に変る時)に、モードレジスタ37の出
力がロジック値1になると、すぐにアンドゲート24の
出力がロジック値1に成って、抵抗25から28と35
を介して容量38の充電が始まり、発振状態になる。従
って、発振の起動に要する時間は皆無なものである。
以上、説明したように本発明の実施例では、ストアード
・プログラム制御で、プログラムされた命令に基づき動
作クロック信号の停止を制御している装置において、水
晶発振器を含むタイマ/カウンタにより、自身の動作ク
ロックを計測してその周波数を制御している。
これによって、起動の時間が短い発振回路であっても、
周波数の正確度を確保でき、低電力の水晶発振器を用い
ることができるため、総合的な消費電力を減らせられる
効果がある。
〔実施例2〕 前述の実施例では、発振のための帰還抵抗値を変えるこ
とにより、発振周波数を制御しているが、本発明は、他
のパラメータを変えることによっても実現できる。以下
、第2の実施例のクロック発生部の回路を第4図に示し
て、説明する。
第4図のクロック発生部3(図中点線で囲って示す)は
、第2図に示したと同様な、3個の反転回路21から2
3と、アンドゲート24と、分周回路33と、モードレ
ジスタ34に加えて、4個のPチャネル・トランジスタ
71から74と8個のNチャネル・トランジスタ75か
ら82で構成され、外部の抵抗35とコンデンサ36を
介した充放電により発振し、反転回路22から基準クロ
ックを出力する。
第4図中、トランジスタ71と75.トランジスタ72
と76、トランジスタγ3と77、トランジスタ74と
78は、それぞれ共通の信号をゲート電極の入力とし、
ソース電極とドレイン電極が直列に接続されて、反転回
路として動作する。
従って、アンドケート24の出力信号が4段の反転回路
を通して抵抗35に伝達されることになる。
ここで、トランジスタ75から78のソース電極は、並
列に接続されて、並列接続のトランジスタ79から82
を介して接地電位に接続されている。このトランジスタ
79から82の導通状態に応じて反転回路のスイッチン
グ速度が変るように構成している。つまり、各トランジ
スタの導通した時に流れる電流値を重み付けし、トラン
ジスタ79の電流値を基準にすると、トランジスタ80
は2倍、トランジスタ81は4倍、トランジスタ82は
8倍になるように、各トランジスタの寸法を設定し、モ
ードレジスタ34の発振周波数を制御するための出力3
8から41をトランジスタ79から82のゲート電極に
それぞれ接続し、モードレジスタ34に設定する値によ
って、トランジスタの導通状態を制御する。
モードレジスタ34の出力38がロジック値1のときに
トランジスタ79が導通し、同様に、出力39がロジッ
ク値1のときトランジスタ80、出力40がロジック値
1のときトランジスタ81、出力41がロジック値1の
ときトランジスタ82がそれぞれ導通し、トランジスタ
79から82の総合電流が反転回路の電源電流となる。
従って、トランジスタ79の電流値の1倍から15倍ま
で導通電流を変えることができ、トランジスタ71から
78で構成される4個の反転回路のスイッチング速度を
15段階で変えることができる。
ここで、モードレジスタ34に設定する値を増やせば、
回路電流が増し、スイッチング速度が早くなり、発振周
波数が高くな歪。また、値を減少させれば、回路電流が
減少し、スイッチング速度が遅くなり、発振周波数が低
くなる。第2図に示した実施例と同様に、自走発振のパ
ルスをタイマ/カウンタにより計測して、目標の周波数
になるよう前述のようにモードレジスタの値を操作する
ことにより、第4図の発振回路でも周波数の正確度を確
保できる。
C発明の効果〕 以上説明したように、本発明によれば、抵抗とコンデン
サを用いた発振回路の安価な回路構成と発振の起動時間
が短いといった長所を備えながら、発振周波数の正確度
を確保できる。さらに、計測に用いる水晶発振は低い周
波数で良く、低電力の水晶発振器を用いることができる
ため、総合的な消費電力を減らせられる効果がある。
【図面の簡単な説明】
詔1図は本発明の一実施例のマイクロコンビ五−夕のブ
ロック構成図、第2図はクロック発生部とタイマ/カウ
ンタ要部の回路図、第3図は自走発振回路の動作タイミ
ング・チャート、第4図は弟子実施例のクロック発生部
の回路である。 5 ・・・クロック発生部、6・・・・・・プログラム
・メモリ、7 ・・・プログラム・カウンタ、8・・・
・・・データ・メモリ、9・・・・・データ・ポインタ
ー、10・・・・・アキュムレータ、11・・・・・・
演算回路、12・・・・・・入出力ポート、13・・・
・タイマ/カウンタ、14・・・・・・データ・バス、
15・・・・・命令デコーダ15.2]から23.57
・・・・・・反転回路、24.51から54・・ アン
ドゲート、25から28.35゜58  抵抗、29か
ら33.γ1から82・・・トランジスタ、33.59
・・・・・・分周回路、34゜60・・・・モードレジ
スタ、36・・・コンデンサ、55・・・・・オアゲー
1−156・・・・・・カウンタ、61・・・・・デコ
ーダ。 代理人 弁理士  内 原   晋

Claims (1)

    【特許請求の範囲】
  1. ストアード・プログラム制御のシングル・チップ・マイ
    クロコンピュータにおいて、プログラムにより発振周波
    数を制御可能な自走発振手段と、水晶振動子を用いた水
    晶発振手段と、計数動作を行うカウント手段を有し、前
    記自走発振手段の発生する信号からシングル・チップ・
    マイクロコンピュータの動作クロックを発生し、前記カ
    ウント手段にて前記両発振手段の発生する信号をもとに
    水晶発振の周期における自走発振のパルス数または自走
    発振の周期における水晶発振のパルス数を計数し、その
    計数値から目標値に対する誤差を検知し、自走発振の周
    波数を制御することを特徴とするマイクロコンピュータ
JP63090516A 1988-04-12 1988-04-12 マイクロコンピュータ Expired - Lifetime JP2770314B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63090516A JP2770314B2 (ja) 1988-04-12 1988-04-12 マイクロコンピュータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63090516A JP2770314B2 (ja) 1988-04-12 1988-04-12 マイクロコンピュータ

Publications (2)

Publication Number Publication Date
JPH01260518A true JPH01260518A (ja) 1989-10-17
JP2770314B2 JP2770314B2 (ja) 1998-07-02

Family

ID=14000622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63090516A Expired - Lifetime JP2770314B2 (ja) 1988-04-12 1988-04-12 マイクロコンピュータ

Country Status (1)

Country Link
JP (1) JP2770314B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06175749A (ja) * 1992-12-09 1994-06-24 Mitsubishi Electric Corp Mpu発振装置
JP2002217689A (ja) * 2001-01-17 2002-08-02 Sanyo Electric Co Ltd 周波数可変rc発振器及びマイクロコンピュータ
US6934674B1 (en) 1999-09-24 2005-08-23 Mentor Graphics Corporation Clock generation and distribution in an emulation system
JP2010021706A (ja) * 2008-07-09 2010-01-28 Panasonic Corp 半導体集積回路
JP2011199481A (ja) * 2010-03-18 2011-10-06 Renesas Electronics Corp クロックシステム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5451344A (en) * 1977-09-29 1979-04-23 Sharp Corp Automatic frequency adjustment system of lsi system
JPS6246318A (ja) * 1985-08-26 1987-02-28 Hitachi Ltd 発振回路を備えた論理集積回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5451344A (en) * 1977-09-29 1979-04-23 Sharp Corp Automatic frequency adjustment system of lsi system
JPS6246318A (ja) * 1985-08-26 1987-02-28 Hitachi Ltd 発振回路を備えた論理集積回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06175749A (ja) * 1992-12-09 1994-06-24 Mitsubishi Electric Corp Mpu発振装置
US6934674B1 (en) 1999-09-24 2005-08-23 Mentor Graphics Corporation Clock generation and distribution in an emulation system
JP2002217689A (ja) * 2001-01-17 2002-08-02 Sanyo Electric Co Ltd 周波数可変rc発振器及びマイクロコンピュータ
JP2010021706A (ja) * 2008-07-09 2010-01-28 Panasonic Corp 半導体集積回路
US8558624B2 (en) 2008-07-09 2013-10-15 Panasonic Corporation Semiconductor integrated circuit
JP2011199481A (ja) * 2010-03-18 2011-10-06 Renesas Electronics Corp クロックシステム

Also Published As

Publication number Publication date
JP2770314B2 (ja) 1998-07-02

Similar Documents

Publication Publication Date Title
US6650189B1 (en) Mobile device and method for the management of a standby mode in a mobile device of this kind
US5844435A (en) Low power, high accuracy clock circuit and method for integrated circuits
EP0590607B1 (en) Low-power baud rate generator
JPH0496505A (ja) Cr発振器及びその発信周波数調整方法
US4864255A (en) Oscillator capable of quickly supplying a stable oscillation signal
EP0103755A2 (en) CMOS single chip microprocessor
US6166609A (en) Oscillator circuit supplied with optimal power voltage according to oscillator output
JPH01260518A (ja) マイクロコンピュータ
JPH0128408B2 (ja)
US6486717B2 (en) Divider with cycle time correction
JPS607285B2 (ja) マイクロコンピユ−タシステム
JPH10229327A (ja) 発振回路の周波数調整装置
JPH0831001B2 (ja) マイクロコンピュータ
JPS6148726B2 (ja)
JPS5943766B2 (ja) 半導体集積回路
JPH0464431B2 (ja)
JP3030878B2 (ja) 長時間タイマ
JPS5943765B2 (ja) 半導体集積回路
JPH05313795A (ja) 半導体集積回路
JPH08147064A (ja) 間欠動作回路
JPH01114121A (ja) 発振器を内蔵した集積回路
JPH1151782A (ja) 半導体装置
US20030085767A1 (en) Resistance-to-digital converter
JPS61245245A (ja) 半導体集積回路装置
JPS6145352A (ja) 半導体集積回路装置