JPH01258521A - 同報通信方式 - Google Patents

同報通信方式

Info

Publication number
JPH01258521A
JPH01258521A JP8542688A JP8542688A JPH01258521A JP H01258521 A JPH01258521 A JP H01258521A JP 8542688 A JP8542688 A JP 8542688A JP 8542688 A JP8542688 A JP 8542688A JP H01258521 A JPH01258521 A JP H01258521A
Authority
JP
Japan
Prior art keywords
cpu
data
address
broadcast communication
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8542688A
Other languages
English (en)
Inventor
Haruyoshi Sakaguchi
坂口 晴良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8542688A priority Critical patent/JPH01258521A/ja
Publication of JPH01258521A publication Critical patent/JPH01258521A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) 本発明は共通のバス上に接続された複数のCPLI間の
同報通信方式に関する。
(従来の技術) 第4図は従来この種の複数のCPU間にあける同報通信
方式を説明する図である。CPU1.2.3がそれぞれ
バスコントローラ(以降MPCと称する)4.5.6を
介して共通のバスタに接続されている。このようなシス
テムにてCPUIから他の全てのCPU2,3に同一の
メツセージを送る場合、以下に述べるような同報通信が
行なわれる。即ち、CPU1はまずCPU2宛のメツセ
ージをMPC4を介してバス7上に送出する。
この送信が終了すると、次にCPUa宛の前記と同一の
メツセージをMPC4を介してバス7上に送出する。こ
れによりCPU2,3はそれぞれMPC5,6を介して
バス7上の自己宛のメツセージを受信する。上記の如く
して、CPU1がらCPU2,3に同一のメツセージが
順次送信されるが、CPU1は同一のメツセージをCP
LI2゜3に2回送信しなければならず、共通バス7上
に接続されるCPUの数が多くなると、その分前記CP
LIIの同報通信時の負担が増大してしまうという欠点
があった。
(発明が解決しようとする課題) 上記の如く、従来の共通バスに接続された複数のCPU
間における同報通信方式では、1台のCPUが同一メツ
セージの送信を同報するCPU台数分、繰返して行なわ
なければならず、このCPUに負担がかかり、他の処理
が滞ってしまうという欠点があった。そこで、本発明は
上記の欠点を除去するもので、同報通信を行なうCPU
に負担がかからない同報通信方式を提供することを目的
としている。
[発明の構成コ (課題を解決するための手段) 本発明は、共通のバスに複数のCPUが対等の関係で接
続されているシステムにおいて、データに同報通信を示
すフラグと宛先を付加して前記共通バス上に送出する手
段をCPUに設け、自己宛の同報通信データを取り込む
と共に、この取り込んだデータに同報通信を示すフラグ
と所定の宛先を付加して前記共通バス上に送出する手段
を前記CPU以外のCPUに設けて同報通信を行なう。
(作用) 本発明の同報通信方式において、同報通信を行う送信元
のCPUはデータに同報通信を示すフラグと予め定めら
れた宛先を付加して前記共通バス上に1回だけ送出する
。前記同報通信を行った送信元以外のCPUは自己宛の
同報通信データを取り込むと共に、この取り込んだデー
タに同報通信を示すフラグを予め定められた宛先を付加
して前記共通バス上に送出する。これにより送信元のC
PUから送信された同報データは他の全てのCPUにリ
レー形式で順次送信される。
(実施例) 以下、本発明の一実施例を従来例と同一部には同一符号
を付して図面を参照して説明する。第1図は本発明の同
報通信方式を適用したシステムの一実施例を示したブロ
ック図である。1,2゜3はメツセージの送受信を行な
うCPU、4,5゜6は互いに同期をとって共通のバス
7を介するデータの送受信制御を行なうMPC17は上
記複数のCPUのデータ送信経路となるバスである。
次に本実施例の動作について説明する。例えば、CPU
1が同報にてメツセージを他のCPU2゜3に送る場合
、CPLllは送信すべきデータの頭に第2図に示す如
く同報フラグと宛先のアドレス(ここではCPU2のア
ドレス)を付し、これをMPC4を介してバス7上に送
出する。但し、前記フラグは同報通信の時にビット(1
ビツト)をオンに、個別送信の時にビットをオフにセッ
トされるものとする。CPU2はCPUIが送信したバ
ス7上の自己宛のデータをMPC5を介して取り込む。
次にCPU2はこのデータの同報フラグがオンになって
いることを判別すると、このデータの同報フラグを再び
オンとした後、更にCPU3のアドレスをこのデータに
セットして、MPC5からバス7上にこのデータを送出
する。CPU3はCPU2が送信したバス7上の自己宛
のデータをMPC6を介して取り込む。この場合も、同
報フラグがオンとなっているため、CPU3は取り込ん
だデータのフラグを再びオンとした後、更にCPU1の
アドレスをセットし、これをMPC6を介してバス7上
に送出する。CPU1はCPU3が送出したバス7上の
自己宛のデータをMPC4を介して取り込み、このデー
タが先きはどCPU2に送った同報メツセージであるこ
とを認識して、同報通信が完了したことを確認する。な
お、同報通信時、受は取った同報メツセージの次の転送
先は予め決めであるものとする。
第3図は各CPUのデータ受信時の処理を示したフロー
チャートである。MPCを介して自己宛のデータを受信
すると、まずステップ301にて同報フラグがオンかオ
フかを判定しく同報か否かを判定し)、オンであった場
合はステップ302へ進み、データの中の同報フラグを
再びオンとする。
次にステップ303にて前記データに送信先のアドレス
をセットした後、ステップ304にてこのデータをMP
Cを介してバス7上に送出して処理を終了する。一方、
ステップ301にて同報フラグがオフの場合は個別送信
であると判定して、ステップ305へ進み、受信したメ
ツセージの送信元のCPUへメツセージを受信した旨の
信号を返信して、処理を終了する。
本実施例によれば、同報通信したいCPUは予め定めら
れた送信先のCPUへ同報メツセージを1回送信すれば
、この同報メツセージは定められた順番にリレー形式で
次々と各CPUヘリング状に伝達され、最後に前記同報
メツセージを最初に送信したCPUの所へ戻ってきて、
同報通信が完了する。このため、同報通信を行なうCP
Uの負荷を著しく軽減することができ、他の処理を効率
よく処理することができる。なお、同報通信先のCPU
の数が多ければ多いほど、前記効果は顕著となる。
[発明の効果] 以上記述した如く本発明の同報通信方式によれば、同報
通信を行なうCPUの負担を著しく軽減しえる効果があ
る。
【図面の簡単な説明】
第1図は本発明の同報通信方式を適用したシステムの一
実施例を示したブロック図であるa第2図は同報通信さ
れるデータの形式を示した図、第3図は第1図に示した
各CPUのデータ受信時の処理フローチャート、第4図
は従来の同報通信方式を適用したシステムの一例を示し
たブロック図である。 1.2.3・・・CPU 4.5.6・・・MPC 7・・・バス 代理人 弁理士 則 近 憲 佑 周  山王 −

Claims (1)

    【特許請求の範囲】
  1. 共通のバスに複数のCPUが対等の関係で接続されてい
    るシステムにおいて、データに同報通信を示すフラグと
    宛先を付加して前記共通バス上に送出する手段をCPU
    に設け、自己宛の同報通信データを取り込むと共に、こ
    の取り込んだデータに同報通信を示すフラグと所定の宛
    先を付加して前記共通バス上に送出する手段を前記CP
    U以外のCPUに設けたことを特徴とする同報通信方式
JP8542688A 1988-04-08 1988-04-08 同報通信方式 Pending JPH01258521A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8542688A JPH01258521A (ja) 1988-04-08 1988-04-08 同報通信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8542688A JPH01258521A (ja) 1988-04-08 1988-04-08 同報通信方式

Publications (1)

Publication Number Publication Date
JPH01258521A true JPH01258521A (ja) 1989-10-16

Family

ID=13858504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8542688A Pending JPH01258521A (ja) 1988-04-08 1988-04-08 同報通信方式

Country Status (1)

Country Link
JP (1) JPH01258521A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326713A (ja) * 1993-05-17 1994-11-25 Hitachi Ltd データ伝送制御方法
JPH0744479A (ja) * 1993-07-28 1995-02-14 Nec Corp プロセッサ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326713A (ja) * 1993-05-17 1994-11-25 Hitachi Ltd データ伝送制御方法
JPH0744479A (ja) * 1993-07-28 1995-02-14 Nec Corp プロセッサ

Similar Documents

Publication Publication Date Title
EP0336547B1 (en) Computer network and method for operating it
JPH01258521A (ja) 同報通信方式
JPS6054549A (ja) デ−タ伝送方法および装置
JPH0410658B2 (ja)
JPS6068763A (ja) 画情報制御装置
JP2604022B2 (ja) 通信制御装置および分散処理システム
JP2724572B2 (ja) トークンパッシング方式のlan装置
JPS61210740A (ja) ト−クンバス型ロ−カルネツトワ−クシステムにおける緊急通信制御方式
JPH05167585A (ja) ローカルエリアネットワーク同報フレーム通信装置及び方法
JP2982687B2 (ja) Sgmメッセージ転送機能付交換機
JP3351581B2 (ja) データ中継装置
JPS588008B2 (ja) 伝送制御方式
JPS60206341A (ja) 通信制御方法
JP3172196B2 (ja) 通信制御方法
JPH04261244A (ja) Lanマルチプレクサ
JP3146862B2 (ja) 単方向ループ型伝送回路
JPH08149153A (ja) 中継計算機における仮想バッファ制御システム
JPH0516777B2 (ja)
JPH01144741A (ja) ループ式通信システム
JPH0214647A (ja) 通信制御装置
JPS63263940A (ja) ネツトワ−ク管理方式
JPS62200948A (ja) 遠方監視制御装置
JPH0319742B2 (ja)
JPH07120369B2 (ja) 中継装置
JPS6337448A (ja) アツプラインダンプ方式