JPH01256236A - フレーム同期方式 - Google Patents
フレーム同期方式Info
- Publication number
- JPH01256236A JPH01256236A JP63083071A JP8307188A JPH01256236A JP H01256236 A JPH01256236 A JP H01256236A JP 63083071 A JP63083071 A JP 63083071A JP 8307188 A JP8307188 A JP 8307188A JP H01256236 A JPH01256236 A JP H01256236A
- Authority
- JP
- Japan
- Prior art keywords
- frame synchronization
- circuit
- frame
- bit
- multicarrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 abstract description 19
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はフレーム同期方式に関し、特にデジタル無線伝
送におけるマルチキャリア伝送のフレーム同期方式に関
する。
送におけるマルチキャリア伝送のフレーム同期方式に関
する。
従来、デジタル無線伝送回線の途中の中継区間をマルチ
キャリア伝送とする場合１次の２つの方式がある。一つ
はマルチキャリア伝送区間を他の通常伝送区間と分けて
１つの送受端局区間とする方式である。他方は通常伝送
区間の変調信号をさらに速度変換して、マルチキャリア
伝送区間独自のフレーム同期ピッ）ｔ−付加する方式で
ある。
キャリア伝送とする場合１次の２つの方式がある。一つ
はマルチキャリア伝送区間を他の通常伝送区間と分けて
１つの送受端局区間とする方式である。他方は通常伝送
区間の変調信号をさらに速度変換して、マルチキャリア
伝送区間独自のフレーム同期ピッ）ｔ−付加する方式で
ある。
その−例を第４図を参照して説明する。
この例ではマルチキャリア伝送区間のフレーム同期のた
めに、マルチキャリア伝送区間の送端でその区間のため
にフレーム同期ピッ）１付加するようＫしている。ここ
で、１−２変換によシフレームフォーマットが変わって
しまうため、マルチキャリア伝送区間ではピント付加回
路４および５によｐフレーム同期ビットの付加を行う。
めに、マルチキャリア伝送区間の送端でその区間のため
にフレーム同期ピッ）１付加するようＫしている。ここ
で、１−２変換によシフレームフォーマットが変わって
しまうため、マルチキャリア伝送区間ではピント付加回
路４および５によｐフレーム同期ビットの付加を行う。
マルチキャリア伝送区間受端のフレーム同期回路６およ
び７では、このマルチキャリア信号にさらに付加した伝
送信号Ｄ５．Ｄ６に対してフレーム同期が行われる。更
に、ピット除去回路８，９によシピ゛ ット付加回路４
．５で付加されたフレーム同期ピットを除去して、マル
チキャリア信号Ｄ ９ 、 Ｄｌｏをマルチキャリア逆
変換回路１０へ出力する。
び７では、このマルチキャリア信号にさらに付加した伝
送信号Ｄ５．Ｄ６に対してフレーム同期が行われる。更
に、ピット除去回路８，９によシピ゛ ット付加回路４
．５で付加されたフレーム同期ピットを除去して、マル
チキャリア信号Ｄ ９ 、 Ｄｌｏをマルチキャリア逆
変換回路１０へ出力する。
従来のマルチキャリア伝送区間１に１つの送受端局区間
とする場合、マルチキャリア伝送区間が回線切替区間と
なシ１回線切替区間が不必要に増加し、より複雑なシス
テムになるとｂう欠点がある。
とする場合、マルチキャリア伝送区間が回線切替区間と
なシ１回線切替区間が不必要に増加し、より複雑なシス
テムになるとｂう欠点がある。
また１通常区間の変調信号をさらに速度変換してフレー
ム同期ピッ）１−付加する場合、速度変換により変調速
度が上シ、マルチキャリア伝送の効果を下げるとともに
、速度変換等の回路を付加することにより、複雑な構成
となってしまう欠点がある。
ム同期ピッ）１−付加する場合、速度変換により変調速
度が上シ、マルチキャリア伝送の効果を下げるとともに
、速度変換等の回路を付加することにより、複雑な構成
となってしまう欠点がある。
本発明の技術的課題は９通常区間の途中にマルチキャリ
ア伝送区間を入れても９回線切替区間を増加させること
なく、またマルチキャリア伝送区間独自のフレーム同期
ビットの付加を行うことなく、マルチキャリア区間のフ
レーム同期を行うことのできるフレーム同期方式を提供
することにある。
ア伝送区間を入れても９回線切替区間を増加させること
なく、またマルチキャリア伝送区間独自のフレーム同期
ビットの付加を行うことなく、マルチキャリア区間のフ
レーム同期を行うことのできるフレーム同期方式を提供
することにある。
本発明のフレーム同期方式は、送端に通常区間及びマル
チキャリア区間のフレーム同期をとるためのフレーム同
期ビットを付加するフレーム同期ピット付加回路を備え
１通常区間からマルチキャリア区間への中継部にフレー
ム同期回路及び変調信号を分割して変調速度を下げるマ
ルチキャリア変換回路を備え、マルチキャリア区間から
通常区間への中継部にマルチキャリア区間用フレーム同
期回路及びマルチキャリア逆変換回路を備え、更に通常
ルートの受端にはフレーム同期回路及びフレーム同期ビ
ットの除去回路を備えて構成される。
チキャリア区間のフレーム同期をとるためのフレーム同
期ビットを付加するフレーム同期ピット付加回路を備え
１通常区間からマルチキャリア区間への中継部にフレー
ム同期回路及び変調信号を分割して変調速度を下げるマ
ルチキャリア変換回路を備え、マルチキャリア区間から
通常区間への中継部にマルチキャリア区間用フレーム同
期回路及びマルチキャリア逆変換回路を備え、更に通常
ルートの受端にはフレーム同期回路及びフレーム同期ビ
ットの除去回路を備えて構成される。
以下、実施例を示す図面を参照して本発明について詳細
に説明する。
に説明する。
第１図及び第２図は本発明のフレーム同期方式の一実施
例を示すフレームフォーマット図である。
例を示すフレームフォーマット図である。
Ｍ１図に示す実施例は４相ＰＳＫの通常区間のフレーム
フォーマットであ！Ｄ、Ｓ１は付加ピット。
フォーマットであ！Ｄ、Ｓ１は付加ピット。
１〜６２はデータビットをそれぞれ示す。データ１とデ
ータ２は各データ列の付加ピットのみを抜き出したもの
であシ、 Ｆａ、Ｆｂｄフレーム同期ピッ） 慶Ｉａ、
Ｉｂ Ｆｉその他の付加ピットである。
ータ２は各データ列の付加ピットのみを抜き出したもの
であシ、 Ｆａ、Ｆｂｄフレーム同期ピッ） 慶Ｉａ、
Ｉｂ Ｆｉその他の付加ピットである。
一方、第２図に示す実施例は通常区間の２系列のデータ
列をそれぞれ２デ一タ列に変換したマルチキャリア変換
後のフレームフォーマットであシ。
列をそれぞれ２デ一タ列に変換したマルチキャリア変換
後のフレームフォーマットであシ。
８１及び１〜６２は第１図の通常区間フレームのピット
と同一である。マルチキャリアＭＣＩのデータ１とデー
タ２は通常区間のデータｌ′ｔ−１−２変換したもので
、マルチキャリアＭＣ２のデータｌとデータ２は通常区
間のデータ２ｉ１−２変換したものであシ１両方とも付
加ピットのみ抜き出したものである。
と同一である。マルチキャリアＭＣＩのデータ１とデー
タ２は通常区間のデータｌ′ｔ−１−２変換したもので
、マルチキャリアＭＣ２のデータｌとデータ２は通常区
間のデータ２ｉ１−２変換したものであシ１両方とも付
加ピットのみ抜き出したものである。
通常区間でのフレーム同期は、第１図のフレーム同期ビ
ットＦａ、Ｆ１）’ｉデータ１．データ２のスロットご
とに監視する。また、マルチキャリア区間では、マルチ
キャリアＭＣＩ、マルチキャリアＭＣ２それぞれについ
て独立にフレーム同期を行う。マルチキャリアＭＣＩで
はフレーム同期ビットＦａｋデータ１の列のみ監視する
ことにより、マルチキャリアＭＣ２ではクレーム同期ピ
ッ）Ｆｂｔデータｌの列のみ監視することＫよる。
ットＦａ、Ｆ１）’ｉデータ１．データ２のスロットご
とに監視する。また、マルチキャリア区間では、マルチ
キャリアＭＣＩ、マルチキャリアＭＣ２それぞれについ
て独立にフレーム同期を行う。マルチキャリアＭＣＩで
はフレーム同期ビットＦａｋデータ１の列のみ監視する
ことにより、マルチキャリアＭＣ２ではクレーム同期ピ
ッ）Ｆｂｔデータｌの列のみ監視することＫよる。
このようにマルチキャリア変換によりフレームが変形し
た後も１通常区間の送端で付加したフレーム同期ビット
を用いてフレーム同期を行うことができる。
た後も１通常区間の送端で付加したフレーム同期ビット
を用いてフレーム同期を行うことができる。
本発明のフレーム同期方式を用すた一実施例を第３図に
示す。
示す。
第３図のブロック図は通常伝送区間の間にマルチキャリ
ア伝送区間のある実施例である。この実施例では、伝送
信号Ｃ１を入力してフレーム同期ビット等がピット付加
された伝送信号Ｄ１１に出力するピット付加回路１と、
ビット付加された伝送信号Ｄｌｉ入力してフレーム同期
を行うフレーム同期回路２と、ビット付加された伝送信
号Ｄ２を入力して１−２変換を行−、マルチキャリア信
号０３、Ｄ４’ｔ−出力するマルチキャリア変換回路３
と、マルチキャリア信号Ｄ３またはＤ４を入力し。
ア伝送区間のある実施例である。この実施例では、伝送
信号Ｃ１を入力してフレーム同期ビット等がピット付加
された伝送信号Ｄ１１に出力するピット付加回路１と、
ビット付加された伝送信号Ｄｌｉ入力してフレーム同期
を行うフレーム同期回路２と、ビット付加された伝送信
号Ｄ２を入力して１−２変換を行−、マルチキャリア信
号０３、Ｄ４’ｔ−出力するマルチキャリア変換回路３
と、マルチキャリア信号Ｄ３またはＤ４を入力し。
それぞれフレーム同期を行うフレーム同期回路４゜５と
、マルチキャリア信号Ｄ５とＤ６ｉ人力して２−１変換
し、ビット付加された伝送信号ＤＩと同じビット付加さ
れた伝送信号Ｄ７を出力するマルチキャリア逆変換回路
と、フレーム同期回路７と、フレーム同期回路７の出力
であるビット付加された伝送信号Ｄ８を入力し付加ピッ
Ｉｔ−除去し。
、マルチキャリア信号Ｄ５とＤ６ｉ人力して２−１変換
し、ビット付加された伝送信号ＤＩと同じビット付加さ
れた伝送信号Ｄ７を出力するマルチキャリア逆変換回路
と、フレーム同期回路７と、フレーム同期回路７の出力
であるビット付加された伝送信号Ｄ８を入力し付加ピッ
Ｉｔ−除去し。
Ｃ１と同じ伝送信号Ｃ２ｉ出力するピット除去回路とを
備えて構成されている。
備えて構成されている。
ビット付加回路ｌで付加されたフレーム同期ピッ）Ｋよ
シ通常伝送区間受端のフレーム同期回路２でフレーム同
期が行われ１次のマルチキャリア伝送区間のためにマル
チキャリア変換回路３で２つのマルチキャリア信号Ｄ３
，０４に変換される。
シ通常伝送区間受端のフレーム同期回路２でフレーム同
期が行われ１次のマルチキャリア伝送区間のためにマル
チキャリア変換回路３で２つのマルチキャリア信号Ｄ３
，０４に変換される。
マルチキャリア伝送区間の受端のフレーム同期回路４．
５は第２図で示したフレームフォーマットに従い、それ
ぞれのマルチキャリア信号中のフレーム同期ビットによ
シフレーム同期を行い、マルチキャリア逆変換回路６へ
信号を送る。マルチキャリア逆変換回路６ではマルチキ
ャリア信号ヲ２−１変換し再びＤＩと同じ信号にもどす
。フレーム同期回路７ではフレーム同期回路２と同様に
フレーム同期を行ない、ビット除去回路８へ信号を送る
。
５は第２図で示したフレームフォーマットに従い、それ
ぞれのマルチキャリア信号中のフレーム同期ビットによ
シフレーム同期を行い、マルチキャリア逆変換回路６へ
信号を送る。マルチキャリア逆変換回路６ではマルチキ
ャリア信号ヲ２−１変換し再びＤＩと同じ信号にもどす
。フレーム同期回路７ではフレーム同期回路２と同様に
フレーム同期を行ない、ビット除去回路８へ信号を送る
。
最後にピット除去回路８ではビット付加回路１で付加さ
れたフレーム同期ビット等の付加ビットを除去する。
れたフレーム同期ビット等の付加ビットを除去する。
本発明の実施例にあげた第１図、第２図のフレームフォ
ーマットは４相ＰＳＫ変調の場合であるが。
ーマットは４相ＰＳＫ変調の場合であるが。
これはさらにデータ列の多い多値直交振幅賞詞等でも適
用可能である。また、第３図で通常伝送区間をシングル
キャリア、マルチキャリア伝送区間を２マルチキヤリア
としたが１通常伝送区間を４マルチキヤリア、マルチキ
ャリア伝送区間を８マルチキヤリアなどとしてもよい。
用可能である。また、第３図で通常伝送区間をシングル
キャリア、マルチキャリア伝送区間を２マルチキヤリア
としたが１通常伝送区間を４マルチキヤリア、マルチキ
ャリア伝送区間を８マルチキヤリアなどとしてもよい。
以上詳細に説明したように本発明のフレーム同期方式は
２通常伝送区間の送端で付加したフレーム同期ピットに
より、マルチキャリア伝送区間の受端においても変化し
たフレームフォーマットに対応したフレーム同期を行う
ことＫよシ、従来の２重忙ピット付加する方法のように
変調速度を上げることなく、また、マルチキャリア伝送
区間を送受端局区間とする必要もないため、非常圧簡単
にシステムを構成できる効果がある。
２通常伝送区間の送端で付加したフレーム同期ピットに
より、マルチキャリア伝送区間の受端においても変化し
たフレームフォーマットに対応したフレーム同期を行う
ことＫよシ、従来の２重忙ピット付加する方法のように
変調速度を上げることなく、また、マルチキャリア伝送
区間を送受端局区間とする必要もないため、非常圧簡単
にシステムを構成できる効果がある。
第１図は通常伝送区間のフレームフォーマットの一実施
例、第２図はマルチキャリア伝送区間のフレームフォー
マットの一実施例であり、第３図は本発明のフレーム同
期方式を用いて構成した一実施例を示すブロック図、第
４図は従来のフレーム同期によシ構成した場合のブロッ
ク図である。 Ｓｌ、Ｓ２・・・付加ビット、１〜６２・・・ＤＡＴＡ
ピッ） ＃ Ｆａ＋Ｆｂ・・・フレーム同期ビット、
Ｉ、、Ｉｂ・・・その他の付加ビット。 第１図 データ２ 「５Ｄコ■−Ｎｒｉ口Ｉ［＝２Ｌ−ニニーニ
ニーニ第２図
例、第２図はマルチキャリア伝送区間のフレームフォー
マットの一実施例であり、第３図は本発明のフレーム同
期方式を用いて構成した一実施例を示すブロック図、第
４図は従来のフレーム同期によシ構成した場合のブロッ
ク図である。 Ｓｌ、Ｓ２・・・付加ビット、１〜６２・・・ＤＡＴＡ
ピッ） ＃ Ｆａ＋Ｆｂ・・・フレーム同期ビット、
Ｉ、、Ｉｂ・・・その他の付加ビット。 第１図 データ２ 「５Ｄコ■−Ｎｒｉ口Ｉ［＝２Ｌ−ニニーニ
ニーニ第２図
Claims (1)
- １、デジタル無線伝送回線の一部中継区間で変調速度を
下げるマルチキャリア伝送方式において、マルチキャリ
ア伝送区間でない送端で付加したフレーム同期ビットを
マルチキャリア伝送区間に対して一定の規則で分配する
手段と、分配されたそれぞれのフレーム同期ビットによ
りマルチキャリア伝送区間の受端にてフレーム同期を確
立する手段と、フレーム同期後のデータ列をもとのデー
タ列に変換する手段とを備えることを特徴とするフレー
ム同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63083071A JPH0666745B2 (ja) | 1988-04-06 | 1988-04-06 | フレーム同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63083071A JPH0666745B2 (ja) | 1988-04-06 | 1988-04-06 | フレーム同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01256236A true JPH01256236A (ja) | 1989-10-12 |
| JPH0666745B2 JPH0666745B2 (ja) | 1994-08-24 |
Family
ID=13791947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63083071A Expired - Fee Related JPH0666745B2 (ja) | 1988-04-06 | 1988-04-06 | フレーム同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666745B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100417815B1 (ko) * | 1994-07-15 | 2004-05-31 | 아매티 커뮤니케이션스 코포레이션 | 다중캐리어전송시스템및프레임동기화방법 |
-
1988
- 1988-04-06 JP JP63083071A patent/JPH0666745B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100417815B1 (ko) * | 1994-07-15 | 2004-05-31 | 아매티 커뮤니케이션스 코포레이션 | 다중캐리어전송시스템및프레임동기화방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666745B2 (ja) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5570356A (en) | High bandwidth communications system having multiple serial links | |
| JPH09275420A (ja) | パケット伝送方法 | |
| NO984061L (no) | Dataoverf°ring i et SDH-nett | |
| JPS6410973B2 (ja) | ||
| JPS61114676A (ja) | ブロツク符号化装置 | |
| US4578797A (en) | Asynchronous connecting device | |
| JPH01256236A (ja) | フレーム同期方式 | |
| JP2888022B2 (ja) | 通信制御装置 | |
| JP3123246B2 (ja) | ハイブリッドｌａｎ | |
| JP2581395B2 (ja) | 無線デジタル伝送システム | |
| KR970064216A (ko) | 디지탈 영상 신호의 엔티에스시(ntsc)/팔(pal) 변환 방법 및 장치 | |
| JP2988120B2 (ja) | ディジタル送信装置，ディジタル受信装置およびスタッフ同期多重伝送装置 | |
| JP2890936B2 (ja) | ワード同期方式 | |
| JPH05292070A (ja) | 信号処理方式 | |
| JP2776606B2 (ja) | フレーム同期装置 | |
| JPH0685801A (ja) | 信号伝送方式 | |
| JPS61253958A (ja) | デイジタル通信方式 | |
| JPH0123016B2 (ja) | ||
| JPS6079845A (ja) | デ−タ伝送方法 | |
| JPH048045A (ja) | Ｉｓｄｎ端末装置 | |
| JPH01218281A (ja) | デジタル映像信号の伝送装置 | |
| JPH06253279A (ja) | 動画像通信装置 | |
| JPH01218142A (ja) | データ伝送装置 | |
| KR960009476A (ko) | 펄스부호변조(pcm)데이타 변환 및 전송 장치 | |
| JPH02266780A (ja) | 映像信号伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |