JP2581395B2 - 無線デジタル伝送システム - Google Patents
無線デジタル伝送システムInfo
- Publication number
- JP2581395B2 JP2581395B2 JP5147488A JP14748893A JP2581395B2 JP 2581395 B2 JP2581395 B2 JP 2581395B2 JP 5147488 A JP5147488 A JP 5147488A JP 14748893 A JP14748893 A JP 14748893A JP 2581395 B2 JP2581395 B2 JP 2581395B2
- Authority
- JP
- Japan
- Prior art keywords
- column
- signal
- columns
- bits
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＳＤＨのＳＴＭ−Ｎ信
号を伝送する無線デジタル伝送システムに関するもので
ある。
号を伝送する無線デジタル伝送システムに関するもので
ある。
【０００２】
【従来の技術】ＳＤＨとは光ファイバによるデジタル通
信の信号多重化に際し、階層的にチャネルを多重化する
ためのルールで、１９８８年にＣＣＩＴＴ（国際電信電
話諮問委員会）で勧告されている。また、ＳＴＭとは、
ＳＤＨに基づく光ファイバによるデジタル通信のモジュ
ールのことをいう。例えば、ＳＴＭ−１は１５５．５２
Ｍbit/s の伝送速度で、２，０１６の電話チャネル数を
もつ。また、ＳＴＭ−２は６２２．０８Ｍbit/s の伝送
速度で、８，０６４の電話チャネル数をもち、ＳＴＭ−
３は２，４８８．３２Ｍbit/s の伝送速度で、３２，２
５６の電話チャネル数をもつ。
信の信号多重化に際し、階層的にチャネルを多重化する
ためのルールで、１９８８年にＣＣＩＴＴ（国際電信電
話諮問委員会）で勧告されている。また、ＳＴＭとは、
ＳＤＨに基づく光ファイバによるデジタル通信のモジュ
ールのことをいう。例えば、ＳＴＭ−１は１５５．５２
Ｍbit/s の伝送速度で、２，０１６の電話チャネル数を
もつ。また、ＳＴＭ−２は６２２．０８Ｍbit/s の伝送
速度で、８，０６４の電話チャネル数をもち、ＳＴＭ−
３は２，４８８．３２Ｍbit/s の伝送速度で、３２，２
５６の電話チャネル数をもつ。
【０００３】以下では、従来例として、Ｎ＝１のＳＴＭ
−１、ＳＴＭ−１の管理ユニットとしてＡＵ（Ａｄｍｉ
ｎｉｓｔｒａｔｉｖｅ Ｕｎｉｔ−４）、ＡＵ−４の仮
想コンテナとしてはＶＣ−４（Ｖｉｒｔｕａｌ Ｃｏｎ
ｔａｉｎｅｒ−４）の場合について説明する。
−１、ＳＴＭ−１の管理ユニットとしてＡＵ（Ａｄｍｉ
ｎｉｓｔｒａｔｉｖｅ Ｕｎｉｔ−４）、ＡＵ−４の仮
想コンテナとしてはＶＣ−４（Ｖｉｒｔｕａｌ Ｃｏｎ
ｔａｉｎｅｒ−４）の場合について説明する。
【０００４】図３はＳＤＨシステムの伝送信号ＡＵ−４
のフレームフォーマットで、Ｈ１バイトの７、８ビット
目とＨ２バイトはペイロードＶＣ−４の先頭を示すポイ
ンタ値となる。
のフレームフォーマットで、Ｈ１バイトの７、８ビット
目とＨ２バイトはペイロードＶＣ−４の先頭を示すポイ
ンタ値となる。
【０００５】Ｈ１バイトの７ビット目とＨ２バイトの
１、３、５、７ビット目はスタッフィングコントロール
用の増加指定ビット（Ｉｎｃｒｅｍｅｎｔ Ｂｉｔ（以
下Ｉビットと称する））で、ＶＣ−４のフレームレート
がＳＴＭ−Ｎのフレームレートに比べて遅すぎる場合は
正スタッフが行なわれ、Ｈ３バイトの直後に３バイトの
正スタッフバイトが挿入される。同時に、５つのＩビッ
トを反転し受信側にスタッフが実行されたことを伝達す
る。受信側では５つのＩビットの多数決による反転の識
別、すなわち、５ビット中３ビット以上のＩビットが反
転していればポインタ値を１増加する。
１、３、５、７ビット目はスタッフィングコントロール
用の増加指定ビット（Ｉｎｃｒｅｍｅｎｔ Ｂｉｔ（以
下Ｉビットと称する））で、ＶＣ−４のフレームレート
がＳＴＭ−Ｎのフレームレートに比べて遅すぎる場合は
正スタッフが行なわれ、Ｈ３バイトの直後に３バイトの
正スタッフバイトが挿入される。同時に、５つのＩビッ
トを反転し受信側にスタッフが実行されたことを伝達す
る。受信側では５つのＩビットの多数決による反転の識
別、すなわち、５ビット中３ビット以上のＩビットが反
転していればポインタ値を１増加する。
【０００６】また、Ｈ１バイトの８ビット目とＨ２バイ
トの２、４、６、８ビット目はスタッフィングコントロ
ール用の減少指定ビット（Ｄｅｃｒｅｍｅｎｔ Ｂｉｔ
（以下Ｄビットと称する））で、ＶＣ−４のフレームレ
ートがＳＴＭ−Ｎのフレームレートに比べて速すぎる場
合は負スタッフが行なわれ、Ｈ３バイトはペイロードの
ＶＣ−４となる。同時に、５つのＤビットを反転し受信
側にスタッフが実行されたことを伝達する。受信側では
５つのＤビットの多数決による反転の識別、すなわち、
５ビット中３ビット以上のＤビットが反転していればポ
インタ値を１減少する。
トの２、４、６、８ビット目はスタッフィングコントロ
ール用の減少指定ビット（Ｄｅｃｒｅｍｅｎｔ Ｂｉｔ
（以下Ｄビットと称する））で、ＶＣ−４のフレームレ
ートがＳＴＭ−Ｎのフレームレートに比べて速すぎる場
合は負スタッフが行なわれ、Ｈ３バイトはペイロードの
ＶＣ−４となる。同時に、５つのＤビットを反転し受信
側にスタッフが実行されたことを伝達する。受信側では
５つのＤビットの多数決による反転の識別、すなわち、
５ビット中３ビット以上のＤビットが反転していればポ
インタ値を１減少する。
【０００７】図２に従来の無線デジタル伝送システムの
ブロック図を示す。ここで、まず１６（＝２4 ）ＱＡＭ
について説明する。
ブロック図を示す。ここで、まず１６（＝２4 ）ＱＡＭ
について説明する。
【０００８】図２の（Ａ）は１６ＱＡＭの無線デジタル
伝送システムであり、変調装置（送信装置）は差動符号
器３０１と変調器３０２とを備え、復調装置（受信装
置）は復調器３０３と差動復号器３０４とを備えてい
る。ＳＴＭ−Ｎ信号は１６ＱＡＭで変復調を行うために
４列の信号にパラレル変換されて入力される。ここで図
２の（Ａ）の入力信号５１、５２が差動符号器３０１を
通ることにより生成される信号５５、５６と入力信号５
３、５４をそれぞれ第１パスのＰｃｈ、第１パスのＱｃ
ｈ、第２パスのＰｃｈ、第２パスのＱｃｈとする。図４
は１６ＱＡＭの信号点配置を表している。図５はＳＴＭ
−Ｎ信号を４列にパラレル変換し、差動符号器を通った
ことにより配置された、変調装置のＨ２バイト（Ｉ，Ｄ
ビット）の配置を表している。図４においてそれぞれ、
第１パスのＰｃｈをＳ11、第１パスのＱｃｈをＳ12、第
２パスのＰｃｈをＳ21，第２パスのＱｃｈをＳ22とす
る。すなわち、Ｓ 11 ，Ｓ 12 ，Ｓ 21 ，Ｓ 22 は、図３に示す
Ｈ２バイト“Ｉ，Ｄ，Ｉ，Ｄ，Ｉ，Ｄ，Ｉ，Ｄ”を４列
にパラレル変換して得られる信号である。詳細に述べる
と、Ｓ 11 はＨ２バイトの１、５ビット目の信号を表し、
Ｓ 12 はＨ２バイトの２、６ビット目の信号を表し、Ｓ 21
はＨ２バイトの２、７ビット目の信号を表し、Ｓ 22 はＨ
２バイトの４、８ビット目の信号を表す。
伝送システムであり、変調装置（送信装置）は差動符号
器３０１と変調器３０２とを備え、復調装置（受信装
置）は復調器３０３と差動復号器３０４とを備えてい
る。ＳＴＭ−Ｎ信号は１６ＱＡＭで変復調を行うために
４列の信号にパラレル変換されて入力される。ここで図
２の（Ａ）の入力信号５１、５２が差動符号器３０１を
通ることにより生成される信号５５、５６と入力信号５
３、５４をそれぞれ第１パスのＰｃｈ、第１パスのＱｃ
ｈ、第２パスのＰｃｈ、第２パスのＱｃｈとする。図４
は１６ＱＡＭの信号点配置を表している。図５はＳＴＭ
−Ｎ信号を４列にパラレル変換し、差動符号器を通った
ことにより配置された、変調装置のＨ２バイト（Ｉ，Ｄ
ビット）の配置を表している。図４においてそれぞれ、
第１パスのＰｃｈをＳ11、第１パスのＱｃｈをＳ12、第
２パスのＰｃｈをＳ21，第２パスのＱｃｈをＳ22とす
る。すなわち、Ｓ 11 ，Ｓ 12 ，Ｓ 21 ，Ｓ 22 は、図３に示す
Ｈ２バイト“Ｉ，Ｄ，Ｉ，Ｄ，Ｉ，Ｄ，Ｉ，Ｄ”を４列
にパラレル変換して得られる信号である。詳細に述べる
と、Ｓ 11 はＨ２バイトの１、５ビット目の信号を表し、
Ｓ 12 はＨ２バイトの２、６ビット目の信号を表し、Ｓ 21
はＨ２バイトの２、７ビット目の信号を表し、Ｓ 22 はＨ
２バイトの４、８ビット目の信号を表す。
【０００９】１信号点誤りによるビット誤りが最大にな
るのは、第１に図４内の信号点Ａが信号点Ｂに誤った時
もしくは信号点Ｂが信号点Ａに誤った時、第２に信号点
Ｃが信号点Ｄに誤った時もしくは信号点Ｄが信号点Ｃに
誤った時である。
るのは、第１に図４内の信号点Ａが信号点Ｂに誤った時
もしくは信号点Ｂが信号点Ａに誤った時、第２に信号点
Ｃが信号点Ｄに誤った時もしくは信号点Ｄが信号点Ｃに
誤った時である。
【００１０】Ｈ２バイトのタイムスロットで、図内の信
号点Ａが信号点Ｂへ誤ったときのＩビットのビット誤り
は３ビットとなり変調装置のＨ２バイトのデータは図５
の（Ｂ）のようになりＨ２バイト中、Ｓ11のＩビットが
２ビット（２ビット目の誤りは差動変換により１ビット
目の誤りが伝播したため）、Ｓ21のＩビットが１ビット
誤りとなりＨ１、Ｈ２バイトのＩビット５ビット中、３
ビットが誤りとなり多数決判定が正しく行なわれず誤っ
てポインタ値を増減してしまう。
号点Ａが信号点Ｂへ誤ったときのＩビットのビット誤り
は３ビットとなり変調装置のＨ２バイトのデータは図５
の（Ｂ）のようになりＨ２バイト中、Ｓ11のＩビットが
２ビット（２ビット目の誤りは差動変換により１ビット
目の誤りが伝播したため）、Ｓ21のＩビットが１ビット
誤りとなりＨ１、Ｈ２バイトのＩビット５ビット中、３
ビットが誤りとなり多数決判定が正しく行なわれず誤っ
てポインタ値を増減してしまう。
【００１１】同様に信号点Ｃが信号点Ｄに誤った時のＩ
ビットのビット誤りも３ビットとなり、変調装置のＨ２
バイトのデータは図５の（Ｅ）のようになり、Ｈ２バイ
ト中、Ｓ12のＤビットが２ビット（２ビット目の誤りは
差動変換により１ビット目の誤りが伝播したため）、Ｓ
22のＤビットが１ビット誤りとなり、Ｈ１、Ｈ２バイト
のＤビット５ビット中、３ビットが誤りとなり、多数決
判定が正しく行なわれず、誤ってポインタ値を増減して
しまい、信号分離を行なった際に誤りを生じてしまう。
ビットのビット誤りも３ビットとなり、変調装置のＨ２
バイトのデータは図５の（Ｅ）のようになり、Ｈ２バイ
ト中、Ｓ12のＤビットが２ビット（２ビット目の誤りは
差動変換により１ビット目の誤りが伝播したため）、Ｓ
22のＤビットが１ビット誤りとなり、Ｈ１、Ｈ２バイト
のＤビット５ビット中、３ビットが誤りとなり、多数決
判定が正しく行なわれず、誤ってポインタ値を増減して
しまい、信号分離を行なった際に誤りを生じてしまう。
【００１２】次に、６４＝（２6 ）ＱＡＭについて説明
する。
する。
【００１３】図２の（Ｂ）は６４ＱＡＭの無線デジタル
伝送システムであり、変調装置（送信装置）は差動符号
器４０１と変調器４０２とを備え、復調装置（受信装
置）は復調器４０３と差動復号器４０４とを備えてい
る。ＳＴＭ−Ｎ信号は６４ＱＡＭで変復調を行うために
６列の信号にパラレル変換されて入力される。ここで図
２の（Ｂ）の入力信号７１、７２が差動符号器４０１を
通ることにより生成される信号７７、７８と入力信号７
３、７４、７５、７６をそれぞれ第１パスのＰｃｈ、第
１パスのＱｃｈ、第２パスのＰｃｈ、第２パスのＱｃ
ｈ、第３パスのＰｃｈ、第３パスのＱｃｈとする。図６
は６４ＱＡＭの信号点配置を表している。図７はＳＴＭ
−Ｎ信号を６列にパラレル変換し、差動符号器を通った
ことにより配置された、変調装置のＨ１，Ｈ２バイト
（Ｉ、Ｄビット）の配置を表している。
伝送システムであり、変調装置（送信装置）は差動符号
器４０１と変調器４０２とを備え、復調装置（受信装
置）は復調器４０３と差動復号器４０４とを備えてい
る。ＳＴＭ−Ｎ信号は６４ＱＡＭで変復調を行うために
６列の信号にパラレル変換されて入力される。ここで図
２の（Ｂ）の入力信号７１、７２が差動符号器４０１を
通ることにより生成される信号７７、７８と入力信号７
３、７４、７５、７６をそれぞれ第１パスのＰｃｈ、第
１パスのＱｃｈ、第２パスのＰｃｈ、第２パスのＱｃ
ｈ、第３パスのＰｃｈ、第３パスのＱｃｈとする。図６
は６４ＱＡＭの信号点配置を表している。図７はＳＴＭ
−Ｎ信号を６列にパラレル変換し、差動符号器を通った
ことにより配置された、変調装置のＨ１，Ｈ２バイト
（Ｉ、Ｄビット）の配置を表している。
【００１４】図６においてそれぞれ、第１パスのＰｃｈ
をＳ11、第１パスのＱｃｈをＳ12、第２パスのＰｃｈを
Ｓ21、第２パスのＱｃｈをＳ22、第３パスのＰｃｈをＳ
31、第３パスのＱｃｈをＳ32とする。すなわち、Ｓ 11 ，
Ｓ 12 は図３に示すＨ１バイトの７、８ビット目の“Ｉ、
Ｄ”をパラレル変換して得られる信号であり、また、Ｓ
11 ，Ｓ 12 ，Ｓ 21 ，Ｓ 22 ，Ｓ 31 ，Ｓ 32 は、図３に示すＨ２
バイト“Ｉ，Ｄ，Ｉ，Ｄ，Ｉ，Ｄ，Ｉ，Ｄ”を６列にパ
ラレル変換して得られる信号である。詳細に述べると、
Ｓ 11 はＨ１バイトの７ビット目とＨ２バイトの１、７ビ
ット目の信号を表し、Ｓ 12 はＨ１バイトの８ビット目と
Ｈ２バイトの２、８ビット目の信号を表し、Ｓ 21 はＨ２
バイトの３ビット目の信号を表し、Ｓ 22 はＨ２バイトの
４ビット目の信号を表し、Ｓ 31 はＨ２バイトの５ビット
目の信号を表し、Ｓ 32 はＨ２バイトの６ビット目の信号
を表す。
をＳ11、第１パスのＱｃｈをＳ12、第２パスのＰｃｈを
Ｓ21、第２パスのＱｃｈをＳ22、第３パスのＰｃｈをＳ
31、第３パスのＱｃｈをＳ32とする。すなわち、Ｓ 11 ，
Ｓ 12 は図３に示すＨ１バイトの７、８ビット目の“Ｉ、
Ｄ”をパラレル変換して得られる信号であり、また、Ｓ
11 ，Ｓ 12 ，Ｓ 21 ，Ｓ 22 ，Ｓ 31 ，Ｓ 32 は、図３に示すＨ２
バイト“Ｉ，Ｄ，Ｉ，Ｄ，Ｉ，Ｄ，Ｉ，Ｄ”を６列にパ
ラレル変換して得られる信号である。詳細に述べると、
Ｓ 11 はＨ１バイトの７ビット目とＨ２バイトの１、７ビ
ット目の信号を表し、Ｓ 12 はＨ１バイトの８ビット目と
Ｈ２バイトの２、８ビット目の信号を表し、Ｓ 21 はＨ２
バイトの３ビット目の信号を表し、Ｓ 22 はＨ２バイトの
４ビット目の信号を表し、Ｓ 31 はＨ２バイトの５ビット
目の信号を表し、Ｓ 32 はＨ２バイトの６ビット目の信号
を表す。
【００１５】１信号点誤りによるビット誤りが最大にな
るのは、第１に図６内の信号点Ａが信号点Ｂに誤った時
もしくは信号点Ｂが信号点Ａに誤った時、第２に信号点
Ｃが信号点Ｄに誤った時もしくは信号点Ｄが信号点Ｃに
誤った時である。
るのは、第１に図６内の信号点Ａが信号点Ｂに誤った時
もしくは信号点Ｂが信号点Ａに誤った時、第２に信号点
Ｃが信号点Ｄに誤った時もしくは信号点Ｄが信号点Ｃに
誤った時である。
【００１６】Ｈ２バイトのタイムスロットで、図内の信
号点Ａが信号点Ｂへ誤ったときのＩビットのビット誤り
は４ビットとなり、変調装置のＨ２バイトのデータは図
７の（Ｂ）のようになり、Ｈ２バイト中、Ｓ11のＩビッ
トが２ビット（２ビット目の誤りは差動変換により１ビ
ット目の誤りが伝播したため）、Ｓ21のＩビットが１ビ
ット、Ｓ31のＩビットが１ビット誤りとなり、Ｈ１、Ｈ
２バイトのＩビット５ビット中、４ビットが誤りとな
り、多数決判定が正しく行なわれず、誤ってポインタ値
を増減してしまう。
号点Ａが信号点Ｂへ誤ったときのＩビットのビット誤り
は４ビットとなり、変調装置のＨ２バイトのデータは図
７の（Ｂ）のようになり、Ｈ２バイト中、Ｓ11のＩビッ
トが２ビット（２ビット目の誤りは差動変換により１ビ
ット目の誤りが伝播したため）、Ｓ21のＩビットが１ビ
ット、Ｓ31のＩビットが１ビット誤りとなり、Ｈ１、Ｈ
２バイトのＩビット５ビット中、４ビットが誤りとな
り、多数決判定が正しく行なわれず、誤ってポインタ値
を増減してしまう。
【００１７】同様に信号点Ｃが信号点Ｄに誤った時のＩ
ビット誤りも４ビットとなり、変調段のＨ１、Ｈ２バイ
トのデータは図７の（Ｄ）のようになり、Ｈ２バイト
中、Ｓ12のＤビットが２ビット（２ビット目の誤りは差
動変換により１ビット目の誤りが伝播したため）、Ｓ22
のＤビットが１ビット、Ｓ32のＤビットが１ビット誤り
となり、Ｈ１、Ｈ２バイトのＤビット５ビット中、４ビ
ットが誤りとなり、多数決判定が正しく行なわれず、ポ
インタ値を増減してしまい、信号分離を行なった際に誤
りを生じてしまうという欠点がある。
ビット誤りも４ビットとなり、変調段のＨ１、Ｈ２バイ
トのデータは図７の（Ｄ）のようになり、Ｈ２バイト
中、Ｓ12のＤビットが２ビット（２ビット目の誤りは差
動変換により１ビット目の誤りが伝播したため）、Ｓ22
のＤビットが１ビット、Ｓ32のＤビットが１ビット誤り
となり、Ｈ１、Ｈ２バイトのＤビット５ビット中、４ビ
ットが誤りとなり、多数決判定が正しく行なわれず、ポ
インタ値を増減してしまい、信号分離を行なった際に誤
りを生じてしまうという欠点がある。
【００１８】
【発明が解決しようとする課題】上述したように、従来
の無線デジタル伝送システムでは変調波の信号点の誤り
方によりＳＤＨのＳＴＭ−ＮフレームフォーマットのＨ
１、Ｈ２バイト中のスタッフィングコントロール用のＩ
ビットもしくはＤビットの多数決判定に影響を与えるビ
ット誤りが生じ、誤ってポインタ値を増減してしまい、
正しく信号分離が行なわれないという欠点を有してい
た。
の無線デジタル伝送システムでは変調波の信号点の誤り
方によりＳＤＨのＳＴＭ−ＮフレームフォーマットのＨ
１、Ｈ２バイト中のスタッフィングコントロール用のＩ
ビットもしくはＤビットの多数決判定に影響を与えるビ
ット誤りが生じ、誤ってポインタ値を増減してしまい、
正しく信号分離が行なわれないという欠点を有してい
た。
【００１９】その故に、本発明の技術的課題は、正しく
信号分離を行なうことができる無線デジタル伝送システ
ムを提供することにある。
信号分離を行なうことができる無線デジタル伝送システ
ムを提供することにある。
【００２０】
【課題を解決するための手段】本発明による無線デジタ
ル伝送システムは、ＳＤＨのＳＴＭ−Ｎ信号を直交振幅
変復調（２M ＱＡＭ）（Ｍ≧４）を用いて伝送する無線
デジタル伝送システムにおいて、送信側に、第１列から
第Ｍ列までの変調入力信号中の第Ｌ（Ｌ≦Ｍ）列を（Ｌ
−１）ビット遅延する第２列〜第Ｍ列の（Ｍ−１）個の
遅延回路と、第１列の変調入力信号と第２列の遅延回路
の出力とを差動変換し、第１列および第２列の差動変換
した信号を出力する差動符号器と、第１列および第２列
の差動変換した信号と第３列〜第Ｍ列の遅延回路の出力
とを入力とし直交振幅変調する変調器とを備え、受信側
に、直交振幅変調した信号を受信信号として受け、この
受信信号を直交振幅変調して第１列〜第Ｍ列の復調した
信号を出力する復調器と、第１列および第２列の復調し
た信号を第１列および第２列の復号した信号に復号する
差動復号器と、第１列および第２列の復号した信号と第
３列〜第（Ｍ−１）列の復調した信号の第Ｌ列を（Ｍ−
Ｌ）ビット遅延する第１列〜第（Ｍ−１）列の（Ｍ−
１）個の遅延回路とを備えることを特徴とする。
ル伝送システムは、ＳＤＨのＳＴＭ−Ｎ信号を直交振幅
変復調（２M ＱＡＭ）（Ｍ≧４）を用いて伝送する無線
デジタル伝送システムにおいて、送信側に、第１列から
第Ｍ列までの変調入力信号中の第Ｌ（Ｌ≦Ｍ）列を（Ｌ
−１）ビット遅延する第２列〜第Ｍ列の（Ｍ−１）個の
遅延回路と、第１列の変調入力信号と第２列の遅延回路
の出力とを差動変換し、第１列および第２列の差動変換
した信号を出力する差動符号器と、第１列および第２列
の差動変換した信号と第３列〜第Ｍ列の遅延回路の出力
とを入力とし直交振幅変調する変調器とを備え、受信側
に、直交振幅変調した信号を受信信号として受け、この
受信信号を直交振幅変調して第１列〜第Ｍ列の復調した
信号を出力する復調器と、第１列および第２列の復調し
た信号を第１列および第２列の復号した信号に復号する
差動復号器と、第１列および第２列の復号した信号と第
３列〜第（Ｍ−１）列の復調した信号の第Ｌ列を（Ｍ−
Ｌ）ビット遅延する第１列〜第（Ｍ−１）列の（Ｍ−
１）個の遅延回路とを備えることを特徴とする。
【００２１】
【作用】変調器入力に設けた遅延回路により変調器に入
力する各データ列の位相をずらし、復調器出力の遅延回
路により各データ列の位相をもとに戻すことにより、信
号点誤りによるビット誤りを分散させる。
力する各データ列の位相をずらし、復調器出力の遅延回
路により各データ列の位相をもとに戻すことにより、信
号点誤りによるビット誤りを分散させる。
【００２２】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。
て説明する。
【００２３】図１は本発明の一実施例による無線デジタ
ル伝送システムを示す。
ル伝送システムを示す。
【００２４】ここでは、まず１６ＱＡＭについて説明す
る。図１の（Ａ）は１６ＱＡＭの一実施例のブロック図
である。図１（Ａ）に示す無線デジタル伝送システムに
おいて、変調装置（送信装置）は３個の遅延回路１０
１、１０２、１０３と、差動符号器１０４と、変調器１
０５とを備え、復調装置（受信装置）は復調器１０６
と、差動復号器１０７と、３個の遅延回路１０８、１０
９、１１０とを備えている。ＳＴＭ−Ｎ信号は１６ＱＡ
Ｍで変復調を行うために４列の信号にパラレル変換され
て入力される。ここで図１の（Ａ）の入力信号１、２、
３、４が差動符号器１０４、遅延回路１０１、１０２、
１０３を通ることにより生成される信号をそれぞれ第１
パスのＰｃｈ、第１パスのＱｃｈ、第２パスのＰｃｈ、
第２パスのＱｃｈとする。１６ＱＡＭの信号点配置を図
４に示す。図５はＳＴＭ−Ｎ信号を４列にパラレル変換
し、差動符号器、遅延回路を通ったことにより配置され
た、変調装置の入力信号のＨ２バイト（Ｉ，Ｄビット）
の配置を表している。図４においてそれぞれ、第１パス
のＰｃｈをＳ 11 、第１パスのＱｃｈをＳ 12 、第２パスの
ＰｃｈをＳ 21 ，第２パスのＱｃｈをＳ 22 とする。
る。図１の（Ａ）は１６ＱＡＭの一実施例のブロック図
である。図１（Ａ）に示す無線デジタル伝送システムに
おいて、変調装置（送信装置）は３個の遅延回路１０
１、１０２、１０３と、差動符号器１０４と、変調器１
０５とを備え、復調装置（受信装置）は復調器１０６
と、差動復号器１０７と、３個の遅延回路１０８、１０
９、１１０とを備えている。ＳＴＭ−Ｎ信号は１６ＱＡ
Ｍで変復調を行うために４列の信号にパラレル変換され
て入力される。ここで図１の（Ａ）の入力信号１、２、
３、４が差動符号器１０４、遅延回路１０１、１０２、
１０３を通ることにより生成される信号をそれぞれ第１
パスのＰｃｈ、第１パスのＱｃｈ、第２パスのＰｃｈ、
第２パスのＱｃｈとする。１６ＱＡＭの信号点配置を図
４に示す。図５はＳＴＭ−Ｎ信号を４列にパラレル変換
し、差動符号器、遅延回路を通ったことにより配置され
た、変調装置の入力信号のＨ２バイト（Ｉ，Ｄビット）
の配置を表している。図４においてそれぞれ、第１パス
のＰｃｈをＳ 11 、第１パスのＱｃｈをＳ 12 、第２パスの
ＰｃｈをＳ 21 ，第２パスのＱｃｈをＳ 22 とする。
【００２５】変調装置の入力信号１〜４において各信号
列の位相関係をずらすために、入力信号１については遅
延を行なわず、入力信号２は遅延回路１０１により１ビ
ット遅延し、入力信号３は遅延回路１０２により２ビッ
ト遅延し、入力信号４は遅延回路１０３により３ビット
遅延する。その後、入力信号１、２については差動変換
を行なうために差動符号器１０４にて各信号についてタ
イムスロットごとに加算をする。次に、入力信号１の差
動符号器１０４の出力信号５を第１パスのＰｃｈ
（Ｓ11）、入力信号２の差動符号器１０４の出力信号６
を第１パスのＱｃｈ（Ｓ12）、入力信号３の遅延回路１
０２の出力を第２パスのＰｃｈ（Ｓ21）、入力信号４の
遅延回路１０３の出力を第２パスのＱｃｈ（Ｓ22）とし
て変調器１０５に入力する。変調器１０５にて直交振幅
変調した信号は変調信号７として復調装置へ送信され
る。
列の位相関係をずらすために、入力信号１については遅
延を行なわず、入力信号２は遅延回路１０１により１ビ
ット遅延し、入力信号３は遅延回路１０２により２ビッ
ト遅延し、入力信号４は遅延回路１０３により３ビット
遅延する。その後、入力信号１、２については差動変換
を行なうために差動符号器１０４にて各信号についてタ
イムスロットごとに加算をする。次に、入力信号１の差
動符号器１０４の出力信号５を第１パスのＰｃｈ
（Ｓ11）、入力信号２の差動符号器１０４の出力信号６
を第１パスのＱｃｈ（Ｓ12）、入力信号３の遅延回路１
０２の出力を第２パスのＰｃｈ（Ｓ21）、入力信号４の
遅延回路１０３の出力を第２パスのＱｃｈ（Ｓ22）とし
て変調器１０５に入力する。変調器１０５にて直交振幅
変調した信号は変調信号７として復調装置へ送信され
る。
【００２６】復調装置において、復調器１０６は変調信
号７を受信信号として受信し、それを復調する。例え
ば、この時に図４の１６ＱＡＭの信号点配置において、
ある１信号点である信号点Ａが信号点Ｂに誤った場合、
もしくは信号点Ｂが信号点Ａに誤った場合、Ｈ２バイト
（Ｉ、Ｄビット）は変調器１０５の前段にて設けた遅延
回路１０１、１０２、１０３により、図５の（Ｃ）のよ
うな配置となり、Ｈ２バイトの誤りビットはＳ11のＩビ
ットが２ビットとなる。ここで、Ｓ11のＩビットの２ビ
ット目の誤りは差動変換によりＳ11のＩビットの１ビッ
ト目の誤りが伝播したためである。復調器１０６の出力
信号８、９は差動復号器１０７により復号される。復号
された信号１０は遅延回路１０８により３ビット遅延さ
れ、復号された信号１１は遅延回路１０９による２ビッ
ト遅延され、復調器１０６の出力信号１２は遅延回路１
１０により１ビット遅延されることにより、Ｈ２バイト
の内部は図５の（Ｄ）のようになり、変調前の信号と同
じものを得ることができ、なおかつ誤りは分散されてい
るため変調波の１信号点誤りによるＩビットの誤りが最
大２ビットだけとなり、５ビットのＩビット中、３ビッ
トは正しく伝送されるため、多数決判定が正しく行なわ
れ、ポインタ値は正常に１増加される。
号７を受信信号として受信し、それを復調する。例え
ば、この時に図４の１６ＱＡＭの信号点配置において、
ある１信号点である信号点Ａが信号点Ｂに誤った場合、
もしくは信号点Ｂが信号点Ａに誤った場合、Ｈ２バイト
（Ｉ、Ｄビット）は変調器１０５の前段にて設けた遅延
回路１０１、１０２、１０３により、図５の（Ｃ）のよ
うな配置となり、Ｈ２バイトの誤りビットはＳ11のＩビ
ットが２ビットとなる。ここで、Ｓ11のＩビットの２ビ
ット目の誤りは差動変換によりＳ11のＩビットの１ビッ
ト目の誤りが伝播したためである。復調器１０６の出力
信号８、９は差動復号器１０７により復号される。復号
された信号１０は遅延回路１０８により３ビット遅延さ
れ、復号された信号１１は遅延回路１０９による２ビッ
ト遅延され、復調器１０６の出力信号１２は遅延回路１
１０により１ビット遅延されることにより、Ｈ２バイト
の内部は図５の（Ｄ）のようになり、変調前の信号と同
じものを得ることができ、なおかつ誤りは分散されてい
るため変調波の１信号点誤りによるＩビットの誤りが最
大２ビットだけとなり、５ビットのＩビット中、３ビッ
トは正しく伝送されるため、多数決判定が正しく行なわ
れ、ポインタ値は正常に１増加される。
【００２７】また、図４の１６ＱＡＭの信号点配置にお
いて信号点Ｃが信号点Ｄに誤った場合、もしくは信号点
Ｄが信号点Ｃに誤った場合は、信号点Ａが信号点Ｂに誤
った場合と同様の動作により、Ｈ２バイトの内部は図５
の（Ｇ）のようになり、誤りは分散され、変調波の１信
号点誤りによるＤビットの誤りが最大２ビットだけとな
り、５ビットのＤビット中、３ビットは正しく伝送され
るため、多数決判定が正しく行なわれ、ポインタ値は正
常に１減少されることにより、信号分離も正常に行なわ
れる。
いて信号点Ｃが信号点Ｄに誤った場合、もしくは信号点
Ｄが信号点Ｃに誤った場合は、信号点Ａが信号点Ｂに誤
った場合と同様の動作により、Ｈ２バイトの内部は図５
の（Ｇ）のようになり、誤りは分散され、変調波の１信
号点誤りによるＤビットの誤りが最大２ビットだけとな
り、５ビットのＤビット中、３ビットは正しく伝送され
るため、多数決判定が正しく行なわれ、ポインタ値は正
常に１減少されることにより、信号分離も正常に行なわ
れる。
【００２８】次に、６４ＱＡＭについて説明する。図１
の（Ｂ）は６４ＱＡＭの一実施例のブロック図である。
図１（Ｂ）に示す無線デジタル伝送システムにおいて、
変調装置（送信装置）は５個の遅延回路２０１、２０
２、２０３，２０４、２０５と、差動符号器２０６と、
変調器２０７とを備え、復調装置（受信装置）は復調器
２０８と、差動復号器２０９と、５個の遅延回路２１
０、２１１、２１２、２１３、２１４とを備えている。
ＳＴＭ−Ｎ信号は６４ＱＡＭで変復調を行うために６列
の信号にパラレル変換されて入力される。ここで図１の
（Ｂ）の入力信号２１、２２、２３、２４、２５、２６
が差動符号器４０１、遅延回路２０１、２０２、２０
３、３０４、２０５を通ることにより生成される信号を
それぞれ第１パスのＰｃｈ、第１パスのＱｃｈ、第２パ
スのＰｃｈ、第２パスのＱｃｈ、第３パスのＰｃｈ、第
３パスのＱｃｈとする。６４ＱＡＭの信号点配置を図６
に示す。図７はＳＴＭ−Ｎ信号を６列にパラレル変換
し、差動符号器、遅延回路を通ったことにより配置され
た、変調装置の入力信号のＨ１，Ｈ２バイト（Ｉ、Ｄビ
ット）の配置を表している。図６においてそれぞれ、第
１パスのＰｃｈをＳ 11 、第１パスのＱｃｈをＳ 12 、第２
パスのＰｃｈをＳ 21 、第２パスのＱｃｈをＳ 22 、第３パ
スのＰｃｈをＳ 31 、第３パスのＱｃｈをＳ 32 とする。
の（Ｂ）は６４ＱＡＭの一実施例のブロック図である。
図１（Ｂ）に示す無線デジタル伝送システムにおいて、
変調装置（送信装置）は５個の遅延回路２０１、２０
２、２０３，２０４、２０５と、差動符号器２０６と、
変調器２０７とを備え、復調装置（受信装置）は復調器
２０８と、差動復号器２０９と、５個の遅延回路２１
０、２１１、２１２、２１３、２１４とを備えている。
ＳＴＭ−Ｎ信号は６４ＱＡＭで変復調を行うために６列
の信号にパラレル変換されて入力される。ここで図１の
（Ｂ）の入力信号２１、２２、２３、２４、２５、２６
が差動符号器４０１、遅延回路２０１、２０２、２０
３、３０４、２０５を通ることにより生成される信号を
それぞれ第１パスのＰｃｈ、第１パスのＱｃｈ、第２パ
スのＰｃｈ、第２パスのＱｃｈ、第３パスのＰｃｈ、第
３パスのＱｃｈとする。６４ＱＡＭの信号点配置を図６
に示す。図７はＳＴＭ−Ｎ信号を６列にパラレル変換
し、差動符号器、遅延回路を通ったことにより配置され
た、変調装置の入力信号のＨ１，Ｈ２バイト（Ｉ、Ｄビ
ット）の配置を表している。図６においてそれぞれ、第
１パスのＰｃｈをＳ 11 、第１パスのＱｃｈをＳ 12 、第２
パスのＰｃｈをＳ 21 、第２パスのＱｃｈをＳ 22 、第３パ
スのＰｃｈをＳ 31 、第３パスのＱｃｈをＳ 32 とする。
【００２９】変調装置の入力信号２１〜２６において各
信号列の位相関係をずらすために、入力信号２１につい
ては遅延を行なわず、入力信号２２は遅延回路２０１に
より１ビット遅延し、入力信号２３は遅延回路２０２に
より２ビット遅延し、入力信号２４は遅延回路２０３に
より３ビット遅延し、入力信号２５は遅延回路２０４に
より４ビット遅延し、入力信号２６は遅延回路２０５に
より５ビット遅延する。その後、入力信号２１、２２に
ついては差動変換を行なうために差動符号器２０６にて
各信号についてタイムスロットごとに加算をする。
信号列の位相関係をずらすために、入力信号２１につい
ては遅延を行なわず、入力信号２２は遅延回路２０１に
より１ビット遅延し、入力信号２３は遅延回路２０２に
より２ビット遅延し、入力信号２４は遅延回路２０３に
より３ビット遅延し、入力信号２５は遅延回路２０４に
より４ビット遅延し、入力信号２６は遅延回路２０５に
より５ビット遅延する。その後、入力信号２１、２２に
ついては差動変換を行なうために差動符号器２０６にて
各信号についてタイムスロットごとに加算をする。
【００３０】次に、入力信号２１の差動符号器２０６の
出力信号２７を第１パスのＰｃｈ（Ｓ11）、入力信号２
２の差動符号器２０６の出力信号２８を第１パスのＱｃ
ｈ（Ｓ12）、入力信号２３の遅延回路２０２の出力を第
２パスのＰｃｈ（Ｓ21）、入力信号２４の遅延回路２０
３の出力を第２パスのＱｃｈ（Ｓ22）、入力信号２５の
遅延回路２０４の出力を第３パスのＰｃｈ（Ｓ31）、入
力信号２６の遅延回路２０５の出力を第３パスのＱｃｈ
（Ｓ32）として変調器２０７に入力する。変調器２０７
にて直交振幅変調した信号は変調信号２９として復調段
へ送信される。
出力信号２７を第１パスのＰｃｈ（Ｓ11）、入力信号２
２の差動符号器２０６の出力信号２８を第１パスのＱｃ
ｈ（Ｓ12）、入力信号２３の遅延回路２０２の出力を第
２パスのＰｃｈ（Ｓ21）、入力信号２４の遅延回路２０
３の出力を第２パスのＱｃｈ（Ｓ22）、入力信号２５の
遅延回路２０４の出力を第３パスのＰｃｈ（Ｓ31）、入
力信号２６の遅延回路２０５の出力を第３パスのＱｃｈ
（Ｓ32）として変調器２０７に入力する。変調器２０７
にて直交振幅変調した信号は変調信号２９として復調段
へ送信される。
【００３１】復調装置において、復調器２０８は変調信
号２９を受信信号として受信し、それを復調する。例え
ば、この時に図６の６４ＱＡＭの信号点配置において、
ある１信号点である信号点Ａが信号点Ｂに誤った場合、
もしくは信号点Ｂが信号点Ａに誤った場合、Ｈ２バイト
（Ｉ、Ｄビット）は変調器２０７の前段にて設けた遅延
回路２０１、２０２、２０３、２０４、２０５により、
図５の（Ｃ）のような配置となり、Ｈ２バイトの誤りビ
ットはＳ11のＩビットが２ビットとなる。ここで、Ｓ11
のＩビットの２ビット目の誤りは差動変換によりＳ11の
Ｉビットの１ビット目の誤りが伝播したためである。復
調器２０８の出力信号３０、３１は差動復号器２０９に
より復号される。復号された信号３２は遅延回路２１０
により５ビット遅延され、復号された信号３３は遅延回
路２１１により４ビット遅延され、復調器２０８の出力
信号３４は遅延回路２１２により３ビット遅延され、復
調器２０８の出力信号３５は遅延回路２１３により２ビ
ット遅延され、復調器２０８の出力信号３６は遅延回路
２１４により１ビット遅延されることにより、Ｈ１、Ｈ
２バイトの内部は図７の（Ｃ）のようになり、変調前の
信号と同じものを得ることができ、なおかつ誤りは分散
されているため変調波の１信号点誤りによるＩビットの
誤りが最大２ビットだけとなり、５ビットのＩビット
中、３ビットは正しく伝送されるため、多数決判定が正
しく行なわれ、ポインタ値は正常に１増加される。
号２９を受信信号として受信し、それを復調する。例え
ば、この時に図６の６４ＱＡＭの信号点配置において、
ある１信号点である信号点Ａが信号点Ｂに誤った場合、
もしくは信号点Ｂが信号点Ａに誤った場合、Ｈ２バイト
（Ｉ、Ｄビット）は変調器２０７の前段にて設けた遅延
回路２０１、２０２、２０３、２０４、２０５により、
図５の（Ｃ）のような配置となり、Ｈ２バイトの誤りビ
ットはＳ11のＩビットが２ビットとなる。ここで、Ｓ11
のＩビットの２ビット目の誤りは差動変換によりＳ11の
Ｉビットの１ビット目の誤りが伝播したためである。復
調器２０８の出力信号３０、３１は差動復号器２０９に
より復号される。復号された信号３２は遅延回路２１０
により５ビット遅延され、復号された信号３３は遅延回
路２１１により４ビット遅延され、復調器２０８の出力
信号３４は遅延回路２１２により３ビット遅延され、復
調器２０８の出力信号３５は遅延回路２１３により２ビ
ット遅延され、復調器２０８の出力信号３６は遅延回路
２１４により１ビット遅延されることにより、Ｈ１、Ｈ
２バイトの内部は図７の（Ｃ）のようになり、変調前の
信号と同じものを得ることができ、なおかつ誤りは分散
されているため変調波の１信号点誤りによるＩビットの
誤りが最大２ビットだけとなり、５ビットのＩビット
中、３ビットは正しく伝送されるため、多数決判定が正
しく行なわれ、ポインタ値は正常に１増加される。
【００３２】また、図６の６４ＱＡＭの信号点配置にお
いて信号点Ｃが信号点Ｄに誤った場合、もしくは信号点
Ｄが信号点Ｃに誤った場合は、信号点Ａが信号点Ｂに誤
った場合と同様の動作により、Ｈ１、Ｈ２バイトの内部
は図７の（Ｅ）のようになり誤りは分散され、変調波の
１信号点誤りによるＤビットの誤りが最大２ビットだけ
となり、５ビットのＤビット中、３ビットは正しく伝送
されるため多数決判定が正しく行なわれ、ポインタ値は
正常に１減少されることにより、信号分離も正常に行な
われる。
いて信号点Ｃが信号点Ｄに誤った場合、もしくは信号点
Ｄが信号点Ｃに誤った場合は、信号点Ａが信号点Ｂに誤
った場合と同様の動作により、Ｈ１、Ｈ２バイトの内部
は図７の（Ｅ）のようになり誤りは分散され、変調波の
１信号点誤りによるＤビットの誤りが最大２ビットだけ
となり、５ビットのＤビット中、３ビットは正しく伝送
されるため多数決判定が正しく行なわれ、ポインタ値は
正常に１減少されることにより、信号分離も正常に行な
われる。
【００３３】尚、本発明は上述した実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲内で種々
の変更が可能であるのは勿論である。例えば、１６ＱＡ
Ｍや６４ＱＡＭに限らず、他の変調方式（２M ＱＡＭ
（Ｍ≧４））においても同様の効果を得ることができ
る。
ものではなく、本発明の要旨を逸脱しない範囲内で種々
の変更が可能であるのは勿論である。例えば、１６ＱＡ
Ｍや６４ＱＡＭに限らず、他の変調方式（２M ＱＡＭ
（Ｍ≧４））においても同様の効果を得ることができ
る。
【００３４】
【発明の効果】以上説明したように本発明は、変調器入
力に設けた遅延回路により変調器に入力する各データ列
の位相をずらし、復調器出力の遅延回路により各データ
列の位相をもとに戻すことにより、信号点誤りによるビ
ット誤りを分散させ、スタッフィングコントロールビッ
トの多数決判定を正しく行ない、誤ってポインタ値を増
減してしまうことによる信号分離の誤りを防ぐことがで
きるという効果を奏する。
力に設けた遅延回路により変調器に入力する各データ列
の位相をずらし、復調器出力の遅延回路により各データ
列の位相をもとに戻すことにより、信号点誤りによるビ
ット誤りを分散させ、スタッフィングコントロールビッ
トの多数決判定を正しく行ない、誤ってポインタ値を増
減してしまうことによる信号分離の誤りを防ぐことがで
きるという効果を奏する。
【図１】本発明の一実施例による無線デジタル伝送シス
テムのブロック図であり、（Ａ）は１６ＱＡＭの実施例
を示し、（Ｂ）は６４ＱＡＭの実施例を示す。
テムのブロック図であり、（Ａ）は１６ＱＡＭの実施例
を示し、（Ｂ）は６４ＱＡＭの実施例を示す。
【図２】従来の無線デジタル伝送システムのブロック図
であり、（Ａ）は１６ＱＡＭの実施例を示し、（Ｂ）は
６４ＱＡＭの実施例を示す。
であり、（Ａ）は１６ＱＡＭの実施例を示し、（Ｂ）は
６４ＱＡＭの実施例を示す。
【図３】ＳＤＨシステムのフレームフォーマットを示す
図である。
図である。
【図４】１６ＱＡＭの信号点配置を示す図である。
【図５】１６ＱＡＭの場合の変調装置のＨ２バイトを示
す図である。
す図である。
【図６】６４ＱＡＭの信号点配置を示す図である。
【図７】６４ＱＡＭの場合の変調装置のＨ１、Ｈ２バイ
トを示す図である。
トを示す図である。
１０１ １ビット遅延回路 １０２ ２ビット遅延回路 １０３ ３ビット遅延回路 １０４ 差動符号器 １０５ 変調器 １０６ 復調器 １０７ 差動復号器 １０８ ３ビット遅延回路 １０９ ２ビット遅延回路 １１０ １ビット遅延回路 ２０１ １ビット遅延回路 ２０２ ２ビット遅延回路 ２０３ ３ビット遅延回路 ２０４ ４ビット遅延回路 ２０５ ５ビット遅延回路 ２０６ 差動符号器 ２０７ 変調器 ２０８ 復調器 ２０９ 差動復号器 ２１０ ５ビット遅延回路 ２１１ ４ビット遅延回路 ２１２ ３ビット遅延回路 ２１３ ２ビット遅延回路 ２１４ １ビット遅延回路
Claims (3)
- 【請求項１】 ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉ
ｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）のＳＴＭ−Ｎ（Ｓｙ
ｎｃｈｒｏｎｏｕｓ ＴｒａｎｓｐｏｒｔＭｏｄｕｌｅ
−Ｎ）信号を直交振幅変復調（２M ＱＡＭ）（Ｍ≧４）
を用いて伝送する無線デジタル伝送システムにおいて、 送信側に、第１列から第Ｍ列までの変調入力信号中の第
Ｌ（Ｌ≦Ｍ）列を（Ｌ−１）ビット遅延する第２列〜第
Ｍ列の（Ｍ−１）個の遅延回路と、前記第１列の変調入
力信号と前記第２列の遅延回路の出力とを差動変換し、
第１列および第２列の差動変換した信号を出力する差動
符号器と、前記第１列および第２列の差動変換した信号
と前記第３列〜第Ｍ列の遅延回路の出力とを入力とし直
交振幅変調する変調器とを備え、 受信側に、直交振幅変調した信号を受信信号として受
け、該受信信号を直交振幅変調して第１列〜第Ｍ列の復
調した信号を出力する復調器と、前記第１列および第２
列の復調した信号を第１列および第２列の復号した信号
に復号する差動復号器と、前記第１列および第２列の復
号した信号と前記第３列〜第（Ｍ−１）列の復調した信
号の第Ｌ列を（Ｍ−Ｌ）ビット遅延する第１列〜第（Ｍ
−１）列の（Ｍ−１）個の遅延回路とを備えることを特
徴とする無線デジタル伝送システム。 - 【請求項２】 ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉ
ｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）のＳＴＭ−Ｎ（Ｓｙ
ｎｃｈｒｏｎｏｕｓ ＴｒａｎｓｐｏｒｔＭｏｄｕｌｅ
−Ｎ）信号を直交振幅変復調（２M ＱＡＭ）（Ｍ≧４）
を用いて伝送する無線デジタル伝送システムの送信装置
において、 第１列から第Ｍ列までの変調入力信号中の第Ｌ（Ｌ≦
Ｍ）列を（Ｌ−１）ビット遅延する第２列〜第Ｍ列の
（Ｍ−１）個の遅延回路と、 前記第１列の変調入力信号と前記第２列の遅延回路の出
力とを差動変換し、第１列および第２列の差動変換した
信号を出力する差動符号器と、 前記第１列および第２列の差動変換した信号と前記第３
列〜第Ｍ列の遅延回路の出力とを入力とし直交振幅変調
する変調器とを備えることを特徴とする無線デジタル伝
送システムの送信装置。 - 【請求項３】 請求項２記載の送信装置から伝送されて
くる直交振幅変調した信号を受信信号として受ける無線
デジタル伝送システムの受信装置において、 前記受信信号を直交振幅変調して第１列〜第Ｍ列の復調
した信号を出力する復調器と、 前記第１列および第２列の復調した信号を第１列および
第２列の復号した信号に復号する差動復号器と、 前記第１列および第２列の復号した信号と前記第３列〜
第（Ｍ−１）列の復調した信号の第Ｌ列を（Ｍ−Ｌ）ビ
ット遅延する第１列〜第（Ｍ−１）列の（Ｍ−１）個の
遅延回路とを備えることを特徴とする無線デジタル伝送
システムの受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147488A JP2581395B2 (ja) | 1993-06-18 | 1993-06-18 | 無線デジタル伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147488A JP2581395B2 (ja) | 1993-06-18 | 1993-06-18 | 無線デジタル伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0715483A JPH0715483A (ja) | 1995-01-17 |
| JP2581395B2 true JP2581395B2 (ja) | 1997-02-12 |
Family
ID=15431531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5147488A Expired - Lifetime JP2581395B2 (ja) | 1993-06-18 | 1993-06-18 | 無線デジタル伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2581395B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000201132A (ja) * | 1998-11-06 | 2000-07-18 | Matsushita Electric Ind Co Ltd | 送受信装置 |
| JP4380760B2 (ja) | 2007-11-28 | 2009-12-09 | トヨタ自動車株式会社 | シート保持部構造 |
-
1993
- 1993-06-18 JP JP5147488A patent/JP2581395B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0715483A (ja) | 1995-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4355397A (en) | Full duplex communication system for voice grade channels | |
| JPH0799511A (ja) | 符号化変調方式 | |
| KR20000070263A (ko) | 인코더 및 디코더 | |
| US4494239A (en) | Frame synchronization and phase ambiguity resolution in QAM transmission systems | |
| US6667994B1 (en) | Multiplexing digital communication system | |
| US4558455A (en) | Data transmission system | |
| US4087677A (en) | Digital PSK modem | |
| JP2581395B2 (ja) | 無線デジタル伝送システム | |
| USRE41774E1 (en) | Data transmission process with auto-synchronized correcting code, auto-synchronized coder and decoder, corresponding transmitter and receiver | |
| US5901135A (en) | Signal constellation time division multiplexing arrangement | |
| KR940023243A (ko) | 전송장치 | |
| US7933354B2 (en) | Encoding and decoding architecture and method for pipelining encoded data or pipelining with a look-ahead strategy | |
| GB2355630A (en) | Frame based transmission system where only part of the overhead is error correction coded | |
| EP0448045B1 (en) | System for suppressing spread of error generated in differential coding | |
| EP1278321A1 (en) | Different type payload transport interface for line applications at high frequency | |
| JP2001024516A (ja) | 低ｓ／ｎ比環境で可変長コード化データの送信を可能にするための方法および装置 | |
| JPS63172535A (ja) | 冗長ビツト可変デイジタル通信装置 | |
| JPS63172536A (ja) | 符号化率可変デイジタル通信装置 | |
| JP2890936B2 (ja) | ワード同期方式 | |
| EP0360241A2 (en) | Error correction system in a multicarrier radio transmission system | |
| JPH04249946A (ja) | デジタル復号回路 | |
| JP3313394B2 (ja) | デジタル多重無線方式におけるビットインタリーブ機能付変復調器 | |
| JP2800855B2 (ja) | ディジタル無線通信方式 | |
| JPH04196638A (ja) | 衛星通信方式 | |
| Rapp | Recent developments in phase synchronization techniques for optical space communication PSK homodyne receivers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961001 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term |