JPH01248665A - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JPH01248665A JPH01248665A JP7767788A JP7767788A JPH01248665A JP H01248665 A JPH01248665 A JP H01248665A JP 7767788 A JP7767788 A JP 7767788A JP 7767788 A JP7767788 A JP 7767788A JP H01248665 A JPH01248665 A JP H01248665A
- Authority
- JP
- Japan
- Prior art keywords
- transferred
- transfer
- charge
- diffusion layer
- floating diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010354 integration Effects 0.000 claims description 10
- 238000009825 accumulation Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 description 46
- 238000010586 diagram Methods 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、複数のCCDレジスタを有する電荷転送装置
に関する。
に関する。
(従来の技術)
CCDレジスタを有する電荷転送装置は、遅延線やイメ
ージセンサに広く用いられている。
ージセンサに広く用いられている。
CCDレジスタを複数個有する場合に、その複数個のC
CDレジスタから転送されてきた信号電荷を1つの出力
部で統合して読み出す構造が必要となる場合がある。従
来の電荷転送装置について、その構造を示す第5図を参
照し説明する。フォトダイオード1は光を照射されて信
号電流を発生し、CCDレジスタ2.3はそれぞれのフ
ォトダイオード1で発生した信号電荷を蓄積し、出力ゲ
ート12へ向かって転送していく。出力ゲート12はC
CDレジスタ2,3から転送されたそれぞれの信号電荷
を順次浮遊拡散層11に出力する。浮遊拡散層11は蓄
積部に相当し、出力ゲート12から信号電荷を順次受は
取り、蓄積する。この蓄積された信号電荷は、ソースフ
ォロワ回路7によって順次読み出される。リセットゲー
ト6は、信号電荷を順次受は取る前に浮遊拡散層11に
蓄積されている余分な電荷を排出し、浮遊拡散層11を
一定電圧に設定する。
CDレジスタから転送されてきた信号電荷を1つの出力
部で統合して読み出す構造が必要となる場合がある。従
来の電荷転送装置について、その構造を示す第5図を参
照し説明する。フォトダイオード1は光を照射されて信
号電流を発生し、CCDレジスタ2.3はそれぞれのフ
ォトダイオード1で発生した信号電荷を蓄積し、出力ゲ
ート12へ向かって転送していく。出力ゲート12はC
CDレジスタ2,3から転送されたそれぞれの信号電荷
を順次浮遊拡散層11に出力する。浮遊拡散層11は蓄
積部に相当し、出力ゲート12から信号電荷を順次受は
取り、蓄積する。この蓄積された信号電荷は、ソースフ
ォロワ回路7によって順次読み出される。リセットゲー
ト6は、信号電荷を順次受は取る前に浮遊拡散層11に
蓄積されている余分な電荷を排出し、浮遊拡散層11を
一定電圧に設定する。
この装置の出力部1について、その部分拡大図を第6図
に示し説明する。CCDレジスタ2,3はそれぞれ転送
段2 a、 2 b、2 C,2d、・・・及び転送
段3a、3b、3c、3d、・・・を有している。転送
段2b、2d、・・・、及び転送段3a。
に示し説明する。CCDレジスタ2,3はそれぞれ転送
段2 a、 2 b、2 C,2d、・・・及び転送
段3a、3b、3c、3d、・・・を有している。転送
段2b、2d、・・・、及び転送段3a。
3c、・・・にはクロックパルスφ1が印加され、転送
段2 a、 2 C,・・・、及び転送段3b、 3d
、・・・にはクロックパルスφ1と逆相のクロックパル
スφ2が印加される。それぞれの転送段は印加されたク
ロックパルスに基づき、隣接した一方の転送段から転送
された信号電荷を蓄積し隣接した他方の転送段に転送す
る。例えば、転送段2cは転送段2dから信号電荷を転
送されて蓄積した後、転送段2bへ転送し、転送段2b
は転送段2Cから転送された信号電荷を転送段2aへ転
送する。それぞれの転送段は、信号電荷の逆流を防止す
る電位障壁を有する。それぞれの転送段より転送されて
きた信号電荷は、最終段に相当する転送段2a及び3a
より交互に出力ゲート12へ転送され、さらに浮遊拡散
層11に出力される。これにより、CCDレジスタ2及
び3より転送されてきた信号電荷は交互に浮遊拡散層1
1に流入されることとなる。浮遊拡散層11は、それぞ
れの信号電荷が流入される前にリセットゲート6よりリ
セットパルスRSを与えられて、浮遊拡散層11に蓄積
している余分なf[aを排出し、一定電圧に設定される
。浮遊拡散層11に流入されて蓄積された信号電荷は、
ソースフォロワ回路7により順次読み取られていく。ソ
ースフォロワ回路7はFET7a。
段2 a、 2 C,・・・、及び転送段3b、 3d
、・・・にはクロックパルスφ1と逆相のクロックパル
スφ2が印加される。それぞれの転送段は印加されたク
ロックパルスに基づき、隣接した一方の転送段から転送
された信号電荷を蓄積し隣接した他方の転送段に転送す
る。例えば、転送段2cは転送段2dから信号電荷を転
送されて蓄積した後、転送段2bへ転送し、転送段2b
は転送段2Cから転送された信号電荷を転送段2aへ転
送する。それぞれの転送段は、信号電荷の逆流を防止す
る電位障壁を有する。それぞれの転送段より転送されて
きた信号電荷は、最終段に相当する転送段2a及び3a
より交互に出力ゲート12へ転送され、さらに浮遊拡散
層11に出力される。これにより、CCDレジスタ2及
び3より転送されてきた信号電荷は交互に浮遊拡散層1
1に流入されることとなる。浮遊拡散層11は、それぞ
れの信号電荷が流入される前にリセットゲート6よりリ
セットパルスRSを与えられて、浮遊拡散層11に蓄積
している余分なf[aを排出し、一定電圧に設定される
。浮遊拡散層11に流入されて蓄積された信号電荷は、
ソースフォロワ回路7により順次読み取られていく。ソ
ースフォロワ回路7はFET7a。
FET7bを有し、インピーダンス変換を行なう。
浮遊拡散層11より出力される出力信号と、クロックパ
ルスφ 、クロックパルスφ2、リセットパルスR8と
のそれぞれのパルスタイミングについて、第7図のタイ
ムチャートを参照し説明する。信号電荷が転送される前
に、浮遊拡散層11かりセットゲート6よりリセットパ
ルスR8を印加されて、電位が設定電位Eoとなる。リ
セットパルスR8がハイレベルからローレベルになると
、浮遊拡散層11はリセットゲート6と結合しているた
め誘導ノイズが発生して電位E。′となる。
ルスφ 、クロックパルスφ2、リセットパルスR8と
のそれぞれのパルスタイミングについて、第7図のタイ
ムチャートを参照し説明する。信号電荷が転送される前
に、浮遊拡散層11かりセットゲート6よりリセットパ
ルスR8を印加されて、電位が設定電位Eoとなる。リ
セットパルスR8がハイレベルからローレベルになると
、浮遊拡散層11はリセットゲート6と結合しているた
め誘導ノイズが発生して電位E。′となる。
この後、CCDレジスタ2.3の最終転送段である転送
段2a、3aのうち、印加されるクロックパルスがロー
レベルであるどちらか一方の転送段から信号電荷が転送
されて、出力ゲート12を通過して浮遊拡散層11に蓄
積される。例えば第7図において、クロックパルスφ1
が印加されている転送段3aから、クロックパルスφl
がローレベルとなると信号電荷が転送されて浮遊拡散層
の電位がEllとなる。この後リセットパルスR3が与
えられて浮遊拡散層11の電位がE。となり、さらにリ
セットパルスR3のノイズの影響でE ′となる。次に
クロックパルスφ2が印加されている転送段2aから、
クロックパルスφ2がローレベルになると信号電荷が転
送され、浮遊拡散層11の電位がE1□となる。以下同
様に、転送段3aから信号電荷が転送されて浮遊拡散層
11の電位がE13となり、次に転送段2aから信号電
荷が転送されて浮遊拡散層11の電位がE14となる。
段2a、3aのうち、印加されるクロックパルスがロー
レベルであるどちらか一方の転送段から信号電荷が転送
されて、出力ゲート12を通過して浮遊拡散層11に蓄
積される。例えば第7図において、クロックパルスφ1
が印加されている転送段3aから、クロックパルスφl
がローレベルとなると信号電荷が転送されて浮遊拡散層
の電位がEllとなる。この後リセットパルスR3が与
えられて浮遊拡散層11の電位がE。となり、さらにリ
セットパルスR3のノイズの影響でE ′となる。次に
クロックパルスφ2が印加されている転送段2aから、
クロックパルスφ2がローレベルになると信号電荷が転
送され、浮遊拡散層11の電位がE1□となる。以下同
様に、転送段3aから信号電荷が転送されて浮遊拡散層
11の電位がE13となり、次に転送段2aから信号電
荷が転送されて浮遊拡散層11の電位がE14となる。
(発明が解決しようとする問題点)
このような電荷転送装置に対し、イメージセンサとして
用いる場合に感度の向上や、信号電荷量を減少化させる
必要性が高まっている。このためには、浮遊拡散層11
の電荷蓄積容量を減らして電荷電圧変換ゲインを高める
必要がある。
用いる場合に感度の向上や、信号電荷量を減少化させる
必要性が高まっている。このためには、浮遊拡散層11
の電荷蓄積容量を減らして電荷電圧変換ゲインを高める
必要がある。
しかし浮遊拡散層11の出力ゲート12に接続されてい
る部分は、転送段2aと38とに分離して接続されてい
る出力ゲート12の面積に対応させる必要がある。この
ため、その面積を小さくすることができず、その結果浮
遊拡散層11の蓄積容量を減少させるのに限界があると
いう問題点があった。
る部分は、転送段2aと38とに分離して接続されてい
る出力ゲート12の面積に対応させる必要がある。この
ため、その面積を小さくすることができず、その結果浮
遊拡散層11の蓄積容量を減少させるのに限界があると
いう問題点があった。
本発明は上記事情に鑑み、浮遊拡散層11の電荷蓄積容
量を減少させて電荷電圧変換ゲインを向上させることが
できる電荷転送装置を提供することを目的とする。
量を減少させて電荷電圧変換ゲインを向上させることが
できる電荷転送装置を提供することを目的とする。
(問題点を解決するための手段)
上記目的は、信号電荷を転送するCCDレジスタを複数
個有するCCDレジスタ部と、前記CCDレジスタ部に
おいて転送された信号電荷を蓄積し出力する蓄積部とを
有し、前記CCDレジスタ部と前記蓄積部との間に、前
記CCDレジスタ部の複数個の前記CCDレジスタの前
記蓄積部側の転送路を統合し前記信号電荷を転送する統
合部と、前記統合部が転送した前記信号電荷を前記蓄積
部へ出力する出力ゲートとを設けたことを特徴とする電
荷転送装置によって達成される。
個有するCCDレジスタ部と、前記CCDレジスタ部に
おいて転送された信号電荷を蓄積し出力する蓄積部とを
有し、前記CCDレジスタ部と前記蓄積部との間に、前
記CCDレジスタ部の複数個の前記CCDレジスタの前
記蓄積部側の転送路を統合し前記信号電荷を転送する統
合部と、前記統合部が転送した前記信号電荷を前記蓄積
部へ出力する出力ゲートとを設けたことを特徴とする電
荷転送装置によって達成される。
(作 用)
複数個のCCDレジスタから転送されてきた信号電荷は
、統合部で統合された転送路を通って出力ゲートへ転送
される。この出力ゲートへ転送された前記信号電荷がさ
らに蓄積部へ転送されて蓄積された後出力される。前記
出力ゲートの面積は、複数個の前記CCDレジスタの信
号電荷の転送路が前記統合部で一旦統合されているため
、前記統合部がない場合よりも小さくすることができる
。
、統合部で統合された転送路を通って出力ゲートへ転送
される。この出力ゲートへ転送された前記信号電荷がさ
らに蓄積部へ転送されて蓄積された後出力される。前記
出力ゲートの面積は、複数個の前記CCDレジスタの信
号電荷の転送路が前記統合部で一旦統合されているため
、前記統合部がない場合よりも小さくすることができる
。
これにより、前記蓄積部の出力ゲートに対向する部分の
面積は前記統合部がない場合よりも小さ(できるため、
前記蓄積部の電荷蓄積容量が小さくできる。
面積は前記統合部がない場合よりも小さ(できるため、
前記蓄積部の電荷蓄積容量が小さくできる。
(実施例)
以下、本発明を図示する実施例に基づいて詳述する。
まず、本発明の一実施例による電荷転送装置について、
その構造を示す第1図を参照し説明する。
その構造を示す第1図を参照し説明する。
第5図に示す従来の電荷転送装置と同一の構成要素には
同一番号を付して説明を省略する。従来の場合と異なる
のは、出力ゲート5とCCDレジスタ2.3との間に統
合部に相当する転送ゲート4が設けられている点である
。これによって出力ゲート5と従来の出力ゲート12の
それぞれの面積及び浮遊拡散層8と従来の浮遊拡散層1
1のそれぞれの電荷蓄積容量が異なっている。第1図に
示された電荷転送装置における出力部Hについて、その
部分拡大図である第2図を参照し説明する。
同一番号を付して説明を省略する。従来の場合と異なる
のは、出力ゲート5とCCDレジスタ2.3との間に統
合部に相当する転送ゲート4が設けられている点である
。これによって出力ゲート5と従来の出力ゲート12の
それぞれの面積及び浮遊拡散層8と従来の浮遊拡散層1
1のそれぞれの電荷蓄積容量が異なっている。第1図に
示された電荷転送装置における出力部Hについて、その
部分拡大図である第2図を参照し説明する。
この出力部■と、第6図に示す従来の電荷転送装置と同
一の要素には同一番号を付し説明を省略する。従来の場
合と異なり、CCDレジスタ2.3の転送段2a+
3aと浮遊拡散層8との間に転送ゲート4が設けられ、
さらにこの転送ゲート4にクロックパルスφTが印加さ
れている。
一の要素には同一番号を付し説明を省略する。従来の場
合と異なり、CCDレジスタ2.3の転送段2a+
3aと浮遊拡散層8との間に転送ゲート4が設けられ、
さらにこの転送ゲート4にクロックパルスφTが印加さ
れている。
従来の場合と同様に、印加されているクロックパルスに
基づいてそれぞれの転送段2b、2c。
基づいてそれぞれの転送段2b、2c。
2d、・・・及び転送段3b、3c、3d、・・・より
信号電荷が転送されてきて、最終段に相当するそれぞれ
の転送段2a及び3aに転送される。この後クロックパ
ルスφTに基づいて、転送段2aと転送段3aにそれぞ
れ蓄積されている信号電荷の一方を交互に転送ゲート4
が出力ゲート5に転送する。出力ゲート5は転送ゲート
4から転送された信号電荷を浮遊拡散層8に出力する。
信号電荷が転送されてきて、最終段に相当するそれぞれ
の転送段2a及び3aに転送される。この後クロックパ
ルスφTに基づいて、転送段2aと転送段3aにそれぞ
れ蓄積されている信号電荷の一方を交互に転送ゲート4
が出力ゲート5に転送する。出力ゲート5は転送ゲート
4から転送された信号電荷を浮遊拡散層8に出力する。
これにより、CCDレジスタ2及び3より転送されてき
た信号電荷は交互に浮遊拡散層8に流入されることとな
る。この後浮遊拡散層8において蓄量された信号電荷が
、順次ソースフォロワ回路7によって読み取られていく
。
た信号電荷は交互に浮遊拡散層8に流入されることとな
る。この後浮遊拡散層8において蓄量された信号電荷が
、順次ソースフォロワ回路7によって読み取られていく
。
次に、浮遊拡散層8より出力される出力信号と、クロッ
クパルスφ 、クロックパルスφ2、転送パルス−T1
リセットパルスRSとのそれぞれのパルスタイミングに
ついて、そのタイムチャートである第3図を参照し説明
する。従来の場合のタイムチャートである第7図と比較
し、転送パルスφTが新たに加わっている。信号電荷が
転送される前に、浮遊拡散層8がリセットゲート6より
リセットパルスRSを印加されて、電位が設定電位Eo
となる。リセットパルスRSがハイレベルからローレベ
ルになると、浮遊拡散層8はリセットゲート6と結合し
ているため誘導ノイズが発生して電位E。′となる。こ
の後、CCDレジスタ2゜3のそれぞれの最終転送段の
転送段2a、3aのうち、印加されているクロックパル
スがローレベルのどちらか一方の転送段から転送ゲート
4へ、転送パルスφTがハイレベルの期間中に信号電荷
が転送される。次に、転送パルスφ丁がローレベルとな
ると、その信号電荷が出力ゲート5を通過して浮遊拡散
層8に蓄積される。例えば第3図において、クロックパ
ルスφ1が印加されている転送段3aから、クロックパ
ルスφ1がローレベルのときに、ハイレベルの転送パル
スφ丁が印加されている転送ゲート4に信号電荷が転送
される。
クパルスφ 、クロックパルスφ2、転送パルス−T1
リセットパルスRSとのそれぞれのパルスタイミングに
ついて、そのタイムチャートである第3図を参照し説明
する。従来の場合のタイムチャートである第7図と比較
し、転送パルスφTが新たに加わっている。信号電荷が
転送される前に、浮遊拡散層8がリセットゲート6より
リセットパルスRSを印加されて、電位が設定電位Eo
となる。リセットパルスRSがハイレベルからローレベ
ルになると、浮遊拡散層8はリセットゲート6と結合し
ているため誘導ノイズが発生して電位E。′となる。こ
の後、CCDレジスタ2゜3のそれぞれの最終転送段の
転送段2a、3aのうち、印加されているクロックパル
スがローレベルのどちらか一方の転送段から転送ゲート
4へ、転送パルスφTがハイレベルの期間中に信号電荷
が転送される。次に、転送パルスφ丁がローレベルとな
ると、その信号電荷が出力ゲート5を通過して浮遊拡散
層8に蓄積される。例えば第3図において、クロックパ
ルスφ1が印加されている転送段3aから、クロックパ
ルスφ1がローレベルのときに、ハイレベルの転送パル
スφ丁が印加されている転送ゲート4に信号電荷が転送
される。
転送パルスφTがローレベルとなると、転送ゲート4か
ら出力ゲート5を通して浮遊拡散層8へ信号電荷が転送
されて、浮遊拡散層8の電位がElとなる。この後リセ
ットパルスR8が与えられて浮遊拡散層8の電位がEo
となり、リセットパルスR8のノイズの影響でE。′と
なる。次にクロックパルスφ2が印加されている転送段
2aから、クロックパルスφ2がローレベルのときに、
ハイレベルの転送パルスφTが印加されている転送ゲー
ト4に信号電荷が転送される。転送パルスφTがローレ
ベルとなると、転送ゲート4から出力ゲート5を通して
浮遊拡散層8へ信号′FIs荷が転送されて、浮遊拡散
層8の電位がE2となる。以下同様に、転送段3aから
信号電荷が転送されて浮遊拡散層8の電位がE3となり
、次に転送段2aがら信号電荷が転送されて浮遊拡散層
8の電位が−E4となる。このようにして、従来の場合
と同様に信号電荷が順次浮遊拡散層8へ転送されて蓄積
され、ソースフォロワ回路7へ出力される。
ら出力ゲート5を通して浮遊拡散層8へ信号電荷が転送
されて、浮遊拡散層8の電位がElとなる。この後リセ
ットパルスR8が与えられて浮遊拡散層8の電位がEo
となり、リセットパルスR8のノイズの影響でE。′と
なる。次にクロックパルスφ2が印加されている転送段
2aから、クロックパルスφ2がローレベルのときに、
ハイレベルの転送パルスφTが印加されている転送ゲー
ト4に信号電荷が転送される。転送パルスφTがローレ
ベルとなると、転送ゲート4から出力ゲート5を通して
浮遊拡散層8へ信号′FIs荷が転送されて、浮遊拡散
層8の電位がE2となる。以下同様に、転送段3aから
信号電荷が転送されて浮遊拡散層8の電位がE3となり
、次に転送段2aがら信号電荷が転送されて浮遊拡散層
8の電位が−E4となる。このようにして、従来の場合
と同様に信号電荷が順次浮遊拡散層8へ転送されて蓄積
され、ソースフォロワ回路7へ出力される。
ここで、出力ゲート5の面積は従来の出力ゲート12と
比較して小さい。これは、2個のCCDレジスタ2,3
の信号電荷の転送路が、統合部に相当する転送ゲート4
で一旦統合されているためである。これにより、浮遊拡
散1ft8の出力ゲート5に対向する部分の面積は、従
来の浮遊拡散層11の面積よりも小さいため、電荷蓄積
容量は小さくなっている。このため、浮遊拡散層8がら
ソースフォロワ回路7へ信号電荷が出力される際におけ
る電荷電圧変換ゲインが増加し、感度が向上する。さら
に、取扱う信号電荷量自体を小さくすることができるた
め、CCDレジスタを小型化することが可能である。
比較して小さい。これは、2個のCCDレジスタ2,3
の信号電荷の転送路が、統合部に相当する転送ゲート4
で一旦統合されているためである。これにより、浮遊拡
散1ft8の出力ゲート5に対向する部分の面積は、従
来の浮遊拡散層11の面積よりも小さいため、電荷蓄積
容量は小さくなっている。このため、浮遊拡散層8がら
ソースフォロワ回路7へ信号電荷が出力される際におけ
る電荷電圧変換ゲインが増加し、感度が向上する。さら
に、取扱う信号電荷量自体を小さくすることができるた
め、CCDレジスタを小型化することが可能である。
本実施例ではCCDレジスタを2個有しているが、CC
Dレジスタ3個以上であっても同様の効果が得られる。
Dレジスタ3個以上であっても同様の効果が得られる。
また、CCDレジスタのそれぞれの転送段に印加するク
ロックパルスが3相以上であってもよい。蓄積部として
浮遊拡散層を用いているが、フローティングゲート構造
によるもの等、電荷を蓄積する機能を有するものであれ
ば、他の構造によるものを用いることができる。
ロックパルスが3相以上であってもよい。蓄積部として
浮遊拡散層を用いているが、フローティングゲート構造
によるもの等、電荷を蓄積する機能を有するものであれ
ば、他の構造によるものを用いることができる。
また、本実施例では第2図に示されるように統合部に相
当する転送ゲート4と出力ゲート5とが隣接しているが
、隣接しない構成であってもよい。
当する転送ゲート4と出力ゲート5とが隣接しているが
、隣接しない構成であってもよい。
その場合の一例を、他の実施例として出力部を拡大した
第4図を参照し説明する。第2図に示した実施例と同一
の要素には同一番号を付して説明を省略する。転送ゲー
ト4と出力ゲート5との間に複数の転送電極から成る転
送段9が設けられている。このように、統合部と出力ゲ
ートとが隣接しておらず、転送段を介して信号電荷が転
送される構成であってもよい。
第4図を参照し説明する。第2図に示した実施例と同一
の要素には同一番号を付して説明を省略する。転送ゲー
ト4と出力ゲート5との間に複数の転送電極から成る転
送段9が設けられている。このように、統合部と出力ゲ
ートとが隣接しておらず、転送段を介して信号電荷が転
送される構成であってもよい。
以上説明したように本発明の電荷転送装置は、複数個の
CCDレジスタから転送されてきた信号電荷が統合部で
その転送路を統合された後出力ゲートを介して蓄積部へ
蓄積されて出力されるため、蓄積部の出力ゲートに対向
する面積が小さくなり、電荷蓄積容量が小さい。これに
より、蓄積部から信号電荷が出力されて電圧に変換され
る際の電荷電圧変換ゲインが増加し、感度が向上する。
CCDレジスタから転送されてきた信号電荷が統合部で
その転送路を統合された後出力ゲートを介して蓄積部へ
蓄積されて出力されるため、蓄積部の出力ゲートに対向
する面積が小さくなり、電荷蓄積容量が小さい。これに
より、蓄積部から信号電荷が出力されて電圧に変換され
る際の電荷電圧変換ゲインが増加し、感度が向上する。
第1図は本発明の一実施例による電荷転送装置の構成図
、第2図は本発明の一実施例による電荷転送装置の部分
拡大構成図、第3図は本発明の一実施例による電荷転送
装置における信号のタイムチャート、第4図は本発明の
他の実施例による電荷転送装置の部分拡大構成図、第5
図は従来の電荷転送装置の構成図、第6図は従来の電荷
転送装置の部分拡大構成図、第7図は従来の電荷転送装
置における信号のタイムチャートである。 1・・・フォトダイオード、2,3・・・CCDレジス
タ、2a、2b、2c、2d、3a、3b、3c。 3d・・・転送段、4・・・転送ゲート、5・・・出力
ゲート、6・・・リセットゲート、7・・・ソースフォ
ロワ回路、7a・・・FET、7b・・・FET、8・
・・浮遊拡散層、9・・・転送段、11・・・浮遊拡散
層、12・・・出力ゲート。 出願人代理人 佐 藤 −雄 実l 図 為2図 クロンクパノLλφ1 ノア、トノでルス R3 為3図 罠4図 馬5図 、7 嵩6図
、第2図は本発明の一実施例による電荷転送装置の部分
拡大構成図、第3図は本発明の一実施例による電荷転送
装置における信号のタイムチャート、第4図は本発明の
他の実施例による電荷転送装置の部分拡大構成図、第5
図は従来の電荷転送装置の構成図、第6図は従来の電荷
転送装置の部分拡大構成図、第7図は従来の電荷転送装
置における信号のタイムチャートである。 1・・・フォトダイオード、2,3・・・CCDレジス
タ、2a、2b、2c、2d、3a、3b、3c。 3d・・・転送段、4・・・転送ゲート、5・・・出力
ゲート、6・・・リセットゲート、7・・・ソースフォ
ロワ回路、7a・・・FET、7b・・・FET、8・
・・浮遊拡散層、9・・・転送段、11・・・浮遊拡散
層、12・・・出力ゲート。 出願人代理人 佐 藤 −雄 実l 図 為2図 クロンクパノLλφ1 ノア、トノでルス R3 為3図 罠4図 馬5図 、7 嵩6図
Claims (1)
- 【特許請求の範囲】 1、信号電荷を転送するCCDレジスタを複数個有する
CCDレジスタ部と、前記CCDレジスタ部において転
送された信号電荷を蓄積し出力する蓄積部とを有し、 前記CCDレジスタ部と前記蓄積部との間に、前記CC
Dレジスタ部の複数個の前記CCDレジスタの前記蓄積
部側の転送路を統合し前記信号電荷を転送する統合部と
、前記統合部が転送した前記信号電荷を前記蓄積部へ出
力する出力ゲートとを設けたことを特徴とする電荷転送
装置。 2、前記統合部が前記CCDレジスタ部に隣接し、前記
出力ゲートが前記統合部に隣接する特許請求の範囲第1
項記載の電荷転送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63077677A JP2509666B2 (ja) | 1988-03-30 | 1988-03-30 | 電荷転送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63077677A JP2509666B2 (ja) | 1988-03-30 | 1988-03-30 | 電荷転送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01248665A true JPH01248665A (ja) | 1989-10-04 |
JP2509666B2 JP2509666B2 (ja) | 1996-06-26 |
Family
ID=13640519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63077677A Expired - Lifetime JP2509666B2 (ja) | 1988-03-30 | 1988-03-30 | 電荷転送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2509666B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0291954A (ja) * | 1988-09-29 | 1990-03-30 | Sony Corp | 電荷転送装置 |
JPH0758317A (ja) * | 1993-08-18 | 1995-03-03 | Nec Corp | 電荷結合素子 |
US7196303B2 (en) | 2002-11-29 | 2007-03-27 | Nec Electronics Corporation | CCD image sensor |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5282036A (en) * | 1975-12-29 | 1977-07-08 | Fujitsu Ltd | Signal processing of electric charge transfer memory |
JPS53136975A (en) * | 1977-05-06 | 1978-11-29 | Nec Corp | Charge transfer device |
-
1988
- 1988-03-30 JP JP63077677A patent/JP2509666B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5282036A (en) * | 1975-12-29 | 1977-07-08 | Fujitsu Ltd | Signal processing of electric charge transfer memory |
JPS53136975A (en) * | 1977-05-06 | 1978-11-29 | Nec Corp | Charge transfer device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0291954A (ja) * | 1988-09-29 | 1990-03-30 | Sony Corp | 電荷転送装置 |
JPH0758317A (ja) * | 1993-08-18 | 1995-03-03 | Nec Corp | 電荷結合素子 |
US7196303B2 (en) | 2002-11-29 | 2007-03-27 | Nec Electronics Corporation | CCD image sensor |
Also Published As
Publication number | Publication date |
---|---|
JP2509666B2 (ja) | 1996-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1154483B1 (en) | Solid-state imaging device | |
JPS62281572A (ja) | 画像検知器 | |
US5748232A (en) | Image sensor and driving method for the same | |
JP4099413B2 (ja) | 光検出装置 | |
JPH01248665A (ja) | 電荷転送装置 | |
JPS6358968A (ja) | 電荷結合素子 | |
EP0277394B1 (en) | Picture pick-up device including a solid-state sensor and operating with a signal interference reduction | |
JP2001119010A (ja) | マルチ出力固体撮像装置 | |
JPS5911303B2 (ja) | 固体撮像素子の信号処理方法 | |
JP4981635B2 (ja) | 信号処理システム | |
JP3028550B2 (ja) | 固体撮像素子 | |
JP2967704B2 (ja) | 赤外線撮像素子 | |
JPH0377669B2 (ja) | ||
JPS6245746B2 (ja) | ||
KR100475319B1 (ko) | 양방향 가능한 버킷 브리게이드 회로 | |
JPH04117082A (ja) | 固体撮像素子の駆動方法 | |
JP2519482B2 (ja) | 電荷転送装置 | |
JPS61288466A (ja) | 電荷検出回路 | |
JPS63142975A (ja) | イメ−ジセンサ | |
JPS5928069B2 (ja) | 固体撮像装置 | |
JPH06189202A (ja) | 固体撮像素子 | |
JPS6129166B2 (ja) | ||
JPH0330338A (ja) | 電荷転送装置 | |
JPS634681A (ja) | 半導体装置 | |
JPH0531865B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |