JPS5911303B2

JPS5911303B2 - 固体撮像素子の信号処理方法

Info

Publication number: JPS5911303B2
Application number: JP51061976A
Authority: JP
Inventors: 紘谷川
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1976-05-27
Filing date: 1976-05-27
Publication date: 1984-03-14
Also published as: JPS52144219A

Description

【発明の詳細な説明】本発明は電荷転送素子を用いた固体撮像素子の信号処理
方法に関するものであり、さらに詳しくは、当該素子か
ら得られた映像信号中の黒レベルの固定に関するもので
ある。

近年、シリコン半導体製造技術を背景に、熱非平衡状態
の電荷を基板内で自由に移動させることのできる所謂電
荷転送素子が急速に進展してきた。

当該素子には電荷結合素子（ＣＣＤ）、バケツリレー形
素子（ＢＢＤ）等が含まれるが、素子特性面では、前者
がより秀れていることが知られている。ＣＣＤの応用分
野には、遅延線、メモリ、デジタルフィルタ等が提案さ
れているが、従来の電子ビーム走査形の撮像管に住換し
うる固体撮像素子への応用が最も期待されている。かか
る分野に適用された場合には、小型軽量、低消費電力、
長寿命、図形歪が無い等の特徴が生じる。しかし照射光
パターンにより、基板深部で発生した光電変換キャリア
が横方向に拡散することにより、映像信号中の黒レベル
が増大する現象が観測される。この黒レベルの増大は照
射されたパターンに依存するので、得られた映像信号中
の黒レベルを正確に知ることは困難であつた。この結果
、当該素１０子を用いたときの再生画像にはスミアが発
生し、また、ファクシミリ装置等における二値化回路で
の動作マージンを減少させる等の欠点が生じている。本
発明の目的は、かかる従来の欠点を排除して１５黒レベ
ルの固定が容易であるような映像信号処理回路を提供す
ることにある。

本発明によれば、電荷転送素子を用いた固体撮像素子に
おいて、集積化された単位の光電変換素子（絵素）から
の所望の映像信号が取り出された２０時刻以後にも、当
該素子を駆動するためのクロックパルスを供給して、当
該時刻以後に得られた信号レベルを当該素子からの黒レ
ベルとし、かつ該レベルを基準レベルとして、映像信号
処理をすることを特徴とする固体撮像素子の信号処理方
法が２５得られる。

次に、図面を参照して本発明を詳細に説明する。

第１図はＣＣＤを用いた固体撮像素子の構造と動作を説
明する図である。同図ａは該素子の構造断面図を簡略化
して示したものであレ、三絵素か３０ら成るブ次元素子
が示されている。同図において、１は接地されたＰ型シ
リコン基板、２は１上に周知の方法により設けられた絶
縁膜層、１ａ・Ｉｂ・Ｉｃ、２ａ、２ｂ、２ｃ、３ａ、
３ｂ、３ｃは転送電極群で、クロックライン１１、１２
、１３へ３５各々接続されている。１１〜１３から成る
クロックラインはパルス供給源４からの三相駆動パルス
が供給される。

５は図示されていない外部直流電源によりバイアスされ
た出力ゲート電極、６は基板１中に埋設され、かつ、絶
縁膜２を各して、電極５と重複するように設けられたｎ
形拡散層である。

当該拡散層６は負荷抵抗７および直流電源８を介して接
地されている。

９は負荷抵抗７の両端に現われる信号を取り出すための
出力端子である。

第１図ａに示された構造のＣＣＤは同図ｂに示されたタ
イミングチヤートによう、固体撮像素子として動作する
。同図において、２１，２２，２３はそれぞれ１１，１
２，１３のクロツクラインへ供給される駆動パルス波形
である。２５，２５′で示された期間では、１２のクロ
ツクラインにのみ正の直流電圧が印加され、他のライン
１１，１３は接地電位が印加される。

この結果、２ａ，２ｂ，２ｃの各転送電極下の基板１、
絶縁膜２界面に光電変換キヤリアを蓄積し得る電位の井
戸が形成される。

該電位の井戸内には当該素子の表面、あるいは裏面側か
ら照射された光パターンの光量に応じて発生した光電変
換キヤリアが局部的に蓄積される。かかる動作を行′な
う期間を蓄積期間と呼ぶ。

この結果、２５，２５の蓄積期間の終了時刻には、照射
パターンに対応する光電変換キヤリアのパターンが基板
表面に形成されることになる。次に、２６で示した期間
は、２１，２２，２３で示されるような、位相が互いに
１２００異なる三相パルスが供給され、周知の機構によ
シ、前記キヤリアは一方向に転送され、順次拡散層領域
６へ導かれる。６へ導入されたキヤリアは、８により形
成された逆バイアス電界により負荷抵抗７を流れる電流
として、端子９を介して検出される。

２４は、端子９において観測される出力信号波形（映像
信号）である。

第１図では３絵素の素子を例示したので、映像信号２４
では２７で示される期間のみに本来の映像信号（３絵素
分）が現われる。なお、映像信号の現われるタイミング
は２３のパルス波形が接地電位に向かうタイミングと一
致して｝シ、信号の大きさは前記光電変換キヤリア数、
即ち、照射された光量に大略比例している。映像信号が
出力される２６の期間は転送期間と呼ばれる。発明者は
、転送期間２６を期間２７よりも長く設定して、映像信
号を観測する実験を行つた。この結果、２６内の２７以
外の期間にも、僅かではあるが、疑似映像信号が観測さ
れた。絵素の数を考慮すると、当該疑似信号は、蓄積期
間２５において蓄積された信号でないことは明らかであ
る。この疑飢信号は、転送期間中に電位の井戸が光照射
領域を通過するためであることが確認された。即ち、移
動する当該井戸が、該パターンにより刻々発生している
光電変換キヤリアを時間的、空間的に積分した結果であ
る。当該積分効果は期間２７内で現われる真の映像信号
に対しても作用することが明らかである。即ち、映像信
号は、前記光パターンを空間的に積分した光量に対応す
る信号が重畳された信号として得られる。このため、黒
い光パターンが照射された絵素、即ち、光が照射されて
いない絵素に対応する映像信号は、一定量の信号レベル
を有することになる。かかる一定量の信号レベルの大き
さは、前述した如く光パターンに依存するため、撮像素
子として動作中変動することになる。このことは照射光
を遮断した時の映像信号レベルを黒レベルにするような
従来の映像信号処理方法では黒レベルの固定が不可能で
あることになる。これに対して本発明によれば、かかる
従来の信号処理方法の欠点を排除する新らしい信号処理
方法が提供される。即ち、第１図ｂに示された出力信号
２４の疑似映像信号の大きさを基準の黒レベルと判定し
て、期間２７内に現われる映像信号を処理することにあ
る。かかる信号処理方法により、黒レペルの固定が容易
になシ、再生画像にスミアが観測されず、さらにある種
の応用分野で行なわれているような二値化回路での０，
１判定マージンを増大させるという大きな利点が生じる
。第２図は本発明の一実施例を説明するための図である
。

同図ａにおいて、３０は第１図で説明したＣＣＤ固体撮
像素子、３２はアナログ量を記憶できる記憶素子である
。当該素子３２はＣＣＤ，ＢＢＤのような本質的にアナ
ログ量の記憶が可能なシフトレジストであつても良いし
、あるいは、３０の出力をＡ／Ｄ変換してデイジタル量
を記憶するシフトレジスタ、ランダムアクセスメモリで
記憶し、さらにＤ／Ａ変換器でアナログ量に変換する構
成であつても良い。いずれの場合でも３２の記憶容量は
素子３０に集積化された光電変換素子数と同じか、ある
いは以上でなければならない。３４は第１図で説明した
疑似映像信号を標本化して一定期間保持する回路であ′
ｌ），．３３は３０の出力信号を３２，３４のいずれか
へ切換えて供給するスイツチ、３５は３２と３４の出力
電圧の差を作る回路、３１は３０への駆動パルス源を含
む制御部であつて、３２，３３，３４の適確な動作を制
御する。

また、第２図ｂはａに示した実施例の動作を説明するタ
イミングチヤートである。同図において３６はＣＣＤ３
Ｏから得られる出力信号波形である。３６中の真の映像
信号が得られる期間３６′中はスイツチ３３は同図ａに
示された位置にあるので、信号３６は記憶素子３２へ読
みこまれ、期間３６′と等しいか、それ以上の一定時間
経過後に３２より読み出され、遅延信号３７となる。

また、３６中の疑似映像信号が得られる期間３６″中は
スイツチ３３は同図ａに示された位置と異なる位置に切
り換えられ、当該疑似信号は標本保持回路３４へ導かれ
る。当該回路は、前記した如く該疑似信号の大きさを標
本化して３８に例示した信号を出力する。当該回路の具
体的な構成については本発明の本質とは無関係であるの
で詳述しないが、通常のサンプルホールド回路や、ピー
ク値検出回路等で構成される。次に、差を作る回路３５
に｝いて、遅延信号３７と標本保持信号３８との差が作
られ、所望の映像信号３９が得られる。

以上の説明において明らかな様に処理された信号３９は
疑似映像信号成分が除去されているので、黒パターンが
照射された絵素からの出力信号は０となり、黒レベルの
固定が可能となる。また、当該構成法においては、ＣＣ
Ｄ３Ｏの素子性能、即ち、転送効率を上昇させるために
電気的に付加された一定少量のバイアス電荷に対応する
出力成分も同時に除去されるので、真の黒レベル固定が
可能である。な訃、この構成法では、出力信号３９はＣ
ＣＤ３Ｏからの信力信号よりも一定時間、例えば大略転
送期間だけ遅れて得られることに特徴がある。第３図は
本発明の他の実施例を説明する図であり、同図において
、第２図と同一番号は同一構成要素を示している。

本実施例では、蓄積、転送期間で構成される動作の一周
期前の出力信号に含まれる疑似映像信号を次の周期の基
準レベルに設定することに特徴がある。即ち、一周期前
の疑似信号出力期間３６′ｋ標本保持された信号３８と
、ＣＣＤ出力信号３６との間の差が作られ、黒レベルの
固定された所望の信号４０が得られる。当該ノ構成法に
訃いては異なる周期間で信号処理を行なうため、厳密に
は黒レベルの固定がなされない。

即ち、一周期前に３０に照射された光パターンの空間的
な積分値が当該周期の該積分値と著しく異なるときには
正確な黒レペル固定ができない。しかしながら、一般の
画像情報においては、周期間での前記光パターンには相
関関係があることが知られているので、第３図に示した
構成法においても十分な動作が期待できることは明らか
である。第４図は、ＣＣＤを用いた二次元撮像方式の代
表例であるフレーム転送方式を図示したもので、本発明
が当該構成法においても適要され得ることを示すもので
ある。

同図ＡＶＣ．｝いて、４１は光電変換領域、４２は蓄積
領域、４３は出力レジスタ、４４は出力バツフアアンプ
、４５は出力端子である。フレーム転送方式ＣＣＤの動
作については周知であるので本明細書に卦いては説明を
省略する。光電変換領域４１を構成する垂直方向のＣＣ
Ｄレジスタ４６の動作は、第１図に示した単一のＣＣＤ
素子の動作に類似しており、蓄積、転送動作が繰り返え
される。この結果、第１図の場合と同様出力バツフアア
ンプ４４を介して端子４５に出力される信号は、黒レベ
ルの固定がなされていない。同図ｂは本発明をフレーム
転送方式ＣＣＤに実施する場合の動作を説明するための
素子概念図である。同図に｝いて第４図ａと同一番号は
同一物を示している。同図の光電変換領域４１を構成す
る一つの垂直方向レジスタ４６′において蓄積されてい
た光電変換キヤリアは、フレーム転送期間中に対応する
蓄積領域中の垂直方向レジスタ４６′ｋ移動される。４
６′？構成する素子数を４６′の当該素子数よりも多く
設定することにより、第１図に示した疑似映像信号成分
が４６′年の４１に近接する部分に収納される。

フレーム転送方式ＣＣＤでは、領域４２｝よび４３，４
４は不透明物質にて光遮へいされるので、フレーム転送
時に４２へ移動された信号キヤリアは、以後の読み出し
過程において歪を受けることは無い。当該領域４２の４
１に近接する部分に収納された疑似映像信号成分、訃よ
び、４２の４３に近接する部分に収納された映像信号成
分は、４３，４４，４５を介して出力された後、第２図
あるいは第３図に例示した実施例と類似した方法により
信号処理され、黒レベルの固定された所望の映像信号が
得られる。

なお、疑似映像信号の大きさは第４図ｂの構成において
垂直方向には共通であるが、水平方向では各レジスタに
よつて変化する。このため、４３により読み出される疑
似映像信号の一水平期間を記憶装置に導びき、映像信号
が読み出されている期間中に、当該記憶装置から繰り返
えし読み出される疑似映像信号と差演算が行なわれるよ
うにされなければならない。即ち、当該差演算中の基準
となるレペルが刻々変化することになる。また、二次元
画像の撮像モードでは、時間的に隣接するフイールド間
では画像情報に相関が存在するため、一周期前のフイー
ルド読み出し後に現われる疑似映像信号を次のフイール
ド読み出しの際の基準黒レペルとしても構わない。かか
る構成法では、第２図の３２に相当するフイールドメモ
リが不要になるので装置の構成が簡単になる利点がある
。第５図は本発明の他の実施例を説明する図である。

同図において、５０，５１は複数個の光電変換素子から
成る領域５２に隣接して配置された二本のＣＣＤレジス
タ、５３，５４はそれぞれ５０，５１の一端に設けられ
た電荷検出部、５５，５６は標本保持回路、５７，５８
は差を作る回路、５９は和を作る回路、６０は出力端子
である。また、６１，６２は切換えスイツチである。５
０〜５４から成るＣＣＤ一次元撮像素子は第１図とは異
なり、光電変換領域５２が別に設けられており偶数番目
と奇数番目の素子はそれぞれ別の読み出しＣＣＤレジス
タ５０，５１へ同時に移動される。

当該素子構成法では、信号伝送線路の空き時間が少なく
なるので、一次元撮像素子として第１図の構成法より秀
れていることが知られている。当該構成法では、レジス
タ５０，５１領域に光が照射されるど光電変換キヤリア
読み出し時に歪を受けることになるため、該領域は光遮
蔽されている必要がある。しかしながら、領域５２へ入
射した光の一部は、シリコン基板の深い部分で光電変換
キヤリアを発生させ、該キヤリアがレジスタ５０，５１
部へ流入するため、あたかも５０，５１両部に光が照射
されている場合と等価になる。かかる動作の結果、５３
，５４から得られる映像信号には、疑似映像信号が重畳
されているため、黒レベルが固定されない。第５図の実
施例では、第３図と同様に、当該素子に集積化された光
電変換素子から映像信号が読み出された時刻以降にも駆
動パルスを供給して疑似映像信号を発生せしめ、該疑似
映像信号が出力されている期間には、スイツチ６１，６
２を第５図に示されている位置とは逆の位置に切り換え
て、５５，５６の標本保持回路により、各々のレジスタ
から得られた該疑似信号の大きさを記憶する。次の周期
において、映像信号が出力されている期間には、スイツ
チ６１，６２が同図に示された位置に切り換わり、５７
，５８の差を作る回路が作動して、前記各レジスタの出
力信号から疑似信号が取シ除かれる。かかる動作に従つ
て処理された前記各レジスタの出力信号は和を作る回路
５９により、交互に合成されて、端子６０を介して出力
される。以上により５０〜５４で構成されるＣＣＤ固体
撮像素子の映像信号の黒レベルが固定される。かかる方
法においては、前述した如く、バイアス電荷に対する信
号成分も取）除かれ、さらに、各レジスタ５０，５１内
で局所的に発生した熱励起キヤリアに対する信号成分も
除去できる。しかるに、かかる実施例においては、二つ
の信号処理回路を必要とし、さらに当該回路の特性が十
分にそろつていなければならない。

勿論かかる条件は調整個所が増大することを無視するな
らば実現可能ではある。第６図はかかる欠点を排除した
本発明の他の実施例を説明する図である。

同図のａの構成では５２の光電変換素子領域からのキヤ
リアは、二つのＣＣＤレジスタ５０，５１に振シわけら
れ右方向に移動する。５０，５１の右端では周知の電極
配置法により単一の電荷検出部６１が設けられている。

該検出部からの信号はスイツチ６２により、疑似映像信
号出力が得られる期間は５０，５１に対応する標本保持
回路６３，６４のいずれかへ供給され、残りの期間は同
図に示された経路により差を作る回路６５へ導かれる。
一方６３，６４からの出力信号はスイツチ６６により交
互に６５へ供給され、端子６７を介して所望の信号が得
られる。同図ｂはａの動作を説明するタイムチヤートで
あム７０，７１，７２，７３はそれぞれ６１，６３，６
４，６５の出力波形である。同図には二つのレジスタ５
０，５１からの熱励起キヤリアによる信号成分を含む疑
似映像信号のレペルが異なつている場合が示されている
。かかる場合には、５０からの疑似映像信号レベルと５
１からの当該信号レベルとをそれぞれ別々の回路６３，
６４で標本保持して、７１，７２の信号を作る必要があ
る。

次に、スイツチ６２が同図に示された位置にある期間７
４では、スイツチ６６を交互に切り換えて、６１から５
０の信号が読み出されている期間は６３からの信号７１
を、また６１から５１の信号が読み出されている期間は
６４からの信号７２を、回路６５へ供給して差を作りだ
す。この結果６７からの出力信号は７３に例示するが如
く、黒レベルが固定され、かつ、レジスタ毎に疑似映像
信号のレベルが異なることが除かれた好ましい映像信号
が得られる。なお、第５図、第６図に示した実施例では
、第３図に示したように、前の周期に現われる疑似映像
信号成分を次の周期での基準黒レベルとして用いるが、
第２図に示すような記憶部３２に相当すりメモリを付加
して、同一周期内で信号処理することも可能である。以
上、本発明について実施例を挙げて詳細な説明を行なつ
た。

本発明は上述したように、ＣＣＤを用いた固体撮像素子
において、ＣＣＤレジスタへの駆動パルスを制御して、
映像信号が読み出される期間に続いて疑似映像信号を発
生せしめ、当該疑似映像信号を用いて、信号処理を行な
い、黒レベルの固定された映像信号を得ることに特徴が
ある。本発明の結果、再生画像にスミア等の画像歪が発
生せず、また前記撮像素子からの出力信号を二値化する
際の動作マージンが増える等の絶大なる効果がある。な
お、本明細書の記載に際しては、三相駆動型ｎチヤネル
、表面チヤネル型ＣＣＤを例示したが本発明はこれらの
素子に限定されることなく、単相〜四相駆動型、あるい
はＰチヤネル、あるいはバルクチヤネル型ＣＣＤに広く
適用される。

また電荷検出方法としては最も古典的な電流検出型を示
したが、浮動拡散層を用いたいわゆるゲーテッドイン
テグレタ一（ＧａｔｅｄＩｎｔｅｇｒａｔｅｒ）やフロ
ーテイングゲートアンプ（ＦｌＯａｔｉｎｇＧａｔ
ｅＡｍｐ）等の検出器をそろえたＣＣＤにも適用され、
さらに、各種構造のＢＢＤにも適用されることは明らか
である。一方、本明細書では簡単のために信号処理回路
をプロツクで示したが、これらの構成方法については、
電気工学分野に従事する技術者にとつて周知であり、当
該回路あるいは当該回路の一部を固体撮像素子と同一チ
ツブ上に集積化した構造も本明細書の記載より容易に類
推できる。

【図面の簡単な説明】

第１図はＣＣＤを用いた撮像素子の動作を説明する図で
あり、同図ａは構造断面図、同図ｂはタイムチヤートで
ある。第２図は本発明の一実施例を説明する図であり、同図ａ
は構成図、同図ｂはタイムチヤートである。第３図は本
発明の他の実施例を説明する図であり、同図ａは構成図
、同図ｂはタイムチヤートである。第４図はフレーム転
送型二次元撮像素子の動作を説明する図である。第５図
、第６図は本発明の他の実施例を説明する図である。図
において１・・・・・・Ｐ型シリコン基板、２・・・・・・絶縁
膜層、１ａ，１ｂ，１ｃ，２ａ，２ｂ，２ｃ，３ａ，３
ｂ９３ｃ・・・・・・転送電極群、１１〜１３・・・・
・・クロツクライン、５・・・・・・ゲート電極、６・
・・・・・ｎ型拡散層、７・・・・・・負荷抵抗、８・
・・・・・直流電源、９，４５，６０・・・・・・出力
端子、３０・・・・・・固体撮像素子、３１・・・・・
・制御部、３２・・・・・・記憶素子、３３，６１，６
２・・・・・・スイツチ、３４・・・・・・信号保持回
路、３５・・・・・・出力電圧の差を作る回路、４１，
５２・・・・・・光電変換領域、４２・・・・・・蓄積
領域、４３・・・・・・出力レジスタ、４４・・・・・
・出力バツフアアンブ、４６，４６，５０，５１・・・
・・・レジスタ、５３，５４・・・・・・電荷検出部、
５５，５６・・・・・・標本保持回路、５７，５８・・
・・・・差を作る回路、５９・・・・・・和を作る回路
。

Claims

【特許請求の範囲】

１電荷転送素子を用いた固体撮像素子において、該素
子に集積化されている光電変換素子から光電変換信号を
読み出し終つた時刻以後にも、該素子の読み出し動作を
行わせて疑似出力信号を発生させ、当該疑似出力信号を
基準レベルとして、前記光電変換信号を処理することを
特徴とする信号処理方法。