JPH01243439A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01243439A
JPH01243439A JP63069452A JP6945288A JPH01243439A JP H01243439 A JPH01243439 A JP H01243439A JP 63069452 A JP63069452 A JP 63069452A JP 6945288 A JP6945288 A JP 6945288A JP H01243439 A JPH01243439 A JP H01243439A
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
solder
tab
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63069452A
Other languages
English (en)
Inventor
Hiroshi Kubo
宏 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63069452A priority Critical patent/JPH01243439A/ja
Publication of JPH01243439A publication Critical patent/JPH01243439A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置、特に基板にチップを固定するチ
ップ取付構造に関する。
〔従来の技術〕
半導体装置の製造においては、ヘッダ、リードフレーム
のタブ等の基板の主面に半田等の接合材を介して半導体
素子（チップ）を固定するとともに、このチップの電掻
と外部端子とをワイヤで電気的に接続し、その後、前記
チップ、ワイヤ、基板をレジンでモールドする構造が知
られている。
一方、パワー系ＩＣのヘッダ面にレジンとの密着性をよ
（するために■溝を加工し、レジンとヘッダとの界面か
らの水の浸入を防ぐ技術も知られている。この溝はヘッ
ダ主面のチップ付は周辺部に設けられている。また、ヘ
ッダ主面のチップ取付部にあっては、メツキ粗さの選択
なども行われている。なお、これらの技術を述べである
例として、特開昭５６−１０４４５９号がある。
〔発明が解決しようとする課題〕
上記のように、基板主面に半田を介してチップを固定し
た場合、溶けた半田上に単にチップが載るだけであるこ
とから、チップ裏面の表面状態やチップ載置状態のバラ
ツキによって半田の濡れ性に片寄りが生じたり、半田が
チップ周辺に流れ出し易くなる。この結果、チップの接
合状態が悪くなり、チップ剥がれが発生し易（なる。ま
た、固定さたチップにあっては、接合や半田厚さの不均
一からチップクラックが発生し易くなる。
本発明の目的は、片寄りがなくかつ接合材厚さが均一と
なるチップ接合技術を提供することにある。
本発明の他の目的は、チップクラックが発生しないチッ
プ接合技術を提供することにある。
本発明の他の目的は、良好なチップボンディング性を有
しかつ信頼度の高い半導体装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明の半導体装置は、その組立にあって、
チップが取り付けられる基板の少なくともチップ取り付
は領域には、高さが一定となる凸条が十字状に設けられ
ている。そして、チップは半田によって基板に固定され
ている。
〔作用〕
上記した手段によれば、本発明の半導体装置にあっては
、チップは高さの一定な十字状の凸条で支えられるため
、チップの片寄りが発生しなくなるとともに、チップを
基板に接合する半田の厚さが一定となる。また、チップ
は凸条で支えられるため、基板面とチップ面には一定の
空間が発生し、かつこの空間に半田が入り込むため、半
田の流出も抑止できる。この結果、接合領域各部の接着
材厚さが一定になり、熱膨張差によるチップの歪みが緩
和され、従来のようなチップクラックの発生が防止でき
る。また、チップを接合する半田は十字状凸条によって
４分割されていることから、半田の各部は面積的に小さ
くなり、熱応力の影響を受は難くなり、チップクラック
が発生し難くなる。
これらのことから、本発明によれば、信顛性の高い半導
体装置を再現性良く提供することができる。
〔実施例〕
以下図面を参照して本発明の一実施例について説明する
。
第１図は本発明の一実施例による半導体装置を示す断面
図、第２図は同じくチップが取り付けられるタブを示す
斜視図である。
この実施例の半導体装置は、第１図に示されるように、
レジンからなるパッケージｌと、このパッケージ１の両
側からそれぞれ突出する複数の外部端子となるリード２
とからなっている。また、前記パッケージ１内にあって
は、中央にタブ３が蘭設されている。このタブ３は、第
２図に示されるように、矩形の金属体となり、半導体素
子（チップ）４が取り付けられる二点鎖線で示される取
付領域５内には、十字状の凸条６が設けられている。こ
の凸条６は、その高さが一定となっている。
また、前記凸条６の高さは、チップサイズ、チップから
の発熱量、基板材料等によって、たとえば、１０μｍ〜
３００μｍの間で設定される。また、前記チップ４は接
合材としての半田７を介してタブ３に接続されている。
さらに、前記チップ４の電極とり−ド２のパッケージ１
内に延在する内端とは、導電性のワイヤ８によって電気
的に接続されている。なお、パッケージｌから突出する
り一ド２は、ともに同一方向に折れ曲がり、デュアルイ
ンライン型を構成している。
このような実施例によれば、つぎのような効果が得られ
る。
（１）本発明の半導体装置は、チップはタブの主面から
の高さが一定となる十字状の凸条に支えられて半田によ
ってタブに固定されるため、傾いたすせず、片寄りのな
い固定状態となるという効果が得られる。
（２）上記（１）により、本発明の半導体装置は、チッ
プが十字状の凸条で支えられることから、安定して支え
られるとともに５、チップをタブに接続する半田の厚さ
は一定となり、半田の厚さによる熱歪の発生はなく、チ
ップクランクも発生し難くなるという効果が得られる。
（３）上記（１）により、本発明の半導体装置は、十字
状の凸条で支えられることから、チップをタブ３に接続
する半田は、この凸条によって分断されるため、チップ
とタブとの熱膨張差による熱歪も−塊りの半田で固定さ
れる場合に比較して小さくなり、チップクランクも発生
し難くなるという効果が得られる。
（４）上記（３）により、本発明の半導体装置は、チッ
プを固定する半田が区画化される結果、チップに熱歪み
が生しない構造となっているため、サイズの大きなチッ
プの固定構造として大きな効果を奏するという効果が得
られる。
（５）上記（２）により本発明の半導体装置は、一定の
厚さでチップが固定されていることから、チップのポン
ディング部各領域は均一な接合力が作用し、チップボン
ディング強度が安定するという効果が得られる。
（６）上記（４）により本発明の半導体装置は、その組
立にあって、チップボンディング性が向上することから
歩留り向上が達成でき、製造コストの低減が達成できる
という効果が得られる。
（７）本発明によれば、タブ上に半田を供給した後、タ
ブ上にチップを載せ、その後加熱すれば凸条が存在する
ことから、安定したボンディングが行えるため、自動チ
ップボンディング化も可能となるという効果が得られる
。
（８）上記（１）〜（７）により、本発明によれば、チ
ップのボンディングの信鯨度が高くかつチップを員傷の
ない高信顛度の半導体装置を安価に提供できるという相
乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、第３図はタブ
３の主面にリング状凸条１０を設けた例である。この例
ではリング状凸条１０によって熱歪みの作用領域を限定
してチップクラックの発生を抑止するものである。
第４図は、パワーＩＣ等における基板としてのへンダ２
０に本発明を適用した例である。同図でもわかるように
、ヘッダ２０の主面に平行に複数の凸条２１が設けられ
ている。この例では、複数の凸条２１によって一定高さ
にチップ４を固定するとともに、複数の凸条２１によっ
てチップ４に大きな熱歪みが発生しないような熱応力分
散構造となっている。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の製造技
術に適用した場合について説明したが、それに限定され
るものではない。
本発明は少なくとも基板上に物品を固定する技術には適
用できる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を節単に説明すれば、下記のとおりであ
る。
本発明によればチップボンディング強度の向上、チップ
ボンディング性の半田濡れ性向上、区画接着によるチッ
プへの熱応力の緩和が達成できるとともに、品質の優れ
た信輔度の高い半導体装置を安価に提供することができ
る。
【図面の簡単な説明】
第１図は本発明の一実施例による半導体装置を示す断面
図、 第２図は同じくチップが取り付けられるタブを示す斜視
図、 第３図は本発明の他の実施例によるタブを示す断面図、 第４図は本発明の他の実施例によるヘッダを示す断面図
である。

Claims (1)

  1. 【特許請求の範囲】 １、基板と、この基板に接合材を介して固定されたチッ
    プとを有する半導体装置であって、前記基板のチップが
    取り付けられる領域には凹凸が設けられていることを特
    徴とする半導体装置。 ２、前記チップが取り付けられる領域には一定の高さの
    凸条が設けられていることを特徴とする特許請求の範囲
    第１項記載の半導体装置。
JP63069452A 1988-03-25 1988-03-25 半導体装置 Pending JPH01243439A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63069452A JPH01243439A (ja) 1988-03-25 1988-03-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63069452A JPH01243439A (ja) 1988-03-25 1988-03-25 半導体装置

Publications (1)

Publication Number Publication Date
JPH01243439A true JPH01243439A (ja) 1989-09-28

Family

ID=13403049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63069452A Pending JPH01243439A (ja) 1988-03-25 1988-03-25 半導体装置

Country Status (1)

Country Link
JP (1) JPH01243439A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0582084A2 (en) * 1992-08-06 1994-02-09 Motorola, Inc. Semiconductor leadframe and package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0582084A2 (en) * 1992-08-06 1994-02-09 Motorola, Inc. Semiconductor leadframe and package
EP0582084A3 (en) * 1992-08-06 1994-07-27 Motorola Inc Semiconductor leadframe and package

Similar Documents

Publication Publication Date Title
US7109588B2 (en) Method and apparatus for attaching microelectronic substrates and support members
US5338971A (en) Electronic device structure with studs locating lead frame on backing plate
US6736306B2 (en) Semiconductor chip package comprising enhanced pads
US6078506A (en) Tape-ball grid array type semiconductor device having reinforcement plate with slits
KR960012647B1 (ko) 반도체장치 및 그 제조방법
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
JPH09260436A (ja) 半導体装置
JPH11214606A (ja) 樹脂封止型半導体装置及びリードフレーム
JPH05291467A (ja) リードフレームおよび半導体装置
JPH01243439A (ja) 半導体装置
JPH0817870A (ja) 半導体装置
JPH07161910A (ja) 樹脂封止型半導体装置
JPH01137660A (ja) 半導体装置
JP2007035913A (ja) 半導体装置
KR20190118501A (ko) 저비용 전도성 금속 구조체를 이용한 반도체 패키지
KR100333386B1 (ko) 칩 스캐일 패키지
JPH05129505A (ja) 電子回路素子搭載用リードフレーム
KR100321149B1 (ko) 칩사이즈 패키지
JPH03231435A (ja) 半導体集積回路装置
JPH02244746A (ja) 樹脂封止型半導体装置
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
KR100369501B1 (ko) 반도체패키지
JPH0318344B2 (ja)
JPS6342860B2 (ja)
JPH05166871A (ja) 半導体装置