KR20190118501A - 저비용 전도성 금속 구조체를 이용한 반도체 패키지 - Google Patents

저비용 전도성 금속 구조체를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR20190118501A
KR20190118501A KR1020190020829A KR20190020829A KR20190118501A KR 20190118501 A KR20190118501 A KR 20190118501A KR 1020190020829 A KR1020190020829 A KR 1020190020829A KR 20190020829 A KR20190020829 A KR 20190020829A KR 20190118501 A KR20190118501 A KR 20190118501A
Authority
KR
South Korea
Prior art keywords
aluminum
pad
clip structure
clip
lead frame
Prior art date
Application number
KR1020190020829A
Other languages
English (en)
Other versions
KR102222146B1 (ko
Inventor
최윤화
최인숙
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to US16/354,198 priority Critical patent/US11189550B2/en
Publication of KR20190118501A publication Critical patent/KR20190118501A/ko
Application granted granted Critical
Publication of KR102222146B1 publication Critical patent/KR102222146B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 저비용 전도성 금속 구조체를 이용한 반도체 패키지에 관한 것으로, 클립 형태의 전도성 금속 구조체를 이용하여 반도체 칩과 리드프레임 리드와 전기적 연결이 이루어질 수 있도록 하되 접합부분을 개선하고 금속 구조체의 재질을 변경하여 반도체 패키지를 경량화하고 제조비용을 절감할 수 있도록 한 기술이다.
즉, 본 발명은 패드와 리드로 구성되는 리드프레임과, 상기 리드프레임의 패드 상부에 부착되는 반도체 칩과, 상기 반도체 칩의 상부에 형성되는 알루미늄 패드와, 상기 알루미늄 패드에 일측이 접합되고 타측은 리드프레임의 리드에 접합되는 클립구조체와, 상기 반도체 칩과 클립구조체를 몰딩에 의해 감싸는 형태로 형성되는 봉지재;로 구성되며, 상기 리드프레임의 접합부분에는 솔더 또는 에폭시수지 계열의 제1접착층에 의해 접합되고, 상기 알루미늄 패드와 클립구조체의 접합부분에는 솔더 계열의 제2접착층에 의해 클립구조체가 직접 접합되되, 상기 클립구조체의 재질은 알루미늄으로 적용하여 제2접착층에는 접합과정에서 생성된 금속화합물이 상부와 하부에 각각 분포된 형태가 되는 것을 특징으로 한다.

Description

저비용 전도성 금속 구조체를 이용한 반도체 패키지{Low-Cost Semiconductor package with metal structure}
본 발명은 저비용 전도성 금속 구조체를 이용한 반도체 패키지에 관한 것으로, 클립 형태의 전도성 금속 구조체를 이용하여 반도체 칩과 리드프레임 리드와 전기적 연결이 이루어질 수 있도록 하되 접합부분을 개선하고 금속 구조체의 재질을 변경하여 반도체 패키지를 경량화하고 제조비용을 절감할 수 있도록 한 기술이다.
일반적으로 반도체 패키지는 반도체 칩, 리드 프레임(또는 기판), 패키지 몸체를 포함하여 구성되며, 반도체 칩은 리드 프레임의 패드 상에 부착되고, 리드 프레임의 리드와는 금속 와이어를 본딩하여 전기적으로 연결된다.
그러나 종래의 금속 와이어를 이용한 스택 패키지는 금속 와이어를 통하여 전기적인 신호 교환이 이루어지므로 속도가 느리고, 많은 수의 와이어가 사용되어 각 칩에 전기적 특성 열화가 발생한다. 또한, 금속 와이어를 형성하기 위해 기판에 추가 면적이 요구되어 패키지의 크기가 증가하고, 각 칩의 본딩 패드에 와이어 본딩을 하기 위한 갭(Gap)이 요구되므로 패키지의 전체 높이가 불필요하게 높아지는 문제점이 있엇다.
따라서, 본 발명자에 의해 개시된 특허 제1208332호, 실용신안 제0482370호, 특허 제1669902호, 특허 제1631232호에는 금속의 클립(clip) 구조체를 이용하여 종래의 금속 와이어를 이용한 반도체 패키지보다 우수한 전기적 연결 성능과 열방출이 용이하고 열적 안정성을 좋게 하고, 효율적인 패키지 구조를 제공하였다.
특히, 공개특허 제10-2017-0086828호(메탈범프를 이용한 클립 본딩 반도체 칩 패키지)에는 반도체 칩의 본딩패드 상에 메탈범프를 돌출형성하고 그 위에 클립을 접합하는 구성이 개시되어 있다. 그러나 상기 선행기술의 경우, 본딩패드의 위에 메탈범프를 구성함에 있어 와이어 용융, 스퍼터링, 전기 도금, 스크린 프린팅과 같은 공정을 거쳐야 하기 때문에 생산성이 떨어지는 문제점이 있었으며, 상기 메탈범프의 재질은 솔더링에 용이한 구리(Cu) 또는 골드(Au)의 재질로 이루어지기 때문에 메탈범프와 본딩패드는 서로 다른 열팽창계수로 인해 결합력이 저하되고 전기적 연결특성이 좋지 못한 문제점이 있었다.
또한 종래의 금속 클립은 솔더링 문제로 인해 구리 재질로 사용되어 왔다. 그러나 구리재질의 금속 클립은 중량이 많이 나가고, 제품단가가 높기 때문에 반도체 패키지의 무게가 증가하고 제조비용이 상승하는 문제점이 있었다. 이러한 반도체 패키지의 경량화 문제는 다수의 반도체 패키지가 부품으로 사용되는 각종 전자제품의 무게와도 직결되기 때문에 제품개발의 중요한 요소라 할 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 종래의 메탈범프와 같은 별도의 금속재료를 사용하지 않고 반도체 칩의 상단에 본딩을 위해 마련된 금속패드에 전도성 금속 구조체를 직접 솔더링하여 생산비용 및 제조공정을 획기적으로 줄이고 클립과 반도체 칩과의 결합력을 높일 수 있는 저비용 전도성 금속 구조체를 이용한 반도체 패키지를 제공함에 목적이 있다.
그리고 본 발명은 클립구조체의 재질을 구리로 구성하지 않고, 알루미늄 재질로 구성함으로써 반도체 패키지의 경량화하고 제조비용을 절감할 수 있는 저비용 전도성 금속 구조체를 이용한 반도체 패키지를 제공함에 또 다른 목적이 있다.
본 발명은 패드와 리드로 구성되는 리드프레임과, 상기 리드프레임의 패드 상부에 부착되는 반도체 칩과, 상기 반도체 칩의 상부에 형성되는 알루미늄 패드와, 상기 알루미늄 패드에 일측이 접합되고 타측은 리드프레임의 리드에 접합되는 클립구조체와, 상기 반도체 칩과 클립구조체를 몰딩에 의해 감싸는 형태로 형성되는 봉지재;로 구성되며, 상기 리드프레임의 접합부분에는 솔더 또는 에폭시수지 계열의 제1접착층에 의해 접합되고, 상기 알루미늄 패드와 클립구조체의 접합부분에는 솔더 계열의 제2접착층에 의해 클립구조체가 직접 접합되되, 상기 클립구조체의 재질은 알루미늄으로 적용하여 제2접착층에는 접합과정에서 생성된 금속화합물이 상부와 하부에 각각 분포된 형태가 되는 것을 특징으로 한다.
본 발명은 반도체 칩에 형성된 알루미늄 패드에 클립형태의 전도성 금속 구조체를 접합하되, 종래와 같이 알루미늄 패드 표면에 별도의 금속범프를 형성하지 않고 알루미늄 패드상에 직접 솔더링하여 금속 구조체를 접합함으로써 제조공정을 줄여 생산성을 높이고, 금속범프 사용에 따른 구조적 문제점을 해결하여 내구성 및 전기적 연결 특성을 향상시킬 수 있는 효과가 있다.
또한 본 발명은 전도성 금속 구조체의 재질을 알루미늄으로 적용하여 구리재질로 이루어진 종래의 금속 구조체보다 무게를 크게 줄일 수 있어 반도체 패키지를 경량화할 수 있고, 종래에 비해 금속 구조체의 단가를 1/3 수준으로 낮출 수 있도록 하여 반도체 패키지의 제조비용을 절감할 수 있는 효과가 있다.
도 1은 본 발명에 따른 반도체 패키지의 1-1 실시예를 나타낸 도면
도 2는 본 발명의 제2접착층의 구성을 나타낸 도면
도 3a는 본 발명의 제2접착층이 주석을 주성분으로 한 경우, 금속화합물이 분포되어 있는 형태를 확대하여 나타낸 사진
도 3b는 본 발명의 제2접착층이 납을 주성분으로 한 경우, 금속화합물이 분포되어 있는 형태를 확대하여 나타낸 사진
도 3c는 본 발명의 제2접착층의 클립구조체 부근에서 금속 화합물이 분포되어 있는 형태를 확대하여 나타낸 사진
도 4는 본 발명에 따른 반도체 패키지의 1-2 실시예를 나타낸 도면
도 5는 본 발명에 따른 반도체 패키지의 2-1 실시예를 나타낸 도면
도 6은 본 발명에 따른 반도체 패키지의 2-2 실시예를 나타낸 도면
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 그리고 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 발명의 저비용 전도성 금속 구조체를 이용한 반도체 패키지는 도 1에 도시한 바와 같이 패드(110)와 리드(120)로 구성되는 리드프레임(100)과, 상기 리드프레임(100)의 패드(110) 상부에 부착되는 반도체 칩(200)과, 상기 반도체 칩(200)의 상부에 형성되는 알루미늄 패드(110)와, 상기 알루미늄 패드(110)에 일측이 접합되고 타측은 리드프레임(100)의 리드(120)에 접합되는 클립구조체(400)와, 상기 반도체 칩(200)과 클립구조체(400)를 몰딩에 의해 감싸는 형태로 형성되는 봉지재(500);로 구성된다.
그리고 상기 리드프레임(100)의 접합부분에는 솔더 또는 에폭시수지 계열의 제1접착층(600)에 의해 접합되고, 상기 알루미늄 패드(110)와 클립구조체(400)의 접합부분에는 솔더 계열의 제2접착층(700)에 의해 클립구조체(400)가 직접 접합되되, 상기 클립구조체(400)의 재질은 알루미늄으로 적용하여 제2접착층(700)에는 접합과정에서 생성된 금속화합물(710)이 상부와 하부에 각각 분포된 형태가 되는 것을 특징으로 한다.
본 발명에서 예시하는 알루미늄 패드(110)와 알루미늄 재질의 클립구조체(400)는 알루미늄 100중량부로 이루어진 순금속을 의미하는 것이 아니라 알루미늄이 주 성분인 것, 즉 중량비가 최소 50%를 넘는 것, 예를 들어 55% 이상의 알루미늄을 함유하면 충분하다고 해석되어야 할 것이다.
본 발명의 특징은 알루미늄 패드(300)와 클립구조체(400)의 접합을 위한 별도의 금속범프를 형성하지 않고, 알루미늄 패드(300)상에 직접 솔더링하여 클립구조체(400)를 접합함으로써, 생산성을 높이고 금속범프 사용에 따른 구조적 문제점을 해결할 수 있게 된다.
도 1은 본 발명의 기본적인 실시예에 해당하는 제1-1실시예를 나타낸 것으로서 리드프레임(100)은 반도체 칩(200)이 올려지는 패드(110)와 반도체 칩(200)과 전기적 연결이 이루어지는 리드(120)로 구성되는데, 본 발명은 이러한 리드프레임(100)의 형태뿐만 아니라 메탈패턴이 형성된 기판형태로도 얼마든지 변경적용이 가능하다. 예를 들어 PCB 로 만들어진 강고한 기판, 절연소재(세라믹, AlN, Si3N4등) 위에 금속 패턴을 올려서 만든 기판이나 폴리이미드 소재로 만들어진 유연한 기판도 리드프레임(100)에 포함된다.
상기 알루미늄 패드(300)는 반도체 칩(200)의 상부에 형성되는 것으로, 와이어 본딩용으로 제조된 반도체 칩(200)에는 클립구조체(400)를 직접 본딩할 수 없기 때문에 일정한 두께로 형성되는 구성이다. 그리고 본 발명에서의 알루미늄 패드(300)는 최적화된 금속화합물(710)을 구성하기 위해 1 내지 6㎛(마이크로미터)의 두께로 형성되어 있는 것이 바람직하다. 상기 알루미늄 패드(300)의 두께는 클립구조체(400)의 접합 이전의 두께를 의미하는 것으로서, 제2접착층(700)의 솔더링 과정을 거치게 되면 알루미늄 패드(300)가 용융되어 금속화합물(710)로 확산되기 때문에 알루미늄 패드(300)의 두께는 0 내지 4㎛(마이크로미터)로 전보다 줄어들게 되는 것이다.
상기 알루미늄 패드(300)의 두께에 대한 구체적인 상관관계를 좀 더 설명하자면 아래와 같다.
본 발명의 알루미늄 패드(300)의 두께에 대하여 솔더링 이전에 해당하는 초기두께를 ( D )라 가정하고 솔더링 후의 변화된 두께를 ( D1 )으로 가정하게 되면,
(솔더링 전)두께 ( D ) 에 대한 범위가 M1 < D < M2 일때
(솔더링 후)두께 ( D1 )에 대한 범위는 0 < D1 < (2/3)×M2 식이 된다. 이때 0값은 알루미늄 패드의 두께가 완전히 용융된 상태를 의미하는 것이며, (2/3)×M2는 알루미늄 패드의 두께가 해당범위 내에서 가장 두꺼울 때 최대로 용해가능한 범위이다.
다시 한번 예를 들면,
(솔더링 전)두께 ( D ) 에 대한 범위를 1 < D < 6 일때
(솔더링 후)두께 ( D1 )에 대한 범위는 0 < D1 < 4 식이 되는 것이다.
이와 같이 알루미늄 패드(300)의 솔더링 전 초기두께 ( D )와 솔더링 후의 두께 ( D1 )가 상기의 범위 내에서 이루어질 경우 본 발명의 효과를 탁월하게 달성할 수 있게 되는 것이다.
상기 클립구조체(400)는 반도체 칩(200)과 리드프레임(100)의 리드(120)와 전기적 연결을 위한 금속 구조체로서, 알루미늄 재질로 이루어진 것에 큰 특징이 있다. 종래의 금속클립은 솔더링 문제로 인해 구리(Cu) 재질만을 사용하였으나, 본 발명에서는 솔더링을 통해 알루미늄 재질의 클립구조체(400)를 용이하게 접합할 수 있기 때문에 적용이 가능한 것이다.
이와 같이 클립구조체(400)의 재질을 알루미늄으로 적용함으로써, 구리재질의 종래 금속클립보다 단가를 크게 줄일 수 있어 반도체 패키지의 제조비용을 절감할 수 있으며, 무게가 줄어듦에 따라 반도체 패키지를 경량화할 수 있는 효과가 있다.
본 발명의 접착층은 2종류로 이루어질 수 있다. 즉, 리드프레임(100)의 접합부분에는 제1접착층(600)이 적용되고, 알루미늄 패드(300)와 클립구조체(400)의 접합부분에는 제2접착층(700)이 적용되는 것이다. 상기 제1접착층(600)은 솔더 또는 에폭시수지 계열의 전도성 접착제가 사용되며 전기적 연결이 가능하다면 접착제의 종류에 따른 제한이 없다.
그러나, 상기 제2접착층(700)은 솔더 계열의 접착제만 가능하다. 제1접착층(600)과 달리 에폭시수지 계열의 전도성 접착제가 적용될 수 없는 이유는 접착과정에서 금속화합물(710)을 생성할 수 없기 때문이다.
본 발명의 금속화합물(710)은 도 2에 도시한 바와 같이 제2접착층(700) 내에서 알루미늄 패드(300)와 알루미늄 재질의 클립구조체(400)와 근접한 부분에 해당하는 하부와 상부 일정영역에 각각 분포된 형태로 구성되는 것으로서, 솔더링 시 특정온도 이상의 조건에서 알루미늄 패드(300)와 클립구조체(400)의 일부분이 용융되면서 이탈된 금속물질이 제2접착층(700)을 구성하는 솔더 내의 금속성분과 계면반응[界面反應]에 의해 만들어진 화합물이다. 상기 금속화합물(710)은 솔더의 금속성분에 해당하는 물질들이 일부 포함될 수 있으나, 본 발명에서는 무엇보다 알루미늄(Al)성분이 일정량 포함되는 것에 특징이 있다.
이와 같이 제2접착층(700)에 분포되어 있는 알루미늄이 포함된 금속화합물(710)은 알루미늄 패드(300) 및 클립구조체(400)와 유사한 금속특성을 갖기 때문에, 열팽창계수에 따른 구조적 스트레스가 적고 내구성 및 전기적 연결 특성을 향상시킬 수 있는 것이다.
본 발명은 알루미늄 패드(300)와 클립 구조체(400)의 솔더링 접합을 실시하는 과정에서, 금속화합물(710) 100중량부를 기준으로 80 중량부 이상의 주석(Sn)을 사용하면, 0.5 내지 30 중량부의 알루미늄이 금속화합물(710)에 존재함을 확인하였다. 그리고 이때는 도 3a에 도시한 것과 같이, 금속화합물(710)이 알루미늄 패드(300)의 경계면을 기준으로 대략 높이 30um이내의 영역에서 산포하여 흩어져 분포하게 된다.
또한, 본 발명은 알루미늄 패드(300)와 클립 구조체(400)의 솔더링 접합을 실시하는 과정에서, 금속화합물(710) 100 중량부를 기준으로 80 중량부 이상의 납(Pb)을 사용하면, 0.5 내지 30 중량부의 알루미늄이 금속화합물(710)로 존재함을 확인하였다. 그리고 이때는 도 3b에 도시한 것과 같이, 금속화합물(710)이 알루미늄 패드(300)의 경계면을 기준으로 대략 높이 20um이내의 영역에서 조밀하게 분포하게 된다.
도 3a 내지 3b는 제2접착층(700)의 하부 금속화합물(710) 즉, 알루미늄 패드(300)의 경계면을 부분적으로 확대한 것이며, 도 3c는 제2접착층(700)의 상부에 형성된 금속화합물(710) 즉, 클립 구조체(400)의 경계면을 부분적으로 확대한 것이다.
이와 같이 상기 금속화합물(710)에서 알루미늄의 비율은 전체 금속화합물(710)의 100 중량부에 대하여 0.5 내지 30 중량부를 차지하는 것이 바람직한데, 만약 0,5 중량부 미만일 경우 상기의 결합특성에 따른 효과를 제대로 발휘하기 어렵고, 30중량부를 초과할 경우 지나친 알루미늄 성분에 의해 접착부분의 경도가 낮아져 오히려 결합력이 떨어지는 문제점이 발생할 수 있다.
발명자는 알루미늄의 비율이 5중량부 이상인 경우, 금속 화합물(710)의 높이는 알루미늄 패드의 상면에서 최대 30um를 초과하지 않으며 경계부에서 견고하고 치밀한 조직을 형성함을 확인하였다. 또한, 클립구조체(400)의 하면에서는 최대 25um를 초과하지 않으며, 경계부에서 견고하고 치밀한 금속 화합물(71)을 형성함을 확인하였다. 이와 같이 본원발명은 모재와 같은 성분인 알루미늄을 포함한 금속화합물(710)이 상부 및 하부 경계면에 집중적으로 분포하므로 물리적으로 화학적으로 우수한 물성을 확보할 수 있는 것이다.
하지만 5중량부 이상이 금속간 화합물(710)이 산발적으로 솔더링 영역 즉 반도체 칩쪽의 금속간 화합물(710)과 알루미늄 클립쪽의 금속간 화합물(710) 사이의 솔더층안에서도 발견될수 있다.
본 발명은 상기와 같이 금속화합물(710)의 알루미늄 성분을 구성하기 위하여 제2접착층(700)에 용융촉진제가 더 포함되어 솔더링이 원활히 이루어질 수 있도록 한다. 상기 용융촉진제의 바람직한 예로 안티몬(Sb)이 일정량 포함될 수 있는데, 상기 안티몬(Sb)은 200 ~ 300℃의 솔더링 조건에서 알루미늄 패드(300)와 클립구조체(400)를 효과적으로 용융시켜 금속화합물(710)에 알루미늄 성분이 포함될 수 있게 하는 것이다.
종래에는 접착제에 이러한 구성이 존재하지 않아 알루미늄 재질의 본딩패드의 용융이 원활하지 않기 때문에 Ag, Au, Pb 와 같은 금속으로 금속범프를 부착하여 솔더링이 이루어졌던 것이다. 따라서, 본 발명은 제2접착층(700)에 알루미늄 패드(300)와 클립구조체(400)의 용융을 촉진할 수 있는 용융촉진제가 더 포함됨으로써 별도의 금속범프를 사용하지 않고 클립구조체(400)를 직접 접합할 수 있고, 금속화합물속(710)에 포함된 알루미늄에 의해 결합특성을 우수하게 하는 이점을 갖는 것이다.
도 4는 본 발명의 1-2실시예를 나타낸 것으로서, 1-1실시예에서 추가적인 전기적 연결을 위해 본딩와이어(800)를 더 연결한 실시예이다. 상기 본딩와이어(800)는 제1본딩와이어(810)와 제2본딩와이어(820)로 이루어질 수 있다.
상기 제1본딩와이어(810)는 클립구조체(400)와 다른 구성을 전기적으로 연결하는 것으로, 연결 대상은 도면에 도시한 바와 같이 리드프레임(100)의 리드(120)에 연결될 수도 있고, 도면에 도시하지 않은 또 다른 제2의 반도체칩(미도시)과 연결될 수도 있다.
그리고 상기 제2본딩와이어(820)는 필요에 따라 클립구조체(400)가 연결된 반대편에 반도체 칩(200)과 리드(120)를 전기적으로 연결하는 구성이다.
1-2실시예의 특징은 제1본딩와이어(810)가 알루미늄으로 이루어진 클립구조체(400)에 직접 본딩되는 것에 있다. 만약, 종래와 같이 구리 재질의 금속클립으로 이루어질 경우, 구리의 특성상 산화에 약하기 때문에 본딩을 위해 반드시 별도의 은이나 금, 니켈 등의 금속으로 도금처리를 거쳐야 한다. 따라서, 본 발명은 별도의 도금공정을 거치지 않고 제2본딩와이어(820)가 클립구조체(400)에 직접 본딩이 가능하기 때문에 생산성을 높일 수 있고 별도의 도금 처리를 하지 않아 생산 원가를 낮출 수 있게 된다.
도 5는 본 발명에 따른 반도체 패키지의 2-1실시예를 나타낸 도면으로서, 2개의 반도체 칩(200)과, 2개의 클립구조체(400)가 적층 연결된 구성이다. 상기 제2실시예의 구성을 구체적으로 설명하자면, 패드(110)와 리드(120)로 구성되는 리드프레임(100)과, 상기 리드프레임(100)의 패드(110) 상부에 부착되는 제1반도체 칩(210)과, 상기 제1반도체 칩(210)의 상부에 형성되는 제1알루미늄 패드(310)와 상기 제1알루미늄 패드(310)에 일측이 접합되고 타측은 리드프레임(100)의 리드(120)에 접합되는 제1클립구조체(410)와, 상기 제1클립구조체(410) 상부에 부착되는 제2반도체 칩(220)과, 상기 제2반도체 칩(220)의 상부에 형성되는 제2알루미늄 패드(320)와, 상기 제2알루미늄 패드(320)에 일측이 접합되고 타측은 리드프레임(100)의 리드(120)에 접합되는 제2클립구조체(420)와, 상기 제1,2반도체 칩(210),(220)과 제1,2클립구조체(410),(420)를 몰딩에 의해 감싸는 형태로 형성되는 봉지재(500);로 구성된다.
그리고 상기 리드프레임(100)의 접합부분과 제1클립구조체(410)와 제2반도체 칩(220)의 접합부분에는 솔더 또는 에폭시수지 계열의 제1접착층(600)에 의해 접합되고, 상기 제1,2알루미늄 패드(310),(320)와 제1,2클립구조체(410),(420)의 접합부분에는 솔더 계열의 제2접착층(700)에 의해 제1,2클립구조체(410),(420)가 직접 접합되되, 상기 제1,2클립구조체(410),(420)의 재질은 알루미늄으로 적용하여 제2접착층(700)에는 접합과정에서 생성된 금속화합물(710)이 상부와 하부에 각각 분포된 형태가 되는 것을 특징으로 한다.
상기 2-1실시예도 1-1실시예 및 1-2실시예와 마찬가지로 제2접착층(700)의 금속화합물(710)에는 알루미늄(Al)이 포함되며, 상기 알루미늄의 비율은 전체 금속화합물(710)의 100 중량부에 대하여 2 내지 30 중량부를 차지한다. 알루미늄 패드(300)의 두께에 따른 특성 역시 1-1실시예와 공통으로 적용되기 때문에 반복적인 설명은 생략하고자 한다.
상기 2-1실시예의 제2접착층(700) 역시 앞서 설명한 실시예와 마찬가지로 상,하부에 각각 위치한 제1,2알루미늄 패드(310),(320)와 제1,2클립구조체(410),(420)를 통해 솔더링 과정에서 발생하는 금속화합물이 상하로 분포되는 것이다.
도 6은 2-2실시예를 나타낸 것으로 추가적인 전기적 연결을 위해 제1본딩와어이와 제2본딩와이어(820)를 더 구성한 실시예이다. 상기 제1본딩와이어(810)는 제1클립구조체(410)와 리드(120)를 전기적으로 연결하는 구성으로서, 제1본딩와이어(810)는 알루미늄으로 이루어진 제1클립구조체(410)의 상부에 직접 본딩된다.
그리고 제2본딩와이어(820)는 필요에 따라서 제1클립구조체(410)가 연결된 반대편에 제1반도체 칩(200)과 리드(120)를 전기적으로 연결하는 구성으로서, 제2본딩와이어(820)는 제1알루미늄 패드(110) 상부에 본딩된다.
아울러, 상기 제2-2실시예 역시 제1본딩와이어(810)는 리드(120)뿐만 아니라 도면에 도시하지 않은 또 다른 제2의 반도체칩(미도시)과 연결될 수도 있음은 물론이다. 그리고 상기 제1본딩와이어(810)가 알루미늄 패드에 직접 본딩됨으로써 얻는 효과는 앞서 설명한 바와 같다.
다음에, 본 발명의 제3실시예로서, 제 1실시예와 같으나 반도체 칩 상에서 최종 노출된 금속으로 알루미늄 패드(110) 대신 은(Ag) 재질의 패드를 사용할 수 있다. 이 경우, 알루미늄 클립 영역에 만들어지는 금속 화합물(71) 전체 중량 대비, 은이 30 ~ 90%의 중량부를 가지고, 알루미늄이 1 ~ 30 중량부를 차지함을 확인하였다. 이 경우에도 전술한 실시예와 같은 효과를 기대할 수 있음은 물론이다.
이상에서 본 발명은 상기 실시예를 참고하여 설명하였지만 본 발명의 기술사상 범위 내에서 다양한 변형실시가 가능함은 물론이다.
100 : 리드프레임 110 : 패드
120 : 리드 200 : 반도체 칩
210 : 제1반도체 칩 220 : 제2반도체 칩
300 : 알루미늄 패드 310 : 제1알루미늄 패드
320 : 제2알루미늄 패드 400 : 클립구조체
410 : 제1클립구조체 420 : 제2클립구조체
500 : 봉지재 600 : 제1접착층
700 : 제2접착층 710 : 금속화합물
800 : 본딩와이어 810 : 제1본딩와이어
820 : 제2본딩와이어

Claims (9)

  1. 패드와 리드로 구성되는 리드프레임;
    상기 리드프레임의 패드 상부에 부착되는 반도체 칩;
    상기 반도체 칩의 상부에 형성되는 알루미늄 패드;
    상기 알루미늄 패드에 일측이 접합되고 타측은 리드프레임의 리드에 접합되는 클립구조체;
    상기 반도체 칩과 클립구조체를 몰딩에 의해 감싸는 형태로 형성되는 봉지재;로 구성되며,
    상기 리드프레임의 접합부분에는 솔더 또는 에폭시수지 계열의 제1접착층에 의해 접합되고, 상기 알루미늄 패드와 클립구조체의 접합부분에는 솔더 계열의 제2접착층에 의해 클립구조체가 직접 접합되되,
    상기 클립구조체의 재질은 알루미늄으로 적용하여 제2접착층에는 접합과정에서 생성된 금속화합물이 상부와 하부에 각각 분포된 형태가 되는 것을 특징으로 하는 저비용 전도성 금속 구조체를 이용한 반도체 패키지.
  2. 제 1항에 있어서,
    상기 제2접착층의 금속화합물에는 알루미늄(Al)이 포함되며, 상기 알루미늄의 비율은 전체 금속화합물의 100 중량부에 대하여 0.5 내지 30 중량부를 차지하는 것을 특징으로 하는 저비용 전도성 금속 구조체를 이용한 반도체 패키지.
  3. 제 1항에 있어서,
    상기 클립구조체에 전기적으로 연결되는 본딩와이어를 더 포함하되, 상기 본딩와이어는 알루미늄으로 이루어진 클립구조체에 직접 본딩되는 것을 특징으로 하는 저비용 전도성 금속 구조체를 이용한 반도체 패키지.
  4. 패드와 리드로 구성되는 리드프레임;
    상기 리드프레임의 패드 상부에 부착되는 제1반도체 칩;
    상기 제1반도체 칩의 상부에 형성되는 제1알루미늄 패드;
    상기 제1알루미늄 패드에 일측이 접합되고 타측은 리드프레임의 리드에 접합되는 제1클립구조체;
    상기 제1클립구조체 상부에 부착되는 제2반도체 칩;
    상기 제2반도체 칩의 상부에 형성되는 제2알루미늄 패드;
    상기 제2알루미늄 패드에 일측이 접합되고 타측은 리드프레임의 리드에 접합되는 제2클립구조체;
    상기 제1,2반도체 칩과 제1,2클립구조체를 몰딩에 의해 감싸는 형태로 형성되는 봉지재;로 구성되며,
    상기 리드프레임의 접합부분과 제1클립구조체와 제2반도체 칩의 접합부분에는 솔더 또는 에폭시수지 계열의 제1접착층에 의해 접합되고, 상기 제1,2알루미늄 패드와 제1,2클립구조체의 접합부분에는 솔더 계열의 제2접착층에 의해 제1,2클립구조체가 직접 접합되되,
    상기 제1,2클립구조체의 재질은 알루미늄으로 적용하여 제2접착층에는 접합과정에서 생성된 금속화합물이 상부와 하부에 각각 분포된 형태가 되는 것을 특징으로 하는 저비용 전도성 금속 구조체를 이용한 반도체 패키지.
  5. 제 4항에 있어서,
    상기 제2접착층의 금속화합물에는 알루미늄(Al)이 포함되며, 상기 알루미늄의 비율은 전체 금속화합물의 100 중량부에 대하여 0.5 내지 30 중량부를 차지하는 것을 특징으로 하는 전도성 금속 구조체를 이용한 반도체 패키지.
  6. 제 4항에 있어서,
    상기 제1클립구조체에 전기적으로 연결되는 본딩와이어를 더 포함하되, 상기 본딩와이어는 알루미늄으로 이루어진 제1클립구조체에 직접 본딩되는 것을 특징으로 하는 저비용 전도성 금속 구조체를 이용한 반도체 패키지.
  7. 제 2항 또는 제5항에 있어서,
    상기 알루미늄의 비율이 5중량부 이상인 경우, 금속 간 화합물의 높이는 알루미늄 패드의 상면에서 최대 30um를 초과하지 않으며, 클립구조체 또는 제1클립구조체의 하면에서 최대 25um를 초과하지 않는 것을 특징으로 하는 저비용 전도성 금속 구조체를 이용한 반도체 패키지.
  8. 패드와 리드로 구성되는 리드프레임;
    상기 리드프레임의 패드 상부에 부착되는 반도체 칩;
    상기 반도체 칩의 상부에 형성되는 은 패드;
    상기 은 패드에 일측이 접합되고 타측은 리드프레임의 리드에 접합되는 클립구조체;
    상기 반도체 칩과 클립구조체를 몰딩에 의해 감싸는 형태로 형성되는 봉지재;로 구성되며,
    상기 리드프레임의 접합부분에는 솔더 또는 에폭시수지 계열의 제1접착층에 의해 접합되고, 상기 은 패드와 클립구조체의 접합부분에는 솔더 계열의 제2접착층에 의해 클립구조체가 직접 접합되되,
    상기 클립구조체의 재질은 알루미늄으로 적용하여 제2접착층에는 접합과정에서 생성된 금속화합물이 상부와 하부에 각각 분포된 형태가 되는 것을 특징으로 하는 저비용 전도성 금속 구조체를 이용한 반도체 패키지.
  9. 제 8항에 있어서,
    상기 제2접착층의 금속화합물에는 알루미늄(Al)과 은(Ag)이 포함되며, 알루미늄 클립 영역에 만들어지는 전체 금속간 화합물(71) 100중량부 대비, 은이 30 ~ 90의 중량부를 가지고, 알루미늄이 1 ~ 30 중량부를 차지하는 것을 특징으로 하는 저비용 전도성 금속 구조체를 이용한 반도체 패키지.



KR1020190020829A 2018-04-10 2019-02-22 저비용 전도성 금속 구조체를 이용한 반도체 패키지 KR102222146B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/354,198 US11189550B2 (en) 2018-04-10 2019-03-15 Low-cost semiconductor package using conductive metal structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180041757 2018-04-10
KR1020180041757 2018-04-10

Publications (2)

Publication Number Publication Date
KR20190118501A true KR20190118501A (ko) 2019-10-18
KR102222146B1 KR102222146B1 (ko) 2021-03-05

Family

ID=68462833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190020829A KR102222146B1 (ko) 2018-04-10 2019-02-22 저비용 전도성 금속 구조체를 이용한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR102222146B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102325217B1 (ko) * 2020-05-18 2021-11-11 제엠제코(주) 멀티 다이 스택 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514242A (ja) * 2005-11-01 2009-04-02 エヌエックスピー ビー ヴィ 半導体ダイの実装方法および半導体パッケージ
KR101643332B1 (ko) * 2015-03-20 2016-07-27 제엠제코(주) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
KR20180006839A (ko) * 2016-07-11 2018-01-19 앰코 테크놀로지 인코포레이티드 클립 정렬 노치를 갖는 반도체 패키지 및 관련 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514242A (ja) * 2005-11-01 2009-04-02 エヌエックスピー ビー ヴィ 半導体ダイの実装方法および半導体パッケージ
KR101643332B1 (ko) * 2015-03-20 2016-07-27 제엠제코(주) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
KR20180006839A (ko) * 2016-07-11 2018-01-19 앰코 테크놀로지 인코포레이티드 클립 정렬 노치를 갖는 반도체 패키지 및 관련 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102325217B1 (ko) * 2020-05-18 2021-11-11 제엠제코(주) 멀티 다이 스택 반도체 패키지

Also Published As

Publication number Publication date
KR102222146B1 (ko) 2021-03-05

Similar Documents

Publication Publication Date Title
US6621152B2 (en) Thin, small-sized power semiconductor package
US7691681B2 (en) Chip scale package having flip chip interconnect on die paddle
US8188579B1 (en) Semiconductor device including leadframe having power bars and increased I/O
US20080048308A1 (en) Stackable packages for three-dimensional packaging of semiconductor dice
US20020033530A1 (en) Semiconductor device and semiconductor module
KR19980054344A (ko) 표면 실장형 반도체 패키지 및 그 제조 방법
KR100201036B1 (ko) 범프, 범프를 갖는 반도체 칩 및 패키지 그리고 실장 방법 및 반도체 장치
WO2006014418A2 (en) Encapsulated semiconductor device with reliable down bonds
KR101293685B1 (ko) 반도체 디바이스용 높은 접착 라인 두께
DE102010000407A1 (de) Halbleiter-Package mit einem aus Metallschichten bestehenden Band
US7825501B2 (en) High bond line thickness for semiconductor devices
KR102222146B1 (ko) 저비용 전도성 금속 구조체를 이용한 반도체 패키지
US11189550B2 (en) Low-cost semiconductor package using conductive metal structure
KR102134718B1 (ko) 전도성 금속 구조체를 이용한 반도체 패키지
US8674485B1 (en) Semiconductor device including leadframe with downsets
KR102216738B1 (ko) 반도체 패키지용 클립구조체
KR20100050640A (ko) 반도체 패키지 제조용 리드프레임 및 이의 도금 방법
KR20190007936A (ko) 복합 클립 구조체 및 이를 이용한 반도체 패키지
CN114050144A (zh) 半导体封装装置及其制造方法
CN209843696U (zh) 利用导电性金属结构体的半导体封装
US10714450B2 (en) Method of bonding terminal of semiconductor chip using solder bump and semiconductor package using the same
JP2716355B2 (ja) 半導体装置の製造方法
CN214279951U (zh) 半导体封装结构
JP7312814B2 (ja) 電子装置および電子装置の製造方法
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant