JPH01239961A - Ｉｃパツケージ - Google Patents

Ｉｃパツケージ

Info

Publication number
JPH01239961A
JPH01239961A JP63067935A JP6793588A JPH01239961A JP H01239961 A JPH01239961 A JP H01239961A JP 63067935 A JP63067935 A JP 63067935A JP 6793588 A JP6793588 A JP 6793588A JP H01239961 A JPH01239961 A JP H01239961A
Authority
JP
Japan
Prior art keywords
terminals
chip
face
terminal
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63067935A
Other languages
English (en)
Inventor
Koji Nonokawa
野々川　浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63067935A priority Critical patent/JPH01239961A/ja
Publication of JPH01239961A publication Critical patent/JPH01239961A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body

Landscapes

  • Multi-Conductor Connections (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は工Ｃのパッケージに関するものである。
〔従来の技術〕
第３図および第４図は従来のＩＣパッケージである。図
においてｆｌｌは工Ｃチップを封止するモールド部、（
２）はＩＣチップ、（３）は端子部、（４１は接続部で
ある。
次に構造について説明する。第３図において端子部（２
）は全てモールド部ｆｉｌの側ｌからのみ出る構造とな
っている。第４図に断面図を示すＩＣチップ（２）は接
続部（４）で端子部（３）に接続される。端子部（３）
はモールド部（１）の（Ｆ２Ｏ面から外部へ出る。
〔発明が解決しようとする課題〕
従来のＩＣパンケージは以上のように構成されているの
で多数の端子を必要とする場合、端子の自体を小さくす
るか端子間隔を小さ（する。もしくは、パッケージ自体
を大きくすることが必要でそれら物理的限界以上の端子
数を必要とするＩＣチップは使用できないなどの問題が
あった。
この発明は上記のような問題点を解消するためになされ
たもので端子数のより多い工Ｃパッケージを得ることを
目的とする。
〔課題を解決するための手段〕
この発明に係るＩＣパンケージはモールド部の上面、側
面、底囲のうちの２つ以上の位置に端子を配置したもの
である。
〔作用〕
この発明におけるＩＣパッケージは端、子の配置の自由
度が太き（なりより多くの端子数を得ることができる。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する。
第１図及び第２図においてｆｌ）はＩＣチップを封止す
るモールド部、（２）はＩＣチップ、（３）は側面の端
子部、（４）は側ＵＩＩＪ端子の接続部、（５）は上面
の端子部、（６）は上面端子の接続部である。
次に構造について説明する。
第１図において端子は側面及び上面の両方から出る構造
となっている。
第２図に断面を示す。ＩＣチップ（３）は側面端子の接
続部（４）で側面の端子（３）へ、上面端子の接続部（
６）で土面の端子部（５）へそれぞれ接続される。
なお上記実施例では側面及び底面から端子のＷる場合に
ついて説明したが側面、底面、上面の紹ノ入合わせはこ
の組合わせでなくてもよい。
また端子数については上記実施例と同じでなくてよい。
またビンの形状は上記実施例と同じでなくてよい。
またモールド部の形状は上記実施例と同じでなくてよい
。
オた接続部の形状及び接続方法は上記実施例と同じでな
くてよい。
〔発明の効果〕
以上のようにこの発明によれば端子数を増大できるので
ＩＣチップとの入出力の信号を多（できる。また入出力
の信号が少なくてよい場合にも。
チップのテスト用端子として使用でき不良検出を容易に
することができる。
【図面の簡単な説明】
第１図、第２図はそれぞれこの発明の一実施例による工
Ｃパンケージを示す構造図及び断面図である。第３図、
第４図はそれぞれ従来のＩＣパンケージを示す構造図及
び断面図である。 図において、（１）は工Ｃチップ、（３）は端子部、（
５）は上面の端子部を示す。 なお２図中同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 　モールド部の上面、側面、底面の３つの内の２つ以上
    に端子を備えたことを特徴とするＩＣパッケージ。
JP63067935A 1988-03-22 1988-03-22 Ｉｃパツケージ Pending JPH01239961A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63067935A JPH01239961A (ja) 1988-03-22 1988-03-22 Ｉｃパツケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63067935A JPH01239961A (ja) 1988-03-22 1988-03-22 Ｉｃパツケージ

Publications (1)

Publication Number Publication Date
JPH01239961A true JPH01239961A (ja) 1989-09-25

Family

ID=13359282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63067935A Pending JPH01239961A (ja) 1988-03-22 1988-03-22 Ｉｃパツケージ

Country Status (1)

Country Link
JP (1) JPH01239961A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818105A (en) * 1994-07-22 1998-10-06 Nec Corporation Semiconductor device with plastic material covering a semiconductor chip mounted on a substrate of the device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818105A (en) * 1994-07-22 1998-10-06 Nec Corporation Semiconductor device with plastic material covering a semiconductor chip mounted on a substrate of the device

Similar Documents

Publication Publication Date Title
EP0890989A4 (en) SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE DEVICE
JPH01239961A (ja) Ｉｃパツケージ
JPH04221837A (ja) 半導体装置
JPS62113459A (ja) フイルムキヤリア
KR920007131A (ko) 반도체 장치
KR950028594A (ko) 싱글 포인트 본딩 방법
JPS61114550A (ja) 論理回路装置
JPH01273343A (ja) リードフレーム
JPH04137553A (ja) 半導体装置用リードフレーム
JPH06196609A (ja) リードフレームおよびそれを用いた半導体装置
JPH0297049A (ja) 集積回路用パッケージ装置
JPH02142151A (ja) 集積回路装置
JPS55124248A (en) Leadless package
JPS5753151A (en) And circuit
JP2707585B2 (ja) 集積回路装置
JPS63116453A (ja) リ−ドフレ−ム
JPS62125638A (ja) 混成集積回路
JPH03129840A (ja) 樹脂封止型半導体装置
JPH03152966A (ja) 半導体装置用リードフレーム
EP0312942A3 (de) Proteine mit Prourokinase-Aktivität, ihre Herstellung und Verwendung
JPH03149841A (ja) 長方形パッドを有する半導体装置
JPH05190674A (ja) 半導体集積回路装置
JPH04298071A (ja) 半導体素子実装方法
JPH04118955A (ja) 半導体集積回路用封止装置
JPH0358464A (ja) 半導体装置