JPH01237865A - Ｄｍａ転送制御回路 - Google Patents
Ｄｍａ転送制御回路Info
- Publication number
- JPH01237865A JPH01237865A JP6541388A JP6541388A JPH01237865A JP H01237865 A JPH01237865 A JP H01237865A JP 6541388 A JP6541388 A JP 6541388A JP 6541388 A JP6541388 A JP 6541388A JP H01237865 A JPH01237865 A JP H01237865A
- Authority
- JP
- Japan
- Prior art keywords
- data
- control circuit
- peripheral device
- microprocessor
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 45
- 230000010365 information processing Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract 3
- 230000000593 degrading effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＤＭＡ転送制御回路に関し、特に、周辺装置
制御ＬＳＩが主記憶回路をアクセスする速度に比べてで
マイクロプロセッサが主記憶回路をアクセスする速度の
速いＤＭＫ転送制御回路に関する。
制御ＬＳＩが主記憶回路をアクセスする速度に比べてで
マイクロプロセッサが主記憶回路をアクセスする速度の
速いＤＭＫ転送制御回路に関する。
従来の技術
従来のＤＭＡ転送制御回路においては、周辺装置例ｔＩ
ＩＬＳＩは、マイクロプロセッサバスに接続され、主記
憶回路のアクセス速度よりも遅い速度で主記憶回路にデ
ータ転送していた。 ・発明が解決しようとする
課題 上述のように、従来のＤＭＡ転送制御回路では、周辺装
置制ｍＬＳＩから主記憶回路へのデータ転送を行う場合
に、マイクロプロセッサバスの性能を低下させるという
欠点がある。
ＩＬＳＩは、マイクロプロセッサバスに接続され、主記
憶回路のアクセス速度よりも遅い速度で主記憶回路にデ
ータ転送していた。 ・発明が解決しようとする
課題 上述のように、従来のＤＭＡ転送制御回路では、周辺装
置制ｍＬＳＩから主記憶回路へのデータ転送を行う場合
に、マイクロプロセッサバスの性能を低下させるという
欠点がある。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消し、マイクロプロセッサバスの性能を低下させる
ことなく、周辺装置とのデータ転送を実行することを可
能とした新規なりＭＡ転送制御回路を提供することにあ
る。
従って本発明の目的は、従来の技術に内在する上記欠点
を解消し、マイクロプロセッサバスの性能を低下させる
ことなく、周辺装置とのデータ転送を実行することを可
能とした新規なりＭＡ転送制御回路を提供することにあ
る。
課題を解決するための手段 。
上記目的を達成する為に、本発明に係るＤＭＡ転送制御
回路は、マイクロプロセッサバスの制御を行うマイクロ
プロセッサバス制御回路と、ＤＭＡ転送のために主記憶
回路のアドレスを生成するアドレスカウンタと、データ
転送数をカウントするデータカウンタと、データ転送の
ためにデータを一時保持するデータバッファと、周辺装
置制御ＬＳＩの制御データを一時保持する制御データバ
ッファと、周辺装置制御ＬＳＩを制御する周辺装置制御
ＬＳＩ制御回路とを有している。マイクロプロセ・ソサ
が周辺装置制御ＬＳＩをアクセスする際には、制御デー
タバッファを介して制御データの読み書きを行う。周辺
装置制御ＬＳＩよりのＤＭＡ転送要求より周辺装置から
データを読み出す際には、周辺装置制御ＬＳＩ制御回路
を介してデータバッファにデータが保持された時点でア
ドレスカウンタにより主記憶回路のアドレスを生成し、
マイクロプロセッサバス制御回路を介して、データバッ
ファのデータを主記憶装置に書き込む。
回路は、マイクロプロセッサバスの制御を行うマイクロ
プロセッサバス制御回路と、ＤＭＡ転送のために主記憶
回路のアドレスを生成するアドレスカウンタと、データ
転送数をカウントするデータカウンタと、データ転送の
ためにデータを一時保持するデータバッファと、周辺装
置制御ＬＳＩの制御データを一時保持する制御データバ
ッファと、周辺装置制御ＬＳＩを制御する周辺装置制御
ＬＳＩ制御回路とを有している。マイクロプロセ・ソサ
が周辺装置制御ＬＳＩをアクセスする際には、制御デー
タバッファを介して制御データの読み書きを行う。周辺
装置制御ＬＳＩよりのＤＭＡ転送要求より周辺装置から
データを読み出す際には、周辺装置制御ＬＳＩ制御回路
を介してデータバッファにデータが保持された時点でア
ドレスカウンタにより主記憶回路のアドレスを生成し、
マイクロプロセッサバス制御回路を介して、データバッ
ファのデータを主記憶装置に書き込む。
実施例
次に、本発明をその好ましい一実施例について図面を参
照して具体的に説明する。
照して具体的に説明する。
第１図は本発明に係るＤＭＡ転送制御回路を含む情報処
理システムの一実施例を示すブロック構成図である。
理システムの一実施例を示すブロック構成図である。
第１図において、本発明に係るＤＭＡ転送制御回路４は
、マイクロプロセッサバス３〈以後バスと略記する）の
制御を行うマイクロプロセッサバス制御回路７（以後バ
ス制御回路と略記する）と、ＤＭＡ転送のために主記憶
回路２のアドレスを生成するアドレスカウンタ８と、デ
ータ転送数をカウントするデータカウンタ９と、データ
転送のためにデータを一時保持するデータバッファＩＯ
と、周辺装置制御ＬＳＩ ５ （以後周辺ＬＳＩと略記
する）の制御データを一時保持する制御データバッファ
１１と、周辺ＬＳＩ ５を制御する周辺装置制御ＬＳＩ
制御回路１２（以後周辺ＬＳＩ制御回路と略記する）を
含む。マイクロプロセッサ１と主記憶回路２とＤＭＡ転
送制御回路４は、バス３を介して相互に接続されている
。周辺装置６は周辺ＬＳＩ ５を介してＤＭＡ転送制御
回路４に接続されている。通常、周辺ＬＳＩ ５の主記
憶回路２をアクセスする速度は、マイクロプロセッサ１
に比べ遅いために、バス３に周辺 ＬＳＩ ５を接１続
して、周辺ＬＳＩ ５からバス３を介して主記憶回路２
とのデータ転送を行うと、バス３の性能を低下させる１
：とになる。
、マイクロプロセッサバス３〈以後バスと略記する）の
制御を行うマイクロプロセッサバス制御回路７（以後バ
ス制御回路と略記する）と、ＤＭＡ転送のために主記憶
回路２のアドレスを生成するアドレスカウンタ８と、デ
ータ転送数をカウントするデータカウンタ９と、データ
転送のためにデータを一時保持するデータバッファＩＯ
と、周辺装置制御ＬＳＩ ５ （以後周辺ＬＳＩと略記
する）の制御データを一時保持する制御データバッファ
１１と、周辺ＬＳＩ ５を制御する周辺装置制御ＬＳＩ
制御回路１２（以後周辺ＬＳＩ制御回路と略記する）を
含む。マイクロプロセッサ１と主記憶回路２とＤＭＡ転
送制御回路４は、バス３を介して相互に接続されている
。周辺装置６は周辺ＬＳＩ ５を介してＤＭＡ転送制御
回路４に接続されている。通常、周辺ＬＳＩ ５の主記
憶回路２をアクセスする速度は、マイクロプロセッサ１
に比べ遅いために、バス３に周辺 ＬＳＩ ５を接１続
して、周辺ＬＳＩ ５からバス３を介して主記憶回路２
とのデータ転送を行うと、バス３の性能を低下させる１
：とになる。
周辺ＬＳＩ ５よりのＤＭＡ転送要求により周辺装置６
からデータを読み出す処理において、周辺装置６から読
み出されたデータは、周辺ＬＳＩ ５と周辺ＬＳＩ制御
回路１２を介してデータバッファ１０に保持される。こ
のデータがデータバッファＩＯに保持された時点で、ア
ドレスカウンタ８により主記憶回路２のアドレスを生成
し、バス制御回路７を介してデータバッファ１０のデー
タを主記憶回路２に書き込む。
からデータを読み出す処理において、周辺装置６から読
み出されたデータは、周辺ＬＳＩ ５と周辺ＬＳＩ制御
回路１２を介してデータバッファ１０に保持される。こ
のデータがデータバッファＩＯに保持された時点で、ア
ドレスカウンタ８により主記憶回路２のアドレスを生成
し、バス制御回路７を介してデータバッファ１０のデー
タを主記憶回路２に書き込む。
マイクロプロセッサ１が周辺ＬＳＩ ５をアクセスする
際には、制御データバッファ１１を介して制御データの
読み書きを行う。
際には、制御データバッファ１１を介して制御データの
読み書きを行う。
発明の詳細
な説明した様に、本発明のＤＭＡ転送制御回路によれば
、ハード量の増加を最小にして、マイクロプロセッサバ
スの性能を低下させることなく、周辺装置とのデータ転
送を行うことが可能である。
、ハード量の増加を最小にして、マイクロプロセッサバ
スの性能を低下させることなく、周辺装置とのデータ転
送を行うことが可能である。
第１図は本発明に係るＤＭＡ転送制御回路を含むデータ
処理システムの一実施例を示すブロック構成図である。 １・・・マイクロプロセッサ、２・・・主記憶回路、３
・・・マイクロプロセッサバス、４・・・ＤＭＡ転送制
御回路、５・・・周辺装置制ａＩＬＳＩ、６・・−周辺
装置、７・・・マイクロプロセッサバス制御回路、８・
・・アドレスカウンタ、９・・・データカウンタ、ｌＯ
・・・データバッファ、１１・・・制御データバッファ
、１２・・・周辺装置制御ＬＳＩ制御回路 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 第１図
処理システムの一実施例を示すブロック構成図である。 １・・・マイクロプロセッサ、２・・・主記憶回路、３
・・・マイクロプロセッサバス、４・・・ＤＭＡ転送制
御回路、５・・・周辺装置制ａＩＬＳＩ、６・・−周辺
装置、７・・・マイクロプロセッサバス制御回路、８・
・・アドレスカウンタ、９・・・データカウンタ、ｌＯ
・・・データバッファ、１１・・・制御データバッファ
、１２・・・周辺装置制御ＬＳＩ制御回路 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 第１図
Claims (1)
- マイクロプロセッサ、主記憶回路、マイクロプロセッサ
バス、ＤＭＡ転送制御回路、周辺装置制御ＬＳＩおよび
周辺装置を含む情報処理システムにおいて、前記マイク
ロプロセッサ、前記主記憶回路および前記口ＭＡ転送制
御回路は前記マイクロプロセッサバスに接続され、前記
ＤＭＡ転送制御回路は、前記マイクロプロセッサバスの
制御を行うマイクロプロセッサバス制御回路と、ＤＭＡ
転送のために前記主記憶回路のアドレスを生成するアド
レスカウンタと、データ転送数をカウントするデータカ
ウンタと、データ転送のためにデータを一時保持するデ
ータバッファと、前記周辺装置制御ＬＳＩの制御データ
を一時保持する制御データバッファと前記周辺装置制御
ＬＳＩを制御する周辺装置制御ＬＳＩ制御回路とを有し
、前記マイクロプロセッサが前記周辺装置制御ＬＳＩを
アクセスする際には前記制御データバッファを介して制
御データの読み書きを行い、前記周辺装置制御ＬＳＩよ
りのＤＭＡ転送要求により前記周辺装置からデータを読
み出す際には前記周辺装置制御ＬＳＩ制御回路を介して
前記データバッファにデータが保持された時点で前記ア
ドレスカウンタにより前記主記憶回路のアドレスを生成
し、前記マイクロプロセッサバス制御回路を介して前記
データバッファのデータを前記主記憶装置に書き込むこ
とを特徴とするＤＭＡ転送制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6541388A JPH01237865A (ja) | 1988-03-18 | 1988-03-18 | Ｄｍａ転送制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6541388A JPH01237865A (ja) | 1988-03-18 | 1988-03-18 | Ｄｍａ転送制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01237865A true JPH01237865A (ja) | 1989-09-22 |
Family
ID=13286326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6541388A Pending JPH01237865A (ja) | 1988-03-18 | 1988-03-18 | Ｄｍａ転送制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01237865A (ja) |
-
1988
- 1988-03-18 JP JP6541388A patent/JPH01237865A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3180362B2 (ja) | 情報処理装置 | |
| JP2001229115A (ja) | Ａｔａｐｉコマンド処理方式 | |
| JPH01237865A (ja) | Ｄｍａ転送制御回路 | |
| JP2568017B2 (ja) | マイクロプロセッサ及びそれを使用したデータ処理システム | |
| JP4592944B2 (ja) | Ｃｐｕインターフェース回路 | |
| JPH04130551A (ja) | キャッシュ制御方法 | |
| JP2876488B2 (ja) | 半導体ファイルメモリ装置 | |
| JP3039391B2 (ja) | メモリシステム | |
| JPH01240960A (ja) | Ｄｍａ転送制御回路 | |
| JP3703958B2 (ja) | 情報処理装置 | |
| JP3517884B2 (ja) | データ処理装置 | |
| JP3136681B2 (ja) | データ処理装置 | |
| JPH0981500A (ja) | 仮想ｄｍａ転送方法 | |
| JP2005025371A (ja) | ディスクアレイ装置及びデータ書き込み制御方法 | |
| JP2642087B2 (ja) | 主記憶装置間データ転送処理機構 | |
| JP2768022B2 (ja) | メモリコントローラ | |
| JP3219422B2 (ja) | キャッシュメモリ制御方式 | |
| JP2752834B2 (ja) | データ転送装置 | |
| JP2671743B2 (ja) | マイクロコンピュータ | |
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JPS62221751A (ja) | ペ−ジング方式 | |
| JPH0322163A (ja) | コンピュータシステム | |
| JPH0752423B2 (ja) | デ−タ転送制御方式 | |
| JPH05282107A (ja) | 外部記憶装置 | |
| JPS62203257A (ja) | 情報処理装置 |