JPH01237733A - データ転送回路 - Google Patents
データ転送回路Info
- Publication number
- JPH01237733A JPH01237733A JP63063256A JP6325688A JPH01237733A JP H01237733 A JPH01237733 A JP H01237733A JP 63063256 A JP63063256 A JP 63063256A JP 6325688 A JP6325688 A JP 6325688A JP H01237733 A JPH01237733 A JP H01237733A
- Authority
- JP
- Japan
- Prior art keywords
- parity
- data
- register
- signal
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野」
本発明はデータ転送回路のデータ保証に関係し、特にク
ロック回路部の障害に対してもデータを保証する回路で
ある。
ロック回路部の障害に対してもデータを保証する回路で
ある。
〔従来の技術］
シフトレジスタで構成したデータ転送回路は、シフトレ
ジスタのクロックを作成する回路に障害が発生した場合
、パリティ検査だけではこの障害を検出できない。この
為従来はシフトレジスタのセット入力又はリセット入力
を利用して意図的にパリティエラー状態７作成しパリテ
ィ検査で障害を検出していた。なお、この種の装置とし
て関連するものには特開昭５Ａ−６１４３７号が挙げら
れる。
ジスタのクロックを作成する回路に障害が発生した場合
、パリティ検査だけではこの障害を検出できない。この
為従来はシフトレジスタのセット入力又はリセット入力
を利用して意図的にパリティエラー状態７作成しパリテ
ィ検査で障害を検出していた。なお、この種の装置とし
て関連するものには特開昭５Ａ−６１４３７号が挙げら
れる。
上記従来技術は１次の手順で動作していた。例として２
段のシフトレジスタを考える。最初に前段のレジスタに
＄１データを取込む。次に後段のレジスタに第１デニタ
乞送信する。仄に前段のレジスタをリセットしパリティ
エラー状態にする。
段のシフトレジスタを考える。最初に前段のレジスタに
＄１データを取込む。次に後段のレジスタに第１デニタ
乞送信する。仄に前段のレジスタをリセットしパリティ
エラー状態にする。
次に前段のレジスタＩｃ第２データを取込む。上記の手
１；１を繰返して複数のデータ？転送する。従来技術は
レジスタなリセットする時間が必要な為、データのシフ
ト時間が遅くなるという問題がある。
１；１を繰返して複数のデータ？転送する。従来技術は
レジスタなリセットする時間が必要な為、データのシフ
ト時間が遅くなるという問題がある。
本発明の目的はクロック部の障害を検出し％なおかつ高
速なデータ転送回路を提供することにある。
速なデータ転送回路を提供することにある。
上記目高は、データを転送する毎にパリティの奇偶を反
転することで達成される〇 〔作用〕 通常パリティは奇数パリティ又は偶数パリティのいづれ
か−１で使用される。この為、データ転送途中でシフト
レジスタのクロックを作成する回路に障害が発生した場
合、シフトレジスタには。
転することで達成される〇 〔作用〕 通常パリティは奇数パリティ又は偶数パリティのいづれ
か−１で使用される。この為、データ転送途中でシフト
レジスタのクロックを作成する回路に障害が発生した場
合、シフトレジスタには。
パリティの正しいデータが残る為、パリティ検査では異
常を検出できない。
常を検出できない。
本発明によれば、奇数パリティのデータと偶数パリティ
のデータが交互に転送される為、クロック回路に障害が
発生した場合でも、パリティエラーな検出できる。
のデータが交互に転送される為、クロック回路に障害が
発生した場合でも、パリティエラーな検出できる。
以下、本発明の一実施例を第１図と第２図によＶ）説明
する。第１図は２段のシフトレジスタで構成されたデー
タ転送回路な示す。データｄＯはクロック回路１から出
力されるクロック信号αによりてレジスタ５・レジスタ
乙の順で転送される。奇数パリティジェネレータ３はデ
ータｄＯから奇数パリティを作成する。この奇数パリテ
ィとパリティ反転用フリップ・フロップ７の出力信号Ｃ
火Ｅ・０几した転送パリティ信号ｅＯはデータと同様に
クロック信号αによってレジスタ５・レジスタ乙の順で
転送される。フリップ・フロップ７の出力１３号Ｃはレ
ジスタ５にデータが取込まれる毎にＬレベルからＨレベ
ルへ又はＨレベルからＬレベルに変化するようにあら刀
為じめ設計しておく。したがって、転送ハリティ信号ｅ
ｏは奇数番目のバイトシま奇数パリティに、偶数番目の
バイトは偶数パリティになる。レジスタ６に転送された
パリティ信号ｅ２はクリップ・フロップ７の出力信号Ｃ
とＥ・０几され奇数パリティに戻される。この奇数パリ
ティとレジスタ６に転送されたデータｄ２は、奇数パリ
ティチェッカ４Ｖｃよってパリティ検査される。
する。第１図は２段のシフトレジスタで構成されたデー
タ転送回路な示す。データｄＯはクロック回路１から出
力されるクロック信号αによりてレジスタ５・レジスタ
乙の順で転送される。奇数パリティジェネレータ３はデ
ータｄＯから奇数パリティを作成する。この奇数パリテ
ィとパリティ反転用フリップ・フロップ７の出力信号Ｃ
火Ｅ・０几した転送パリティ信号ｅＯはデータと同様に
クロック信号αによってレジスタ５・レジスタ乙の順で
転送される。フリップ・フロップ７の出力１３号Ｃはレ
ジスタ５にデータが取込まれる毎にＬレベルからＨレベ
ルへ又はＨレベルからＬレベルに変化するようにあら刀
為じめ設計しておく。したがって、転送ハリティ信号ｅ
ｏは奇数番目のバイトシま奇数パリティに、偶数番目の
バイトは偶数パリティになる。レジスタ６に転送された
パリティ信号ｅ２はクリップ・フロップ７の出力信号Ｃ
とＥ・０几され奇数パリティに戻される。この奇数パリ
ティとレジスタ６に転送されたデータｄ２は、奇数パリ
ティチェッカ４Ｖｃよってパリティ検査される。
データ転送途中（仮ＶＣ５バイト目のデータ取込み時と
する）にクロック回路１に障害が発生した場合、レジス
タ６には３バイト目のデータとパリティ（奇数パリティ
）が残る。４バイト目のデータチ墨ツク時は信号ＣはＨ
レベルとなる為、パリティ信号ｅ２は反転され偶数パリ
ティになる。奇数パリティチエツク回路４はパリティエ
ラーを検出する。
する）にクロック回路１に障害が発生した場合、レジス
タ６には３バイト目のデータとパリティ（奇数パリティ
）が残る。４バイト目のデータチ墨ツク時は信号ＣはＨ
レベルとなる為、パリティ信号ｅ２は反転され偶数パリ
ティになる。奇数パリティチエツク回路４はパリティエ
ラーを検出する。
本実施例によればシフトレジスタをリセットすることな
く、クロック回路の障害を検出できる。
く、クロック回路の障害を検出できる。
本発明によれば、クロック部の障害を検出しなおかつ高
速なデータ転送回路を得ることができる０
速なデータ転送回路を得ることができる０
第１図は本発明の一実施例であるデータ転送回路図、第
２図は第１図のタイムチャートである。 １・・・シフトレジスタ用クロック回路２・・・クリッ
プ・フロップ７用クロツク回路３・・・奇数パリティジ
ェネレータ ４・・・奇数パリティチェッカ ５・・・シフトレジスタの前段レジスタ６・・・シフト
レジスタの後段レジスタ７・・・パリティ反転用クリッ
プ・フロップ。 ／−７０−７７１Ｅｌｊ＆ 、ａ、、、
″ｆｒ数バりｔチｍｙノア ７＝−７’ｌｙ７’
７０−ノアｚ−７０ｑ７田シｊ ５・−レジス
タｊ・・−４ト鄭ひ＼°ソテシを守レーア ≦・・・レ
ゾスタ発２ｒＡ
２図は第１図のタイムチャートである。 １・・・シフトレジスタ用クロック回路２・・・クリッ
プ・フロップ７用クロツク回路３・・・奇数パリティジ
ェネレータ ４・・・奇数パリティチェッカ ５・・・シフトレジスタの前段レジスタ６・・・シフト
レジスタの後段レジスタ７・・・パリティ反転用クリッ
プ・フロップ。 ／−７０−７７１Ｅｌｊ＆ 、ａ、、、
″ｆｒ数バりｔチｍｙノア ７＝−７’ｌｙ７’
７０−ノアｚ−７０ｑ７田シｊ ５・−レジス
タｊ・・−４ト鄭ひ＼°ソテシを守レーア ≦・・・レ
ゾスタ発２ｒＡ
Claims (1)
- １ 複数ビットのデータからパリテイを作成するパリテ
イジェネレータと上記パリテイジェネレータで作成した
パリテイとデータを転送する複数段のシフトレジスタと
上記シフトレジスタの出力データをパリテイ検査するパ
リテイチェッカより成る回路において、シフトレジスタ
にデータを転送する毎にパリテイの奇偶を反転する回路
とパリテイを検査する毎にパリテイの奇偶を反転する回
路を設けたことを特徴とするデータ転送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63063256A JPH01237733A (ja) | 1988-03-18 | 1988-03-18 | データ転送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63063256A JPH01237733A (ja) | 1988-03-18 | 1988-03-18 | データ転送回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01237733A true JPH01237733A (ja) | 1989-09-22 |
Family
ID=13223999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63063256A Pending JPH01237733A (ja) | 1988-03-18 | 1988-03-18 | データ転送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01237733A (ja) |
-
1988
- 1988-03-18 JP JP63063256A patent/JPH01237733A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5331645A (en) | Expandable digital error detection and correction device | |
| JPH0728227B2 (ja) | Ｂｃｈ符号の復号装置 | |
| US4498178A (en) | Data error correction circuit | |
| JPH0833842B2 (ja) | 論理演算装置 | |
| JPS617729A (ja) | 短縮形巡回ブロツクコ−ドにおけるエラ−バ−ストを訂正する装置 | |
| JPH01237733A (ja) | データ転送回路 | |
| JP2978220B2 (ja) | フェイルセイフ比較回路 | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| EP0325423B1 (en) | An error detecting circuit for a decoder | |
| JP4582930B2 (ja) | バス照合回路 | |
| JPH0481896B2 (ja) | ||
| JPH01171033A (ja) | 演算装置 | |
| JPH1131084A (ja) | パリティチェック回路 | |
| JPH0638239B2 (ja) | 誤り訂正機構 | |
| JPS62164331A (ja) | デ−タ伝送装置 | |
| SU1732464A1 (ru) | Счетчик импульсов в коде Фибоначчи | |
| SU555538A1 (ru) | Резервированное триггерное устройство | |
| JPS6227814A (ja) | 故障検出回路 | |
| JPS6266353A (ja) | デ−タ記憶回路 | |
| JPH0191543A (ja) | 直列データ転送方式 | |
| SU1359912A1 (ru) | Устройство дл контрол двоично-п теричного кода | |
| JPS63311457A (ja) | 記憶装置のデ−タ読出回路 | |
| JPH0198033A (ja) | データ誤り検出回路 | |
| JPS6373437A (ja) | パリテイ回路検査方式 | |
| JPS6278777A (ja) | 磁気テ−プ制御方式 |