JPH01237622A - 薄膜パターンの製造方法 - Google Patents

薄膜パターンの製造方法

Info

Publication number
JPH01237622A
JPH01237622A JP63065036A JP6503688A JPH01237622A JP H01237622 A JPH01237622 A JP H01237622A JP 63065036 A JP63065036 A JP 63065036A JP 6503688 A JP6503688 A JP 6503688A JP H01237622 A JPH01237622 A JP H01237622A
Authority
JP
Japan
Prior art keywords
thin film
transparent conductive
conductive film
film
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63065036A
Other languages
English (en)
Other versions
JP2733947B2 (ja
Inventor
Mutsumi Matsuo
睦 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP6503688A priority Critical patent/JP2733947B2/ja
Publication of JPH01237622A publication Critical patent/JPH01237622A/ja
Application granted granted Critical
Publication of JP2733947B2 publication Critical patent/JP2733947B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野1 本発明は、透明導電膜を用いる表示装置(例えば液晶ア
クティブマトリックスパネル等)における透明導電膜上
の絶縁膜の開ロバターンに関する。
〔従来の技術J 近年、透明基板上に薄膜トランジスター、タイミング線
、データ線、画素電極を構成したアクティブマトリック
ス基板、対向電極基板、液晶、偏光板とを用いれば、液
晶表示装置(例えば液晶ポケットテレビ等)を製作する
ことが可能である。
第3図は、アクティブマトリックス基板の概略回路図で
ある0m本のデータill  (S、−5,、)とn本
のタイミング線(G、−G、)の交差点には、mn個の
薄膜トランジスター3と画素電極4が配置している。
第4図は、前記アクティブマトリックス基板の1画素の
構造を示すもので(a)は平面図、(b)は(a)のa
−a゛断面図である。5は、データ線となるソース線、
6は、タイミング線となるゲート線、7の部分は薄膜ト
ランジスター。
8は画素電極である。もっと具体的に説明すれば、透明
基板9上にアモルファスシリコン、あるいは多結晶シリ
コン薄膜10を堆積しパターン形成した後、シリコンの
熱酸化等により二酸化シリコン薄膜なるゲート絶縁膜1
1を積層し、さらに金属あるいは不純物を多量に含んだ
多結晶シリコン薄膜を堆積し、ゲート線6及びゲート電
極12をパターン形成する。次に、リン原子あるいはボ
ロン原子をイオン打込みして、ソースドレイン領域を形
成してから層間絶縁膜13を堆積し、ソースおよびトレ
インコンタクトホール14.15を開口する。次に透明
導電膜を堆積し、パターン形成して画素電極8を金属薄
膜を堆積し、パターン形成してソース線5をつくる。こ
こで透明導電膜はITO(インジウムと錫の酸化物)、
金属薄膜としてはAIを使うのが一般的である。さらに
、素子保護をするパッシベーション絶縁膜16を堆積す
る。これは、対向電極基板と画素電極間に直流電流が流
れるのを阻止し、液晶の劣化を防止する役目もある。次
に外部接続用パッド部上のパッシベーション絶縁膜を除
去すれば、アクティブマトリックス基板が完成する。
第5図は、アクティブマトリックス基板の外部との接続
配!Ii5よび、修正方法を示す概略図である。
通常、アクティブマトリックス基板は、大面積領域に、
複雑な薄膜トランジスターを形成するために、配線の断
線が発生しやすい、第5図は、断線が発生しても修正で
きるようにアクティブマトリックス基板に工夫をこらし
たものである0点線はアクティブマトリックス基板の外
周であり、データ線lにおいてS3、S s 、 −”
−、S−1のデータ線には上側のデータ線駆動回路17
よりデータが送られ、S2、S4、・・・、S、のデー
タ線には下側のデータ線駆動回路17′よりデータが送
られる。また、タイミング線2においてはG8、G3、
・”−+ G n −+のタイミング線には、左側のタ
イミング線駆動回路18より信号が送られ、G2、G1
.・・・、G、のタイミング線には、右側のタイミング
線駆動回路18 より信号が送られる。各データ線及び
タイミング線の終端は、主パツド部19と主パツド部側
の補助パッド部20と主パツド部とは反対側の補助パッ
ド部21よりなり、外部駆動回路とは、主パツド部19
を介して接続されている。接続方法としては、主パツド
部上にハンダ層を設けて接続したり、異方性導電膜にて
接着接続するなど種々である。以上のような配線構造に
より、例えば×印箇所にゲート線の断線22が発生すれ
ば、断線ラインの端にある補助パッド20.21を共に
、周辺にある断線修正用配!1123とワイヤーボンデ
ング等で接続すれば断線修正が可能である。
第6図は、データ線例の主パツド部側の構造の拡大平面
図(a)と、(a)のa−a  断面図(b)である、
構造は、右側のソース線の端24と、左側の主パツド部
をつくる外部接続用電極端子25が絶縁膜26に開口さ
れたコンタクトホール27.27゛を介して導電体膜2
8で連結されている。このときソース線の端24は、ア
クティブエリア内のソース#i5と同一材料(例えばA
1等の金属)で構成され、主パツド部をつ(る外部接続
用電極端子25の材料は、画素電極8と同一材料の透明
導電膜で構成され、導電体膜28は。
ゲートl16と同一の材料の金属あるいは不純物を多量
に含んだ多結晶シリコン薄膜で構成され、絶縁膜26は
アクティブエリア内の層間絶縁13で構成されれば、ア
クティブマトリックス基板を作成するときと同時にこの
構造は形成される。29はアクティブエリア内のパッシ
ベーション絶縁膜8と同一のものであり開口することに
よって主バッドぶ19及び補助パッド部20が形成され
る。
【発明が解決しようとする課題] しかし、前述した構造で、通常パッシベーション絶縁膜
8.29として二酸化シリコン薄膜を用い、弗酸素の湿
式のエツチングにて前記パッシベーション絶縁膜を開口
すると、開口部の透明導電膜が異常にエツチングされて
、ひどい部分ではなくなってしまうという現象が発生す
る。もちろん主パツド部をつくる外部接続用電極端子と
して、透明導電膜以外の金属薄膜、例えばソース線と同
一の材料で構成すれば問題ないわけであるが、主バッド
ぶの外部接続用電極端子に金属を用いると金属表面に酸
化膜ができて外部との接続が困難になり、接続方法や接
続ルール(例えば接続面積を十分大きくする)が限定さ
れる。一方透明導電膜は、元来酸化物であるため、前述
した接続抵抗の増加が見られないという長所がある。
そこで、本発明の目的は主パツド部の外部接続用電極端
子として5表面の酸化性に強く安定な透明導電膜を用い
、前記透明導電膜と金属薄膜を被ふくする絶縁膜湿式エ
ツチング時に、透明導電膜の異常エッチを発生しないよ
うな構造をプロセスの追加なしに提供して、安定な外部
への接続を可能にすることにある。
[課題を解決するための手段] 前記課題を解決するため、本発明の薄膜パターンは、基
板上に、パターン形成された透明導電膜及び金属薄膜が
直接あるいは、前記透明導電膜及び金属薄膜とは異なる
導電体膜により連結された構造で、少なくとも前記透明
導電膜及び金属薄膜上に絶縁薄膜があり、前記透明導電
膜及び金属薄膜上の絶縁薄膜の一部を開口した薄膜パタ
ーンにおいて、前記透明導電膜上の絶縁薄膜の開口面積
が、前記金属薄膜上の絶縁薄膜の開口面積より十分大き
いことを特徴とする。
[作 用] 本発明の原理を第7図を用いて説明する。30は浴槽で
あり湿式エツチング液31を入れるためのものである。
左側電極32は、第6図に示されている主バッド19の
透明導電膜に相当し、右側の電極33は補助パッド部2
0の金属薄膜に相当し、左右電極間の連結!I34は、
導電体膜28に相当する。
この模式図において、透明導電膜の異常なエツチングは
、左側電極32が湿式エツチング液31に溶出すること
を意味する。溶出による膜べりを抑制するには、左側電
極32の面積を右側電極31に対して相対的に十分大き
くすればよいことがわかる。これは、透明導電膜上の絶
縁膜の開口面積を、金属薄膜上の絶縁膜の開口面積より
も相対的に十分大きくすることと等価である。しだがっ
て、金属薄膜上の絶縁膜の開口面積を十分小さくできな
い(例えばポンディングエリアは最低必要である)。以
上、透明導電膜をパターン的に広くし、その上の絶縁膜
の開口面積を十分広くとるようにパターンを設計すれば
よい。
[実 施 例1 以下に本発明の実施例を図面に基づいて説明する。第1
図は本発明の第1の実施例を示すものであり、アクティ
ブマトリックス基板の外周部を示した平面図である。断
面構造は第6図と同じである。したがって、24はソー
ス線の端、25は主パツド部をつくる外部接続用電極端
子、28はゲート線と同じ材料からなる導電体層であり
、コンタクトホール27.27′によりソース線と外部
接続用電極端子は連結されている。
透明導電膜からなる主パツド部をつくる外部接続用電極
端子は、全部連結されている他に基板周辺の大面積のダ
ミー領域を占める透明導電膜とも連結されている。
したがってこのような広面積の透明導電膜の上には、補
助パッド部20より十分広い面積の開口部を形成できる
。第1図では、主パツド部側の絶縁膜開口部が全部連結
した構造となっているが、部分的に絶縁膜が残っていて
、開口部が非連続となっていても透明導電膜が連結され
ていればよい。点線は、主パツド部を電気的に分離する
ためのダイシング用ラインであり、レーザー光線等でパ
ターンを分離切断してもかまわない。
もっと具体的には、透明導電膜としてITO(インジウ
ムと錫の酸化物)2000人、金属薄膜としてA180
00人、導電体膜とし′〔、リンドープ多結晶シリコン
薄膜4000Aを用いて、Alt1股上の補助パッド部
間ロバターン面積を0.03mm”  (100Llr
s x30口un)、ITO薄膜上の主パッド部開口面
積を0.3mn+2(100g m X 1000uI
11)とし、ソース線数i ooo本としたとき。
外周部に約3000mm”の開ロバターンを形成し、H
F : II□0=1:6のエッチ・ング液でパッシベ
ーション用絶縁薄膜のS二0□20000人を2分エツ
チングしたところ、主パッド部開口領域のIToは19
00人に抑えられた。
この場合、他の透明導電膜としてSnO□、他の金属薄
膜としてAI −3i 、Al−5i−Cu、Cu、T
i、W、Mo、Au、NiCr 、Cr等。
エツチング液として、HF糸に、酢酸、リン酸。
硝酸を混入したものでよい。
第2図は、本発明の第2の実施例を示すもので、アクテ
ィブマトリックス基板の外周部の平面図(a)と(a)
内のa−a′断面図(b)であり、第1図内の導電体膜
28がなく直接、金属薄膜からなるソース線端24と透
明導電膜よりなる外部接続用端子24が接続された構造
となっている。工程は前述したものと大′差ないので省
略する。各部分の材料も前述したものがもちろん適合す
る。
第1図、第2図において、透明導電謹上の絶縁膜の開口
面積は、金属薄膜上の絶縁膜の開口面積に比べ“十分大
きいとしているが、100倍以上あるのが理想的である
。しかし、lO倍程度しか面積余裕をとれない場合には
、透明導電膜の厚さを十分厚く(例えば、2000人で
良いところを5000Å以上)することで多少の対策に
はなる。
【発明の効果」   − 本発明によれば、以上説明した様に、透明導電膜と金属
薄膜上の絶縁膜を簡単な湿式エツチングにより開口する
にあたり、相対的な開口面積比を周辺のダミー領域を使
って高′め、実質上プロセスを追加することなく透明導
電膜上の開口領域部に異常エッチが発生するのを抑制す
ることができる。
また、かかる発明を用いて、アクティブマトリックス基
板を構成すると1周辺がシールドされた構造になってお
り静電気に強い他、主パッド部開口領域上に、Niメツ
キを無電解で付着させる場合、メツキ膜の均一性が増す
という効果もある。
また本発明は、アクティブマトリックス基板ばかりでな
く透明導電膜側をパネル表示エリア、金属配線側を外部
出力端子とすることが可能な単純マトリックス基板上に
も適用できるものである。
【図面の簡単な説明】
第1図は本発明の第1例であり、アクティブマトリック
ス基板の周辺の平面図である。 第2図(a)(b)は本発明の第2例であり、アクティ
ブマトリックス基板の周辺の平面図(a)と(a)内の
a−a′断面図(b)である。 第3図はアクティブマトリックス基板の概略回路図であ
る6 第4図(a)(b)はアクティブマトリックス基板の1
画素の構造の平面図(a)と(a)内のa−a′断面図
(b)である。 第5図はアクティブマトリックス基板の外部との接続配
ll13よび修正方法を示す概略図である。 第6図(a)(b)はデータ線側の主パツド部側の拡大
平面図(a)と(a)内のa−a′断面図(b)である
。 第7図は透明導電膜の異常エツチングを説明するための
原理図である。 l・・−データ線 2、・・・タイミング線 3・・・薄膜トランジスター 4・・・画素電極 5・・・ソース線 6・ ・ ・ゲート線 7・・・薄膜トランジスター 8・・・画素電極 9・−・透明基板 10・・・アモルファスあるいは多結晶シリコン薄膜 ll・・・ゲート絶縁膜 12・・・ゲート電極 13・・・層間絶縁膜 14・・・ソースコンタクトホール 15・・・ドレインコンタクトホール 16・・・パッシベーション絶縁膜 17.17 ・・・データ線駆動回路 18.18′ ・・・タイミング線駆動回路 19・・・主パツド部 20・・・主パツド部側の補助パッド部21・・・主パ
ツド部とは反対側の補助パッド部 22・・・断線 23・・・断線修正用配線 24・・・ソース線の端 25・・・主パツド部をつくる外部接続用電極端子 26・・・絶縁膜 27.27 ・・・コンタクトホール 28・・・導電体膜 29・・・パッシベーション絶縁膜 30・・・浴槽 31・・・エツチング液 32・・・左側電極 33・・・右側電極 34・・・左右電極間の連結線 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉(他1名)葛 4(苅

Claims (1)

    【特許請求の範囲】
  1.  基板上に、パターン形成された透明導電膜及び金属薄
    膜が直接あるいは、前記透明導電膜及び金属薄膜とは異
    なる導電体膜により連結された構造で、少なくとも前記
    透明導電膜及び金属薄膜上に絶縁薄膜があり、前記透明
    導電膜及び金属薄膜上の絶縁薄膜の一部を開口した薄膜
    パターンにおいて、前記透明導電膜上の絶縁薄膜の開口
    面積が、前記金属薄膜上の絶縁薄膜の開口面積より十分
    大きいことを特徴とする薄膜パターン。
JP6503688A 1988-03-18 1988-03-18 薄膜パターンの製造方法 Expired - Lifetime JP2733947B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6503688A JP2733947B2 (ja) 1988-03-18 1988-03-18 薄膜パターンの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6503688A JP2733947B2 (ja) 1988-03-18 1988-03-18 薄膜パターンの製造方法

Publications (2)

Publication Number Publication Date
JPH01237622A true JPH01237622A (ja) 1989-09-22
JP2733947B2 JP2733947B2 (ja) 1998-03-30

Family

ID=13275340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6503688A Expired - Lifetime JP2733947B2 (ja) 1988-03-18 1988-03-18 薄膜パターンの製造方法

Country Status (1)

Country Link
JP (1) JP2733947B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04125522A (ja) * 1990-09-17 1992-04-27 Nec Corp アクティブマトリクス液晶ディスプレイ
JPH10161152A (ja) * 1996-11-29 1998-06-19 Seiko Epson Corp 液晶パネル用基板およびそれを用いた液晶パネル並びに投写型表示装置
JP2004126597A (ja) * 2003-10-06 2004-04-22 Seiko Epson Corp 液晶パネル用基板およびそれを用いた液晶パネル並びに投写型表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61128289A (ja) * 1984-11-28 1986-06-16 キヤノン株式会社 液晶装置およびその補修方法
JPS62131578A (ja) * 1985-12-03 1987-06-13 Seiko Instr & Electronics Ltd 薄膜トランジスタの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61128289A (ja) * 1984-11-28 1986-06-16 キヤノン株式会社 液晶装置およびその補修方法
JPS62131578A (ja) * 1985-12-03 1987-06-13 Seiko Instr & Electronics Ltd 薄膜トランジスタの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04125522A (ja) * 1990-09-17 1992-04-27 Nec Corp アクティブマトリクス液晶ディスプレイ
JPH10161152A (ja) * 1996-11-29 1998-06-19 Seiko Epson Corp 液晶パネル用基板およびそれを用いた液晶パネル並びに投写型表示装置
JP2004126597A (ja) * 2003-10-06 2004-04-22 Seiko Epson Corp 液晶パネル用基板およびそれを用いた液晶パネル並びに投写型表示装置

Also Published As

Publication number Publication date
JP2733947B2 (ja) 1998-03-30

Similar Documents

Publication Publication Date Title
JP3734891B2 (ja) 液晶表示装置および液晶表示装置の製造方法
US8294839B2 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
JP3116221B2 (ja) 液晶表示装置及びその製造方法
JP4662700B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
JP4272272B2 (ja) 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法
US6678017B1 (en) Display panel and method of fabricating the same
JP2001196371A (ja) 銅配線基板及びその製造方法並びに液晶表示装置
US6798442B1 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
KR20000033841A (ko) 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판
US4689116A (en) Process for fabricating electronic circuits based on thin-film transistors and capacitors
JP2780673B2 (ja) アクティブマトリクス型液晶表示装置およびその製造方法
JP3600112B2 (ja) 液晶表示装置の製造方法
JPH09152626A (ja) 液晶表示装置およびその製造方法
JPH01237622A (ja) 薄膜パターンの製造方法
JP4252126B2 (ja) 液晶表示装置の製造方法
JP3484307B2 (ja) 液晶表示装置
JPH0534717A (ja) 液晶表示装置およびその製造方法
KR100338009B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법
KR100686224B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
KR20000014539A (ko) 액정 표시 장치 및 그 제조 방법
JPH0945774A (ja) 薄膜半導体装置
KR100695300B1 (ko) 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법
US7006166B2 (en) Liquid crystal display having a member for preventing electrical shorting
JP2000029071A (ja) 表示装置用アレイ基板、及びその製造方法
JPH01282522A (ja) アクティブマトリックス回路基板とその製造方法及びそれを用いた画像表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 11