JPH01235341A - 半導体部品の実装方法 - Google Patents
半導体部品の実装方法Info
- Publication number
- JPH01235341A JPH01235341A JP6231088A JP6231088A JPH01235341A JP H01235341 A JPH01235341 A JP H01235341A JP 6231088 A JP6231088 A JP 6231088A JP 6231088 A JP6231088 A JP 6231088A JP H01235341 A JPH01235341 A JP H01235341A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor component
- guides
- mounting
- printed
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000005476 soldering Methods 0.000 claims description 5
- 238000004026 adhesive bonding Methods 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 description 16
- 238000010586 diagram Methods 0.000 description 6
- 230000012447 hatching Effects 0.000 description 2
- 244000171726 Scotch broom Species 0.000 description 1
- 238000009933 burial Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ＣＩＡ要〕
半導体部品等をフェイスダウンではんだ付けして実装す
る場合に半導体部品等を位置決めする方法に関し、 実装の際の半導体部品の位置決めを作業性良く、しかも
精度良く行なえるようにすることを目的とし、 半導体部品をフェイスダウンではんだ付けして実装する
方法において、複数のルーティングガイドを、プリント
板上の半導体部品実装予定部を囲む位置に接着固定して
先付けし、上記半導体部品を上記先付けされたルーティ
ングガイドの間にはめ込んで位置決めするように構成す
る。
る場合に半導体部品等を位置決めする方法に関し、 実装の際の半導体部品の位置決めを作業性良く、しかも
精度良く行なえるようにすることを目的とし、 半導体部品をフェイスダウンではんだ付けして実装する
方法において、複数のルーティングガイドを、プリント
板上の半導体部品実装予定部を囲む位置に接着固定して
先付けし、上記半導体部品を上記先付けされたルーティ
ングガイドの間にはめ込んで位置決めするように構成す
る。
本発明１１半導体部品等をフェイスダウンではんだ付け
して実装する場合に半導体部品等を位置決めする方法に
関する。
して実装する場合に半導体部品等を位置決めする方法に
関する。
下面にはんだバンブを有する半導体装置は、はんだバン
ブをプリント板上のパッドとフェイスダウンではんだ付
けされて実装される。従って半導体装置を載置するとき
に、フェイスダウンの状態にありはんだバンブ及びパッ
ドが共に見にくい状態にあるが、各はんだバンブがパッ
ドに対向するように精度良く位置合せする必要がある。
ブをプリント板上のパッドとフェイスダウンではんだ付
けされて実装される。従って半導体装置を載置するとき
に、フェイスダウンの状態にありはんだバンブ及びパッ
ドが共に見にくい状態にあるが、各はんだバンブがパッ
ドに対向するように精度良く位置合せする必要がある。
（１１１来の技術〕
第６図は従来の実装方法を示す図である。
１は半導体部品であり、矩形板状のパッケージ２の下面
にはんだバンブ３を複数設けてなる構成である。
にはんだバンブ３を複数設けてなる構成である。
４はプリント板であり、この上面のうら実装部分に複数
のパッド５が形成しである。
のパッド５が形成しである。
はんだバンブ３とパッド５とは同じ配列である。
６は位置合せ用の鏡枠であり、４枚の細長状の鎮７−１
〜７−４を略４５度に傾斜させて、上記パッケージ２よ
り−まわり大きい枠状としたものである。
〜７−４を略４５度に傾斜させて、上記パッケージ２よ
り−まわり大きい枠状としたものである。
半導体部品１を実装する場合には、第１図に示寸ように
、鏡枠６を装置１を実装しようとする場所を囲むように
プリント板４上に載置し、この状態で部品１を載置する
。
、鏡枠６を装置１を実装しようとする場所を囲むように
プリント板４上に載置し、この状態で部品１を載置する
。
このとき、第７図に示すように、鏡７−Ｉ〜７−４を利
用して、はんだバンブ３及びパッド５をｔＩｇ認し、各
はんだバンブ３がパッド５に対応するように位置合ゼし
て部品１を載置する。
用して、はんだバンブ３及びパッド５をｔＩｇ認し、各
はんだバンブ３がパッド５に対応するように位置合ゼし
て部品１を載置する。
この後、リフロー炉を通して部品１は半田付けされて実
装される。
装される。
（発明が解決しようとする課題）
位置合ゼは、鏡７−１〜７−４をのぞき込んで目視で行
なっているため、時間がかかり過ぎ、作業性が悪い。
なっているため、時間がかかり過ぎ、作業性が悪い。
また各部品１について位置決めのばらつきが生じてしま
う。
う。
史には、載置した後、半田付けされるまでの間に部品１
が位置ずれを起こす虞れもあった。
が位置ずれを起こす虞れもあった。
本発明は実装の際の半導体部品の位置決めを作業性良く
、しかも精度良く行なうことのできる半導体部品の実装
方法を提供することを目的とする。
、しかも精度良く行なうことのできる半導体部品の実装
方法を提供することを目的とする。
本発明は、半導体部品をフェイスダウンではんだ付けし
て実装する方法において、 複数のルーティングガイドを、プリント板上の半導体部
品実装予定部を囲む位置に接着固定して先付けし、 上記半導体部品を上記先付けされたルーティングガイド
の間にはめ込んで位置決めする構成としたものである。
て実装する方法において、 複数のルーティングガイドを、プリント板上の半導体部
品実装予定部を囲む位置に接着固定して先付けし、 上記半導体部品を上記先付けされたルーティングガイド
の間にはめ込んで位置決めする構成としたものである。
（作用〕
半導体部品をルーティングガイド間にはめ込む作業は簡
単であり、半導体部品のプリント基板上における位置決
めは作業性良く行なわれる。
単であり、半導体部品のプリント基板上における位置決
めは作業性良く行なわれる。
しかも位置決め精度のばらつきは少なく、位置決め精度
は一定となる。
は一定となる。
次に本発明の一実施例になる半導体部品の実装り法につ
いて、第１図乃〒第４図を参照して説明する。各図中、
第６図に示す構成部分と同一構成部分には同一符号を何
す。
いて、第１図乃〒第４図を参照して説明する。各図中、
第６図に示す構成部分と同一構成部分には同一符号を何
す。
まず、第４図に示すように、プリント板４上に位置決め
用治具板１０を位置合せして載置し、これを利用してル
ーティングガイド１１−１〜１１−４を先付けする。
用治具板１０を位置合せして載置し、これを利用してル
ーティングガイド１１−１〜１１−４を先付けする。
ガイド１１−１は、半導体部品の」−すの位置決めに適
するように、四方に腕部１１−＋ａ〜１１−＋ｄを有す
るクロス形状である。隣り合う腕部が開き角が９０度の
１字状をなし、後述するように、この部分が半導体部品
の・−のコーナを位置決めする。
するように、四方に腕部１１−＋ａ〜１１−＋ｄを有す
るクロス形状である。隣り合う腕部が開き角が９０度の
１字状をなし、後述するように、この部分が半導体部品
の・−のコーナを位置決めする。
各腕部１１−＋ ａ 〜１１−＋ ｄには満１２が形成
してあり、１５１２はクロス状をなし、ワイヤを配線す
る場合にワイヤをガイドする。
してあり、１５１２はクロス状をなし、ワイヤを配線す
る場合にワイヤをガイドする。
他のガイド１１−２〜１１−４も上記のガイド１１−１
と同じ寸法形状を有する。
と同じ寸法形状を有する。
また、ガイド１１−１〜１１−４は、はんだのりフロー
炉内の温度に耐えうる耐熱性を有する材料製である。
炉内の温度に耐えうる耐熱性を有する材料製である。
治具板１０には、上記のガイドに対応するクロス状の孔
１３−１〜１３−４が形成しである。孔１３−１〜１３
−４の位置は、８孔１３−１〜１３−４を通る線により
囲まれるハツチングを付して示す部分１４が上記部品１
のパッケージ２と同じサイズとなるように定めである。
１３−１〜１３−４が形成しである。孔１３−１〜１３
−４の位置は、８孔１３−１〜１３−４を通る線により
囲まれるハツチングを付して示す部分１４が上記部品１
のパッケージ２と同じサイズとなるように定めである。
治具板１０は、プリント板４に対しては、上記部分１４
がプリント板４上の半導体部品実装予定部１５（第１図
中ハツチングを付して示す）と−致するように位置合せ
する。
がプリント板４上の半導体部品実装予定部１５（第１図
中ハツチングを付して示す）と−致するように位置合せ
する。
次に、第４図に示すように、ガイド１１−１〜１１−４
を夫々孔１３−１〜１３−４内に嵌合させて、プリント
板４上に接着固定して先付けする。
を夫々孔１３−１〜１３−４内に嵌合させて、プリント
板４上に接着固定して先付けする。
ガイド１１−１〜１１−４は夫々孔１３−１〜１３−４
に嵌合して位置決めされているため、ガイド１１−１〜
１１−４はプリント板４上の所定位置に精度良く固定さ
れる。
に嵌合して位置決めされているため、ガイド１１−１〜
１１−４はプリント板４上の所定位置に精度良く固定さ
れる。
なお、位置決めは、ガイド１１−１〜１１−４を孔１３
−１〜１３−４に嵌合させるだけで足りるため、作業性
は良い。
−１〜１３−４に嵌合させるだけで足りるため、作業性
は良い。
ガイド１１−１〜１１−４を接着固定した後、治具板１
０を取り外す。
０を取り外す。
治具板１０を取り外すと、第１図に示すようにガイド１
１−１〜１１−７が基板４上、部品実装予定部１５を囲
む位置に配設された状態となる。
１−１〜１１−７が基板４上、部品実装予定部１５を囲
む位置に配設された状態となる。
この状態で、半導体部品１を上方よりフェイスダウンの
姿勢で上りより降ろし、第２図及び第３図に示すように
、パッケージ２の各］−ノーを先付けしであるガイド１
１−１〜１１−４の間にはめ込んで、実装予定部１５に
＠置する１゜パッケージ２がガイド１１１〜１１−４の
間にはめ込まれることにより、半導体部品１のプリント
板４に対する位置決めがなされ、各はんだバンブ３がパ
ッド５に正しく対向する状態とされる。
姿勢で上りより降ろし、第２図及び第３図に示すように
、パッケージ２の各］−ノーを先付けしであるガイド１
１−１〜１１−４の間にはめ込んで、実装予定部１５に
＠置する１゜パッケージ２がガイド１１１〜１１−４の
間にはめ込まれることにより、半導体部品１のプリント
板４に対する位置決めがなされ、各はんだバンブ３がパ
ッド５に正しく対向する状態とされる。
半導体部品１は、第２図及び第３図に示すように、各は
んだバンブ３が対応するパッド５に正しく当接し、且つ
パッケージ２が側面２ａをガイド１１−１〜１１−４に
より押えられて位置規制され位置ずれを制限された状態
となる。
んだバンブ３が対応するパッド５に正しく当接し、且つ
パッケージ２が側面２ａをガイド１１−１〜１１−４に
より押えられて位置規制され位置ずれを制限された状態
となる。
作業者はパッケージ２をガイド１１−＋”１ｌ−４の間
に単にはめ込むだけでよく、はんだバンブ３とパッド５
との両方を見て両者を一致させるように調整する位置合
せ作業は不要であり、半導体部品１をプリント板４上に
載置する作業は、従来に比べて短い時間で作業性良く行
なわれる。
に単にはめ込むだけでよく、はんだバンブ３とパッド５
との両方を見て両者を一致させるように調整する位置合
せ作業は不要であり、半導体部品１をプリント板４上に
載置する作業は、従来に比べて短い時間で作業性良く行
なわれる。
しかも、半導体部品１は位＠１度良く載置され、各部品
間での位置精度のばらつきも無い。
間での位置精度のばらつきも無い。
次いで、プリント板４を半導体部品１及びガイド１１−
１〜１１−４と共にリフロー炉を通す。
１〜１１−４と共にリフロー炉を通す。
これにより、はんだバンブ３が溶融して凝固し、半導体
部品１はフェイスダウンではんだ付けされて実装される
。
部品１はフェイスダウンではんだ付けされて実装される
。
半導体部品１は載置された状態でガイド１１−１〜１１
−４により位置規制されているため、リフロー炉を通す
過程で半導体部品１が位置ずれを起こす虞れは全くなく
、半導体部品１は各はんだバンブ３を対応するパッド５
に正しく半田付けされて実装される。
−４により位置規制されているため、リフロー炉を通す
過程で半導体部品１が位置ずれを起こす虞れは全くなく
、半導体部品１は各はんだバンブ３を対応するパッド５
に正しく半田付けされて実装される。
その後、必要に応じてワイヤをプリント板４上に配線す
る場合には、上記がイド１１−１〜１１−４が利用され
、ワイヤは上記ガイド１１−１〜１１−４の満１２内を
通ってガイドされて配線される。
る場合には、上記がイド１１−１〜１１−４が利用され
、ワイヤは上記ガイド１１−１〜１１−４の満１２内を
通ってガイドされて配線される。
また上記のクロス形のガイドの代わりに、第５図に示す
Ｌ字状のルーティングガイド２０を使用することもでき
る。
Ｌ字状のルーティングガイド２０を使用することもでき
る。
（発明の効果）
以上説明した様に、本発明によれば、ルーティングガイ
ドを先付けし、これを利用して半導体部品を位置決めす
る構成であるため、半導体部品を載置するときにパッド
に位置合せする操作は不要であり、甲にルーティングガ
イド閤にはめ込むだけでよく、従来に比べて、実装作業
に要する時間を短縮することが出来、しかも各半導体部
品間での実装位置の精度のばらつきも無く、半導体部品
が実装された製品の￥ｉＪｉコストの低減及び品質の均
−化を図ることが出来る。
ドを先付けし、これを利用して半導体部品を位置決めす
る構成であるため、半導体部品を載置するときにパッド
に位置合せする操作は不要であり、甲にルーティングガ
イド閤にはめ込むだけでよく、従来に比べて、実装作業
に要する時間を短縮することが出来、しかも各半導体部
品間での実装位置の精度のばらつきも無く、半導体部品
が実装された製品の￥ｉＪｉコストの低減及び品質の均
−化を図ることが出来る。
第１図は本発明の一実施例になる半導体部品の実装方法
の半導体部品をＭ置するときの状態を丞す図、 第２図は半導体部品が実装された状態を示す斜視図、 第３図は第２図中ｍ−■線に沿う断面矢祝図、第４図は
ルーティングガイドの先付けを説明する図、 第５図は本発明に適用しうるルーティングガイドの別の
例を示す図、 第６図は従来の半導体部品の実装方法を説明する図、 第７図は鏡を利用した目視による位置合せを説明する図
である。 図において、 １は半導体部品、 ２はパッケージ、 ３ははんだバンプ、 ４はプリント板、 ５はパッド、 １０は位置決め用治具板、 １１−１〜１１−４．２０はルーティングガイド、１１
−＋ ａ−１１−＋ ｄは腕部、 １３−１〜１３−４はルーティングガイド位置決め孔、 １４は囲繞部分、 １５は部品実装予定部 を示す。 ｑ（） 奎た朗の半潜びト卸呂の大兼ｆ見４１ｂ川亨）目早量目 半導本葬るが裏表３硝状把Ｓホオ図 ＠２図 箒２図＋Ｅ−ユ線１；沿う吋圃矢縄煽 第：１図
の半導体部品をＭ置するときの状態を丞す図、 第２図は半導体部品が実装された状態を示す斜視図、 第３図は第２図中ｍ−■線に沿う断面矢祝図、第４図は
ルーティングガイドの先付けを説明する図、 第５図は本発明に適用しうるルーティングガイドの別の
例を示す図、 第６図は従来の半導体部品の実装方法を説明する図、 第７図は鏡を利用した目視による位置合せを説明する図
である。 図において、 １は半導体部品、 ２はパッケージ、 ３ははんだバンプ、 ４はプリント板、 ５はパッド、 １０は位置決め用治具板、 １１−１〜１１−４．２０はルーティングガイド、１１
−＋ ａ−１１−＋ ｄは腕部、 １３−１〜１３−４はルーティングガイド位置決め孔、 １４は囲繞部分、 １５は部品実装予定部 を示す。 ｑ（） 奎た朗の半潜びト卸呂の大兼ｆ見４１ｂ川亨）目早量目 半導本葬るが裏表３硝状把Ｓホオ図 ＠２図 箒２図＋Ｅ−ユ線１；沿う吋圃矢縄煽 第：１図
Claims (1)
- 【特許請求の範囲】 半導体部品（１）をフェイスダウンではんだ付けして
実装する方法において、 複数のルーティングガイド（１１−＿１〜１１−＿４）
を、プリント板（４）上の半導体部品実装予定部（１５
）を囲む位置に接着固定して先付けし（第４図）、 上記半導体部品（１）を上記先付けされたルーティング
ガイド（１１−＿１〜１１−＿４）の間にはめ込んで位
置決めする（第１図）ことを特徴とする半導体部品の実
装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63062310A JPH0797595B2 (ja) | 1988-03-16 | 1988-03-16 | 半導体部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63062310A JPH0797595B2 (ja) | 1988-03-16 | 1988-03-16 | 半導体部品の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01235341A true JPH01235341A (ja) | 1989-09-20 |
| JPH0797595B2 JPH0797595B2 (ja) | 1995-10-18 |
Family
ID=13196433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63062310A Expired - Lifetime JPH0797595B2 (ja) | 1988-03-16 | 1988-03-16 | 半導体部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797595B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19526413A1 (de) * | 1995-07-19 | 1997-01-23 | Siemens Ag | Verfahren und Vorrichtung zum Kontaktieren eines vielpoligen elektrischen Bauteils mit einer Leiterplatte |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS538566A (en) * | 1976-07-12 | 1978-01-26 | Citizen Watch Co Ltd | Mounting structure of semiconductor ic circuit |
| JPS616833A (ja) * | 1984-06-20 | 1986-01-13 | Matsushita Electric Ind Co Ltd | 実装体の製造方法 |
-
1988
- 1988-03-16 JP JP63062310A patent/JPH0797595B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS538566A (en) * | 1976-07-12 | 1978-01-26 | Citizen Watch Co Ltd | Mounting structure of semiconductor ic circuit |
| JPS616833A (ja) * | 1984-06-20 | 1986-01-13 | Matsushita Electric Ind Co Ltd | 実装体の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19526413A1 (de) * | 1995-07-19 | 1997-01-23 | Siemens Ag | Verfahren und Vorrichtung zum Kontaktieren eines vielpoligen elektrischen Bauteils mit einer Leiterplatte |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0797595B2 (ja) | 1995-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04267600A (ja) | 電子部品の実装時に回路板を支持する装置 | |
| JPH01235341A (ja) | 半導体部品の実装方法 | |
| US11330746B2 (en) | Device and method for reworking flip chip components | |
| US5983477A (en) | Ball grid array rework alignment template | |
| JP2555720B2 (ja) | 半田バンプ部品の実装方法 | |
| US6168971B1 (en) | Method of assembling thin film jumper connectors to a substrate | |
| JP3094639B2 (ja) | 液晶表示モジュールにおける回路基板の接合方法 | |
| JP2583142B2 (ja) | 熱電モジュールの製造方法 | |
| JPH10308580A (ja) | モジュール基板間の接続方法 | |
| JPH026055A (ja) | プリント回路基板とシリコンチップのはんだ付方法 | |
| JP2822496B2 (ja) | プリント配線板へのリードピンの半田付け方法 | |
| JPH0983128A (ja) | 半導体モジュールの接合構造 | |
| US5127572A (en) | Soldering method and tool | |
| JP4225164B2 (ja) | 配線基板の製造方法 | |
| JPH01272123A (ja) | 半導体チップの実装方法 | |
| JPH0337466B2 (ja) | ||
| JPH04370995A (ja) | Ｐｇａ型電子部品の面実装方法 | |
| JP3048297B2 (ja) | 三次元実装プリント基板の電子部品組み込み用治具 | |
| JPH09189573A (ja) | 光学式ロータリエンコーダ | |
| KR100195235B1 (ko) | 리드프레임, 이를 사용한 와이어본딩방법 및 감열기록소자 | |
| JPH0936535A (ja) | 実装方法、実装装置及び位置合せ用治具 | |
| JPS6189653A (ja) | リ−ドピンの装着方法 | |
| JPH05102651A (ja) | 回路素子の表面実装方法 | |
| JPH0432785Y2 (ja) | ||
| JPH0642383B2 (ja) | 基板ア−スと筐体との接合方法 |