JPH01233766A - 広ギャップエミッタトランジスタ - Google Patents
広ギャップエミッタトランジスタInfo
- Publication number
- JPH01233766A JPH01233766A JP6089388A JP6089388A JPH01233766A JP H01233766 A JPH01233766 A JP H01233766A JP 6089388 A JP6089388 A JP 6089388A JP 6089388 A JP6089388 A JP 6089388A JP H01233766 A JPH01233766 A JP H01233766A
- Authority
- JP
- Japan
- Prior art keywords
- type
- doped
- emitter
- transistor
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000001301 oxygen Substances 0.000 claims abstract description 13
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000000605 extraction Methods 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- -1 oxygen ions Chemical class 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000370 acceptor Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高速・高周波の接合トランジスタに関し、特に
広ギヤツプエミッタトランジスタに関する。
広ギヤツプエミッタトランジスタに関する。
従来シリコン接合トランジスタによる集積回路は高速化
のためにベースを高濃度にすることが望ましいが、エミ
ッタからベースへのキャリアの注入効率によって制限を
受けている。このために広ギヤツプエミッタトランジス
タが検討されている。
のためにベースを高濃度にすることが望ましいが、エミ
ッタからベースへのキャリアの注入効率によって制限を
受けている。このために広ギヤツプエミッタトランジス
タが検討されている。
しかし、実際に試みられている広ギヤツプエミッタトラ
ンジスタの集積回路は材質の異なる半導体のへテロエピ
タキシャル成長を利用したものであるので安定なプロセ
スで再現性よく、高集積化を行なうのが難しい。
ンジスタの集積回路は材質の異なる半導体のへテロエピ
タキシャル成長を利用したものであるので安定なプロセ
スで再現性よく、高集積化を行なうのが難しい。
本発明の目的は高集積化及び量産に適した広ギヤツプエ
ミッタトランジスタを提供することにある。
ミッタトランジスタを提供することにある。
本発明の広バンドギ潔ツブトランジスタは接合トランジ
スタのエミッタとして高濃度の酸素又はチッ素をイオン
注入して母体のバンドギャップを拡げベースに比べてバ
ンドギャップを大きくしたというものである。
スタのエミッタとして高濃度の酸素又はチッ素をイオン
注入して母体のバンドギャップを拡げベースに比べてバ
ンドギャップを大きくしたというものである。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の第１の実施例の主要部を示すトランジ
スタチップの断面図である。この実施例ではアクセプタ
を１０１７ｃｍ−３ドープしたＰ型シリコン基板ｌの上
にドナをＩＱ”ｃｍ−’ドープしたＮ型埋込み層２と、
ドナを１０”Ｃｌ１１−’ドープしたＮ型エピタキシャ
ル層３と、Ｎ＋型コレクタ引出領域４と、酸化シリコン
からなる素子分離絶縁膜５と、５ Ｘ １０１９ｃｍ−
３のドナをドープしたＮ＋型エミッタ８と、Ｓｉとの濃
度比が５〜２０％の間の酸素又は窒素をドープしたＮ＋
型広ギャップエミッタ９と、１０”ｃｍ−’のドナをド
ープしたＮ＋型多結晶シリコンからなるエミッタ電極１
０とからなる接合トランジスタの構成を示す。コレクタ
。
スタチップの断面図である。この実施例ではアクセプタ
を１０１７ｃｍ−３ドープしたＰ型シリコン基板ｌの上
にドナをＩＱ”ｃｍ−’ドープしたＮ型埋込み層２と、
ドナを１０”Ｃｌ１１−’ドープしたＮ型エピタキシャ
ル層３と、Ｎ＋型コレクタ引出領域４と、酸化シリコン
からなる素子分離絶縁膜５と、５ Ｘ １０１９ｃｍ−
３のドナをドープしたＮ＋型エミッタ８と、Ｓｉとの濃
度比が５〜２０％の間の酸素又は窒素をドープしたＮ＋
型広ギャップエミッタ９と、１０”ｃｍ−’のドナをド
ープしたＮ＋型多結晶シリコンからなるエミッタ電極１
０とからなる接合トランジスタの構成を示す。コレクタ
。
ベース、エミッタへの電極は通常の手段でとることが出
来る。
来る。
なお、Ｎ＋型エミッタ８のフロントはＮ９型広ギヤツプ
エミツタ９のそれと一致するのが好ましいが、第１図の
ように多少せり出していても電子の拡散長以下ならば差
支えない。
エミツタ９のそれと一致するのが好ましいが、第１図の
ように多少せり出していても電子の拡散長以下ならば差
支えない。
さてこのようなエミッタの構造を形成する製法にはいく
つかの方法がある。先ず第１の方法は酸素ドープ層（９
）を酸素のイオン注入で形成する。例えば加速エネルギ
ー３０ｋｅＶでドーズ量１０１１０ｌ６”の酸素をイオ
ン注入し次にＡｓイオンを加速エネルギー２００ｋｅＶ
でドーズ量１０１６ｃｆｆｌ−２イオン注入する。しか
る後しゅん間アニールすることによりＮ＋型エミッタ８
とＮ１広ギヤツプエミッタ９を形成し、Ｎ“多結晶シリ
コンを設けてエミッタ電極１０を形成する。又別の方法
としてはＡｓのイオン注入と酸素のイオン注入の順序を
逆転させても良い。又酸素イオン注入後多結晶シリコン
からのＡｓの拡散でＮ＋拡散層９と１０を形成すること
も出来る。更に数案のイオン注入とアニールをベース拡
散の前に行なうことも出来る。これらの選択は製法条件
によって適宜選ぶことが出来る。
つかの方法がある。先ず第１の方法は酸素ドープ層（９
）を酸素のイオン注入で形成する。例えば加速エネルギ
ー３０ｋｅＶでドーズ量１０１１０ｌ６”の酸素をイオ
ン注入し次にＡｓイオンを加速エネルギー２００ｋｅＶ
でドーズ量１０１６ｃｆｆｌ−２イオン注入する。しか
る後しゅん間アニールすることによりＮ＋型エミッタ８
とＮ１広ギヤツプエミッタ９を形成し、Ｎ“多結晶シリ
コンを設けてエミッタ電極１０を形成する。又別の方法
としてはＡｓのイオン注入と酸素のイオン注入の順序を
逆転させても良い。又酸素イオン注入後多結晶シリコン
からのＡｓの拡散でＮ＋拡散層９と１０を形成すること
も出来る。更に数案のイオン注入とアニールをベース拡
散の前に行なうことも出来る。これらの選択は製法条件
によって適宜選ぶことが出来る。
このように、酸素又は窒素をイオン注入してバンドキャ
ップを拡げる工程を除き、通常のホモ接合トランジスタ
と同様の工程で実現できるので、高集積化し易く量産性
にも富んでいる。
ップを拡げる工程を除き、通常のホモ接合トランジスタ
と同様の工程で実現できるので、高集積化し易く量産性
にも富んでいる。
第２図は本発明の第２の実施例の主要部を示すトランジ
スタチップの断面図である。
スタチップの断面図である。
この例では酸素ドープシリコン層１１がＮ＋型エミッタ
８とＮ＋型広ギャップエミッタ９より広くなっているの
で、エミッタの側面からの電流径路が最小となるので高
周波特性がよい利点がある。
８とＮ＋型広ギャップエミッタ９より広くなっているの
で、エミッタの側面からの電流径路が最小となるので高
周波特性がよい利点がある。
この構造の製作法は最初酸化膜の上に窒化膜を成長し、
エミッタ領域をレジストをマスクにして反応性スパッタ
エツチングで酸化膜と窒化膜に開゛口して、イオン注入
でＮ＋型エミッタ８とＮ＋型広ギャップエミッタ９を形
成する。次に、窒化膜をマスクにして酸化膜をアンダカ
ットし、窒化膜を取る。こうして酸化膜の開口部を拡大
した後酸素をイオン注入する。加速エネルギーとドーズ
量は第１の実施例と同じで良い。
エミッタ領域をレジストをマスクにして反応性スパッタ
エツチングで酸化膜と窒化膜に開゛口して、イオン注入
でＮ＋型エミッタ８とＮ＋型広ギャップエミッタ９を形
成する。次に、窒化膜をマスクにして酸化膜をアンダカ
ットし、窒化膜を取る。こうして酸化膜の開口部を拡大
した後酸素をイオン注入する。加速エネルギーとドーズ
量は第１の実施例と同じで良い。
以上説明したように本発明は酸素又は窒素をドープして
バンドギャップを大きくしたエミッタを有しているので
、高集積化が容易で量産性に富んだ広バンドギヤツプト
ランジスタが実現できる効果がある。しかも酸素又は窒
素のプロファイルはイオン注入技術によって連続的に変
えることもできるので（エネルギとドーズを多段にすれ
ば）特性の良いトランジスタが出来る効果もある。
バンドギャップを大きくしたエミッタを有しているので
、高集積化が容易で量産性に富んだ広バンドギヤツプト
ランジスタが実現できる効果がある。しかも酸素又は窒
素のプロファイルはイオン注入技術によって連続的に変
えることもできるので（エネルギとドーズを多段にすれ
ば）特性の良いトランジスタが出来る効果もある。
・ 第１図は本発明の第１の実施例の主要部を示す断面
図、第２図は第２の実施例の主要部を示す断面図である
。 １・・・Ｐ型シリコン基板、２・・・Ｎ型埋込み層、３
・・・Ｎ型エピタキシャル層、４・・・Ｎ＋型コレクタ
引出領域、５・・・素子分離絶縁膜、６・・・Ｐ型ベー
ス、７・・・酸化シリコン膜、８・・・Ｎ＋型エミッタ
、９・・・Ｎ＋型広ギャップエミッタ、１０・・・エミ
ッタ電極、１１・・・酸素ドープシリコン層１，１２・
・・ベース電極、１３・・・コレクタ電極。
図、第２図は第２の実施例の主要部を示す断面図である
。 １・・・Ｐ型シリコン基板、２・・・Ｎ型埋込み層、３
・・・Ｎ型エピタキシャル層、４・・・Ｎ＋型コレクタ
引出領域、５・・・素子分離絶縁膜、６・・・Ｐ型ベー
ス、７・・・酸化シリコン膜、８・・・Ｎ＋型エミッタ
、９・・・Ｎ＋型広ギャップエミッタ、１０・・・エミ
ッタ電極、１１・・・酸素ドープシリコン層１，１２・
・・ベース電極、１３・・・コレクタ電極。
Claims (1)
- 酸素又は窒素をイオン注入してバンドギャップを広く
したエミッタを有することを特徴とする広ギャップエミ
ッタトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6089388A JPH01233766A (ja) | 1988-03-14 | 1988-03-14 | 広ギャップエミッタトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6089388A JPH01233766A (ja) | 1988-03-14 | 1988-03-14 | 広ギャップエミッタトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01233766A true JPH01233766A (ja) | 1989-09-19 |
Family
ID=13155491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6089388A Pending JPH01233766A (ja) | 1988-03-14 | 1988-03-14 | 広ギャップエミッタトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01233766A (ja) |
-
1988
- 1988-03-14 JP JP6089388A patent/JPH01233766A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1498531A (en) | Semiconductor integrated injection logic cell | |
| JPS62219636A (ja) | 半導体装置 | |
| US3993513A (en) | Combined method for fabricating oxide-isolated vertical bipolar transistors and complementary oxide-isolated lateral bipolar transistors and the resulting structures | |
| US5837590A (en) | Isolated vertical PNP transistor without required buried layer | |
| US5065214A (en) | Integrated circuit with complementary junction-isolated bipolar transistors | |
| JPH01233766A (ja) | 広ギャップエミッタトランジスタ | |
| JP3125789B2 (ja) | 半導体装置の製造方法 | |
| JP3145694B2 (ja) | 半導体装置 | |
| JPS59152665A (ja) | 半導体装置とその製造方法 | |
| JPH01238167A (ja) | 広ギャップコレクタトランジスタ | |
| KR100194654B1 (ko) | 반도체장치 및 그의 제조방법 | |
| FR2647959A1 (fr) | Procede de fabrication simultanee de transistors mos a canal n et de transistors bipolaires verticaux pnp | |
| JPH04116933A (ja) | 半導体装置の製造方法 | |
| KR0151122B1 (ko) | 바이폴라소자의 제조방법 | |
| JPH0661239A (ja) | 半導体装置とその製造方法 | |
| JPS5966168A (ja) | 半導体装置の製法 | |
| JPS584454B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS59200464A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPH0376154A (ja) | 半導体装置の製造方法 | |
| JPS60117776A (ja) | 半導体装置 | |
| JPH04186724A (ja) | 半導体装置の製造方法 | |
| JPH04162568A (ja) | 横方向バイポーラトランジスタ及びその製造方法 | |
| JPH01204470A (ja) | 半導体装置の製造方法 | |
| JPH0371638A (ja) | バイポーラトランジスタの製造方法 | |
| JPH06295918A (ja) | バイポーラトランジスタの製造方法 |