JPH01233735A - 誘電体分離型半導体装置の製造方法 - Google Patents
誘電体分離型半導体装置の製造方法Info
- Publication number
- JPH01233735A JPH01233735A JP5943488A JP5943488A JPH01233735A JP H01233735 A JPH01233735 A JP H01233735A JP 5943488 A JP5943488 A JP 5943488A JP 5943488 A JP5943488 A JP 5943488A JP H01233735 A JPH01233735 A JP H01233735A
- Authority
- JP
- Japan
- Prior art keywords
- island
- single crystal
- forming
- diffusion pattern
- crystal semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000002955 isolation Methods 0.000 title description 5
- 238000009792 diffusion process Methods 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000013078 crystal Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 10
- 238000005530 etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000011179 visual inspection Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明は誘電体分離型半導体装置の製造方法に関し、
とくにその製造方法の工程中に行われる分離された単結
晶半導体島の形成精度判定方法に関するものである。
とくにその製造方法の工程中に行われる分離された単結
晶半導体島の形成精度判定方法に関するものである。
[従来の技術]
第5図(a)〜(d)は従来の誘電体分離構造を有する
集積回路用の半導体装置の製造方法を示す断面工程図で
ある。(a)〜(d)の工程回顧に、形成方法とその状
態を説明する。
集積回路用の半導体装置の製造方法を示す断面工程図で
ある。(a)〜(d)の工程回顧に、形成方法とその状
態を説明する。
まず、第5図(a)において、11は表面を(100)
面とする単結晶S1のウェーハであり、その表面に酸化
膜12をホトリソエツチング技術によりパターニング形
成し、そののち異方性エツチング技術を用いて底部の頂
角が70.6°のV溝13を形成する。
面とする単結晶S1のウェーハであり、その表面に酸化
膜12をホトリソエツチング技術によりパターニング形
成し、そののち異方性エツチング技術を用いて底部の頂
角が70.6°のV溝13を形成する。
次に第5図(b)に示すように表面全体に酸化膜12a
を形成したのち気相生長技術を用いて多結晶31層14
を形成する。この状態で単結晶Siウェーハ】lをその
裏面からV溝13の先端が露出するまで(図中A−A’
ラインで示す位置まで)研磨除去する。
を形成したのち気相生長技術を用いて多結晶31層14
を形成する。この状態で単結晶Siウェーハ】lをその
裏面からV溝13の先端が露出するまで(図中A−A’
ラインで示す位置まで)研磨除去する。
第5図(c)は、(b)工程後の全体を180°回転し
て示したもので、酸化膜12aすなわち誘電体層で分離
された単結晶Si島15が形成された状態である。
て示したもので、酸化膜12aすなわち誘電体層で分離
された単結晶Si島15が形成された状態である。
おわりに、第5図(d)に示す様に通常の拡散技術を用
いて単結晶Si島15領域内に半導体素子16を形成し
、Aρ等による電極配線(図示していない)を行なって
、誘電体分離型集積回路装置が多結晶5114の基体上
に完成される。
いて単結晶Si島15領域内に半導体素子16を形成し
、Aρ等による電極配線(図示していない)を行なって
、誘電体分離型集積回路装置が多結晶5114の基体上
に完成される。
なお、上記第5図(a)工程においてV溝13の形成で
説明したような結晶の面方位の差を利用した異方性エツ
チングについては、特公昭45−179H号公報に開示
されたものがある。そして、この文献においてはSi島
のコーナ部がアンダカットされる現象を防止する方法も
考案されている。すなわち、その方法は上記文献の第1
1図〜第14図に示されているように、コーナ部にいく
つかの矩形を組合せた幾何模様の保証パターンをあらか
じめ設けることにより、コーナ部のアンダカットを極力
抑制しようとするものである。
説明したような結晶の面方位の差を利用した異方性エツ
チングについては、特公昭45−179H号公報に開示
されたものがある。そして、この文献においてはSi島
のコーナ部がアンダカットされる現象を防止する方法も
考案されている。すなわち、その方法は上記文献の第1
1図〜第14図に示されているように、コーナ部にいく
つかの矩形を組合せた幾何模様の保証パターンをあらか
じめ設けることにより、コーナ部のアンダカットを極力
抑制しようとするものである。
[発明が解決しようとする課題]
しかし、上記のようないずれの誘電体分離法による半導
体装置の製造方法においても、1つの問題として、上記
文献の対策を用いてもなおV溝形成の際にSi島のコー
ナ部でアンダカットが生じ、その結果エツチングばらつ
きなどによって完全にアンダカットを防止できない。
体装置の製造方法においても、1つの問題として、上記
文献の対策を用いてもなおV溝形成の際にSi島のコー
ナ部でアンダカットが生じ、その結果エツチングばらつ
きなどによって完全にアンダカットを防止できない。
また、もう1つの問題としては、かなり厚い多結晶Si
層をV溝に埋めた上で形成するので、第5図(C)及び
(d)に示したような基体に反りが発生し、その後研磨
工程において研磨ばらつきが生ずる。
層をV溝に埋めた上で形成するので、第5図(C)及び
(d)に示したような基体に反りが発生し、その後研磨
工程において研磨ばらつきが生ずる。
第6図は上記第2の問題に関連して素子形成後に不都合
を生じた素子パターン部を示す模式平面図である。図に
みられるように、表面に現れる単結晶Si島15はコー
ナに丸みを帯び、しかも大きさもばらつきが生じやすく
、素子拡散パターン18の端が単結晶Si島15の特に
コーナ部において、外壁から設計限界を越え近接したり
、時には、はみ出したりして形成される場合がある。そ
のため、たとえ初期特性を満足しても、品質上問題があ
ることから、ダイス毎に顕微鏡検査による選別を行なっ
ており、多大な工数増となる解決すべき課題があった。
を生じた素子パターン部を示す模式平面図である。図に
みられるように、表面に現れる単結晶Si島15はコー
ナに丸みを帯び、しかも大きさもばらつきが生じやすく
、素子拡散パターン18の端が単結晶Si島15の特に
コーナ部において、外壁から設計限界を越え近接したり
、時には、はみ出したりして形成される場合がある。そ
のため、たとえ初期特性を満足しても、品質上問題があ
ることから、ダイス毎に顕微鏡検査による選別を行なっ
ており、多大な工数増となる解決すべき課題があった。
この発明は以上述べた顕微鏡検査によるダイス選別とい
う欠点を除去し、電気的に短時間に選別を行なう方法を
提供することを目的とするものである。
う欠点を除去し、電気的に短時間に選別を行なう方法を
提供することを目的とするものである。
[課題を解決するための手段]
この発明は誘電体分離型半導体装置の製造方法において
、単結晶Si島のコーナ部にコーナカット許容位置を示
す不純物拡散パターンを設け、この拡散パターンの電極
取り出し口を一方は島内領域、他方は上記コーナ部のコ
ーナカット許容位置より取り出し、その導通状態により
素子拡散パターンの配置状態の良否を電気的に判定する
ようにしたものである。
、単結晶Si島のコーナ部にコーナカット許容位置を示
す不純物拡散パターンを設け、この拡散パターンの電極
取り出し口を一方は島内領域、他方は上記コーナ部のコ
ーナカット許容位置より取り出し、その導通状態により
素子拡散パターンの配置状態の良否を電気的に判定する
ようにしたものである。
[作用コ
この発明においては、単結晶Si島のコーナ部にコーナ
カット許容位置を通過する不純物拡散パターンを設けた
ので、コーナ部のアンダカット(オーバエツチング)に
よって単結晶Si島の寸法が小さくなりコーナ部におい
て素子形成の拡散層がはみ出した状態のとき、1チツプ
内に多数個存在する単結晶Si島の少くとも1個の島に
設けた拡散パターンを用いて、拡散パターン間め導通状
態から、目視によらず電気的に拡散層の位置状態の可否
を判定できる。
カット許容位置を通過する不純物拡散パターンを設けた
ので、コーナ部のアンダカット(オーバエツチング)に
よって単結晶Si島の寸法が小さくなりコーナ部におい
て素子形成の拡散層がはみ出した状態のとき、1チツプ
内に多数個存在する単結晶Si島の少くとも1個の島に
設けた拡散パターンを用いて、拡散パターン間め導通状
態から、目視によらず電気的に拡散層の位置状態の可否
を判定できる。
[実施例]
以下、この発明の実施例について図面にもとづいて説明
する。
する。
第1図(a) 、 (b)はこの発明の一実施例を示す
製造方法の平面図により要部説明図である。なお、第1
図の実施例の説明の都合上、第2図〜第4図に示す補足
図面を用いることとする。
製造方法の平面図により要部説明図である。なお、第1
図の実施例の説明の都合上、第2図〜第4図に示す補足
図面を用いることとする。
ここで、第2図は単結晶Si島と素子拡散パターンとの
位置関係を示す平面図である。第3図は拡散パターンの
形成方法を示す要部断面図である。
位置関係を示す平面図である。第3図は拡散パターンの
形成方法を示す要部断面図である。
また、第4図(a) 、 (b)は拡散パターンと誘電
体絶縁分離膜のコーナ部と拡散パターンの位置関係を説
明する平面図である。
体絶縁分離膜のコーナ部と拡散パターンの位置関係を説
明する平面図である。
まず、第1図(a)において、15は誘電体膜の酸化膜
12aにより図示しない他の島より分離された単結晶S
i島(以下島と略す)であり、前記従来例で説明した第
3図(a)〜(e)と同様の方法で作成する。
12aにより図示しない他の島より分離された単結晶S
i島(以下島と略す)であり、前記従来例で説明した第
3図(a)〜(e)と同様の方法で作成する。
次に、通常のホトリソエツチング技術、拡散技術を用い
て半導体素子を従来同様の方法で形成するが、その際こ
の発明を組入れるために選定した島15のコーナ部4カ
所に第1図(a)で示すような拡散パターン19を形成
する。ここで、拡散パターン19の島の内側にあたる線
(図中a−a’の線)は、所望するコーナカット許容点
上を必ず通るような線にする。例えば半導体素子の拡散
パターンが、島からはみ出すとNGという判定基準の場
合、第2図に示すように、最も島15壁側にあたる拡散
コーナ点(図中点線丸印部内)と同じ位置関係上に第1
図のa−a’線がくるようにする。又拡散パターン19
の形成は、上記した最も島壁側にあたる半導体素子の拡
散パターン18の形成時と同一工程で形成するのがマス
ク合せズレ等もカバーできるため望ましく島15の中央
部にも同時に拡散パターン19aを形成しておくのが望
ましい。この中央部の拡散パターン19を形成しないと
、フィールド上の酸化膜厚差が大となり後のコンタクト
穴開口工程において煩瑣となるからである。
て半導体素子を従来同様の方法で形成するが、その際こ
の発明を組入れるために選定した島15のコーナ部4カ
所に第1図(a)で示すような拡散パターン19を形成
する。ここで、拡散パターン19の島の内側にあたる線
(図中a−a’の線)は、所望するコーナカット許容点
上を必ず通るような線にする。例えば半導体素子の拡散
パターンが、島からはみ出すとNGという判定基準の場
合、第2図に示すように、最も島15壁側にあたる拡散
コーナ点(図中点線丸印部内)と同じ位置関係上に第1
図のa−a’線がくるようにする。又拡散パターン19
の形成は、上記した最も島壁側にあたる半導体素子の拡
散パターン18の形成時と同一工程で形成するのがマス
ク合せズレ等もカバーできるため望ましく島15の中央
部にも同時に拡散パターン19aを形成しておくのが望
ましい。この中央部の拡散パターン19を形成しないと
、フィールド上の酸化膜厚差が大となり後のコンタクト
穴開口工程において煩瑣となるからである。
次に、電極取出しのためのコンタクト穴開口工程におい
て、拡散パターン19上に後記する第3図に示すコンタ
クト穴23を開口しA1等の電極20を配線し、第1図
(b)の状態を得る。この際コーナ部の拡散パターン4
カ所のコンタクト穴23の端は少なくとも第1図(a)
で示したa−a’綿線上あるようにする。その方法とし
ては、例えば、第3図に示すように拡散パターン19よ
り少し大きめのコンタクト穴23開孔用レジストマスク
22を使用し、拡散部とフィールド部の酸化膜21の厚
み差を利用すれば拡散端オンライン上にコンタクト穴2
3を開口することができる。その後は、パシベーション
膜形成等の工程をへてウエーノ\上に半導体装置が完成
される。
て、拡散パターン19上に後記する第3図に示すコンタ
クト穴23を開口しA1等の電極20を配線し、第1図
(b)の状態を得る。この際コーナ部の拡散パターン4
カ所のコンタクト穴23の端は少なくとも第1図(a)
で示したa−a’綿線上あるようにする。その方法とし
ては、例えば、第3図に示すように拡散パターン19よ
り少し大きめのコンタクト穴23開孔用レジストマスク
22を使用し、拡散部とフィールド部の酸化膜21の厚
み差を利用すれば拡散端オンライン上にコンタクト穴2
3を開口することができる。その後は、パシベーション
膜形成等の工程をへてウエーノ\上に半導体装置が完成
される。
このようにして完成されたウェー/%は、通常特性判定
のため、ブロービングが行なわれるが、その際第1図(
b)におけるコーナ部のAl電極20と島中央部に形成
したAN20a電極とをあたりその電気特性により島精
度の判定を行なう。例えば第4図(a)のように拡散パ
ターン19が島15よりはみ出した状態にある場合オー
ブン状態を示し、(b)図のように島15にかかつてい
る場合はオーブン以外の特性を示すことになり、本実施
例の場合、コーナ4カ所の内1カ所でもオーブン状態を
示せば素子パターンにおいても島15からはみ出した部
分があることを意味しNG(不良)と判定することにな
る。
のため、ブロービングが行なわれるが、その際第1図(
b)におけるコーナ部のAl電極20と島中央部に形成
したAN20a電極とをあたりその電気特性により島精
度の判定を行なう。例えば第4図(a)のように拡散パ
ターン19が島15よりはみ出した状態にある場合オー
ブン状態を示し、(b)図のように島15にかかつてい
る場合はオーブン以外の特性を示すことになり、本実施
例の場合、コーナ4カ所の内1カ所でもオーブン状態を
示せば素子パターンにおいても島15からはみ出した部
分があることを意味しNG(不良)と判定することにな
る。
以上説明したように、この実施例に示した製造方法にお
いては、前記従来例の説明に示した文献におけるオーバ
エツチングの防止方法を採用してもなお発生するコーナ
部のアンダカットによりシリコン島の寸法が小さくなっ
て、コーナ部において素子形成のための拡散層がはみ出
した場合、このはみ出しを目視によらず、電気的に検出
することができるようにした拡散パターンを、1チツプ
内に多数個有する島の少くとも1個の島に配置する工程
を有するものである。この場合、その拡散パターンは、
島のパターンが矩形であれば、4隅に配置した拡散パタ
ーンとこの拡散パターンから引出された電極とを含み、
誘電体膜で囲まれた島とこの引出された電極の各々とを
プロービングした場合、無限大の抵抗を示す場合は不良
(上記NG)、他の場合は良品として判定するものであ
る。
いては、前記従来例の説明に示した文献におけるオーバ
エツチングの防止方法を採用してもなお発生するコーナ
部のアンダカットによりシリコン島の寸法が小さくなっ
て、コーナ部において素子形成のための拡散層がはみ出
した場合、このはみ出しを目視によらず、電気的に検出
することができるようにした拡散パターンを、1チツプ
内に多数個有する島の少くとも1個の島に配置する工程
を有するものである。この場合、その拡散パターンは、
島のパターンが矩形であれば、4隅に配置した拡散パタ
ーンとこの拡散パターンから引出された電極とを含み、
誘電体膜で囲まれた島とこの引出された電極の各々とを
プロービングした場合、無限大の抵抗を示す場合は不良
(上記NG)、他の場合は良品として判定するものであ
る。
したがって、n型の島にn型の不純物の拡散パターンを
形成してもよく、またp型の不純物による拡散パターン
を形成しても構わないものである。
形成してもよく、またp型の不純物による拡散パターン
を形成しても構わないものである。
そして、1チツプ内に適当に分布される所々の島にこの
ようなプローブ用の拡散パターンを形成しておけば、面
内ばらつきによる島形状の良・不良の検出精度は向上す
ることとなる。
ようなプローブ用の拡散パターンを形成しておけば、面
内ばらつきによる島形状の良・不良の検出精度は向上す
ることとなる。
なお上記実施例では島の中央部に拡散パターンを設けた
場合について説明したが、この拡散パターンは必ずしも
島内に形成しなくてもよく、例えばコーナ部の拡散パタ
ーンと島との導電状態から判定する方法によっても同様
な目的及び効果を得ることができる。
場合について説明したが、この拡散パターンは必ずしも
島内に形成しなくてもよく、例えばコーナ部の拡散パタ
ーンと島との導電状態から判定する方法によっても同様
な目的及び効果を得ることができる。
[発明の効果コ
以上詳細に説明したように本発明によれば、島の最終形
成状態を電気的に判定できるような判定用の拡散パター
ンを有する島を設けたので、従来顕微鏡作業にたよって
いた選別が単に目視に頼ることなく、電気的に短時間に
しかも、ブロービング時に自動的にできることから判定
の正確さも増し、その効果として工数削減ばかりでなく
品質向上への寄与は大きい。
成状態を電気的に判定できるような判定用の拡散パター
ンを有する島を設けたので、従来顕微鏡作業にたよって
いた選別が単に目視に頼ることなく、電気的に短時間に
しかも、ブロービング時に自動的にできることから判定
の正確さも増し、その効果として工数削減ばかりでなく
品質向上への寄与は大きい。
第1図(a) 、 (b)はこの発明の一実施例を示す
製造方法の平面要部説明図、第2図は単結晶Si島と素
子拡散パターンとの位置関係を示す平面説明図、第3図
は拡散パターンの形成方法の一部を示す要部断面図、第
4図(a) 、 (b)は拡散パターンと誘電体分離絶
縁膜のコーナ部の位置関係を説明する平面図、第5図(
a)〜(d)は従来の誘電体分離方法による集積回路半
導体装置の製造工程図、第6図は素子形成後に不都合を
生じた素子パターン部の模式平面図である。 図において、11は単結晶81基板(基板)、12は酸
化膜、12aは誘電体分離構造の酸化膜、13はV溝、
14は多結晶Sl、 15は単結晶81島(基板11と
同一部分)、16は半導体素子、18は素子拡散パター
ン、19. 19aは拡散パターン、20はAΩ電極、
21は酸化膜、22はレジストパターン、23はコンタ
クト穴である。 手続補正書(自発)63.’+’、、 19昭和 年
月 日
製造方法の平面要部説明図、第2図は単結晶Si島と素
子拡散パターンとの位置関係を示す平面説明図、第3図
は拡散パターンの形成方法の一部を示す要部断面図、第
4図(a) 、 (b)は拡散パターンと誘電体分離絶
縁膜のコーナ部の位置関係を説明する平面図、第5図(
a)〜(d)は従来の誘電体分離方法による集積回路半
導体装置の製造工程図、第6図は素子形成後に不都合を
生じた素子パターン部の模式平面図である。 図において、11は単結晶81基板(基板)、12は酸
化膜、12aは誘電体分離構造の酸化膜、13はV溝、
14は多結晶Sl、 15は単結晶81島(基板11と
同一部分)、16は半導体素子、18は素子拡散パター
ン、19. 19aは拡散パターン、20はAΩ電極、
21は酸化膜、22はレジストパターン、23はコンタ
クト穴である。 手続補正書(自発)63.’+’、、 19昭和 年
月 日
Claims (1)
- 【特許請求の範囲】 単結晶半導体基板の表面にV字型の溝を形成し、この
V字型の溝を含む単結晶半導体表面に酸化膜を形成し、
この酸化膜上に多結晶半導体層を形成し、上記単結晶半
導体基板を裏面より研磨して複数個の単結晶半導体島を
形成し、この単結晶島領域に半導体素子を形成してなる
誘電体分離型半導体装置の製造方法において、 上記半導体素子形成時に、選定された少くとも1個の上
記単結晶半導体島のコーナ部に、このコーナ部の所定の
コーナカット許容点上を内側端縁の線が通過するように
位置する拡散パターンを形成する工程と、 この拡散パターンと、上記単結晶半導体島内部よりそれ
ぞれ電極取出し用のコンタクト穴を開口して電極を形成
する工程と、 上記単結晶半導体島内部の電極と上記コーナ部の電極を
用いた電気特性状態により、上記単結晶半導体島形成精
度の選別判定を行なう工程とを有することを特徴とする
誘電体分離型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5943488A JPH01233735A (ja) | 1988-03-15 | 1988-03-15 | 誘電体分離型半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5943488A JPH01233735A (ja) | 1988-03-15 | 1988-03-15 | 誘電体分離型半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01233735A true JPH01233735A (ja) | 1989-09-19 |
Family
ID=13113164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5943488A Pending JPH01233735A (ja) | 1988-03-15 | 1988-03-15 | 誘電体分離型半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01233735A (ja) |
-
1988
- 1988-03-15 JP JP5943488A patent/JPH01233735A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5283459A (en) | Semiconductor sensor including an aperture having a funnel shaped section intersecting a second section | |
JP2940293B2 (ja) | 半導体加速度センサの製造方法 | |
JPS59117271A (ja) | 圧力感知素子を有する半導体装置とその製造法 | |
JPH10505957A (ja) | ストリンガが固定された集積回路コンタクト | |
JPH01233735A (ja) | 誘電体分離型半導体装置の製造方法 | |
EP0056908A2 (en) | Semiconductor device | |
US4595944A (en) | Resistor structure for transistor having polysilicon base contacts | |
US4544941A (en) | Semiconductor device having multiple conductive layers and the method of manufacturing the semiconductor device | |
JPS6387762A (ja) | 半導体装置の製造方法 | |
JPS63166256A (ja) | 半導体装置およびその製造方法 | |
JPH02161747A (ja) | 誘電体分離型半導体装置及びその製造方法 | |
JPH0298955A (ja) | 半導体装置の製造方法 | |
JPH0290511A (ja) | 半導体装置 | |
JP2822879B2 (ja) | 半導体装置の製造方法及びエッチング方法 | |
JPH04361566A (ja) | 半導体集積回路 | |
JPH01137650A (ja) | 半導体装置 | |
KR20000045895A (ko) | 테스트패턴 형성방법 | |
JP3116356B2 (ja) | 半導体装置 | |
JP2000183163A (ja) | 半導体装置とその製造方法 | |
JPS5966150A (ja) | 半導体装置およびその製造方法 | |
JPH01272133A (ja) | 半導体装置 | |
JPH07106391A (ja) | 半導体デバイス及びその検査方法 | |
JPH06341913A (ja) | 集積化半導体圧力センサ | |
JPH02194542A (ja) | 誘電体分離型半導体装置の製造方法 | |
JPH01115135A (ja) | 誘電体分離半導体装置 |