JPH01232751A - 高周波素子用パッケージの製造方法 - Google Patents

高周波素子用パッケージの製造方法

Info

Publication number
JPH01232751A
JPH01232751A JP5979088A JP5979088A JPH01232751A JP H01232751 A JPH01232751 A JP H01232751A JP 5979088 A JP5979088 A JP 5979088A JP 5979088 A JP5979088 A JP 5979088A JP H01232751 A JPH01232751 A JP H01232751A
Authority
JP
Japan
Prior art keywords
ceramic
forming member
metallized
ceramic frame
frame body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5979088A
Other languages
English (en)
Other versions
JPH0817213B2 (ja
Inventor
Fuminori Ishizuka
文則 石塚
Nobuo Sato
信夫 佐藤
Toshiichi Takenouchi
竹之内 敏一
Fumio Miyagawa
文雄 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Shinko Electric Industries Co Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Nippon Telegraph and Telephone Corp filed Critical Shinko Electric Industries Co Ltd
Priority to JP5979088A priority Critical patent/JPH0817213B2/ja
Publication of JPH01232751A publication Critical patent/JPH01232751A/ja
Publication of JPH0817213B2 publication Critical patent/JPH0817213B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Waveguides (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、GaAs素子等の高周波で動作させる高周波
素子を収納する高周波素子用パッケージの製造方法に関
する。
[従来の技術] 従来のGaAs素子等の高周波素子を収納するパッケー
ジは、その本体が、高周波素子を搭載する金属ベース上
に、高周波素子を収容する金属枠体を一体に備えたもの
であった。
そして、上記パッケージの金属枠体の一部を切り欠いて
、該切り欠いた部分に、入出力用の回路パターンを備え
たセラミック端子を嵌着していた。
このパッケージでは、セラミック端子に備えた入出力用
の回路パターンの周囲を、金属ベースと金属枠体が隙間
なく囲む構造をしていて、該金属ベースと金属枠体から
なるメタルウオールが、上記入出力用の回路パターンを
流れる電気信号がその外部に漏洩等するのを的確に防ぐ
とともに、上記入出力用の回路パターンの特性インピー
ダンスを所定値に保持している。
[発明が解決しようとする問題点] しかしながら、上述従来の高周波素子用パッケージは、
その製造に際して、金属ベース上に金属枠体を一体に備
えたパッケージの本体を削り出し法やろう付は法等によ
り形成したり、金属枠体にセラミック端子を嵌着するの
に、多大な手数と時間を要した。
本発明は、かかる問題点を解消するためになされたしの
で、その目的は、上述従来のパッケージと同様な高周波
特性に優れたパッケージを手数と時間をかけずに容易に
製造可能とする、高周波素子用パッケージの製造方法を
提供することにある。
[問題点を解決するための手段] 上記目的を達成するために、本発明の高周波素子用パッ
ケージの製造方法は、第1図および第2図にその例を示
したように、グリーンシートのセラミック枠体形成部材
(1)と、入出力用のメタライズペーストの回路パター
ン30を備えたグリーンシートのセラミック端子形成部
材(6)を設けて、セラミック枠体形成部材(1)の一
部にセラミック端子形成部材(6)を、セラミック枠体
形成部材(1)とセラミック端子形成部材(6)との間
にト記人出力用の回路パターン30の両脇を囲むメタラ
イズペーストのメタライズウオール層70を介在させた
状態で、挟持させて一体焼成し、高周波素子を収容する
セラミック枠体lOを形成した後、このセラミック枠体
lOを高周波素子を搭載する金属ベース80上に取着す
るとともに、上記メタライズウオール層70を上記金属
ベース80に電気的に導通することを特徴とする。
[作用] 本発明の高周波素子用パッケージの製造方法においては
、加工の容易なグリーンシートのセラミック枠体形成部
材(1)の一部に、同じく加工の容易なグリーンシート
のセラミック端子形成部材(6)を、セラミック枠体形
成部材(+)とセラミック端子形成部材(6)との間に
メタライズペーストのメタライズウオール層70を介在
させた状態で、挟持させて一体焼成することにより、高
周波素子を収容するセラミック枠体10を形成するよう
にした。
従って、セラミック端子60を挟持した高周波素子を収
容するセラミック枠体lOを手数と時間をかけずに容易
に形成できる。
また、本発明の製造方法を用いて形成する高周波素子用
パッケージは、セラミック端子60の入出力用の回路パ
ターン30の両脇とその下方を、セラミック端子60と
セラミック枠体IOとの間に介在させたメタライズウオ
ール層70とグランドを構成する金属ベース80が囲む
構造をしていて、上記メタライズウオール層70と金属
ベース80が、セラミック端子60の入出力用の回路パ
ターン30を流れる電気信号がその外部に漏洩等するの
を防ぐとともに、上記入出力用の回路パターン30の特
性インピーダンスを所定値に保持する。
[実施例] 次に、本発明の実施例を図面に従い説明する。
第1図および第2図は本発明の高周波素子用パッケージ
の製造方法の好適な実施例を示し、第1図は該製造方法
を用いて形成した高周波素子用パッケージの斜視図、第
2図は第1図のパッケージのセラミック枠体形成方法を
示す拡大説明図である。以下、上記図中の実施例を説明
する。
方形枠体状をしたその周壁の断面形状が方形状をしたグ
リーンシートのセラミック枠体形成部材(1)を設ける
。そして、このセラミック枠体形成部材(1)の前後の
周壁中途部を横断する。
また、方形ブロック状をしたグリーンシートの下層セラ
ミック体形成部材(4)を設ける。そして、この下層セ
ラミック体形成部材(4)ト面に細帯状をした入出力用
のタングステン等のメタライズペーストの回路パターン
30を上記形成部材上面を前後に横断して備える。
また、上記下層セラミック体形成部材(4)上面の回路
パターン30中途部を覆う小方形ブロック状をしたグリ
ーンシートの上層セラミック体形成部材(5)を設ける
。そして、この上層セラミック体形成部材(5)を上記
下層セラミック体形成部材(4)上面のほぼ中央に該上
面を左右に縦断して積層し、下層セラミック体形成部材
(4)上面の回路パターン30中途部を上記上層セラミ
ック体形成部材(5)で覆う。
そして、上記入出力用の回路パターン30を備えた下層
セラミック体形成部材(4)上に上層セラミック体形成
部材(5)を積層した、セラミック端子形成部材(6)
を形成する。
さらに、上記セラミック枠体形成部材上面(lb)とそ
の下面(Ic)に、タングステン等のメタライズペース
トのシール面90を備える。
またそれとともに、セラミック枠体形成部材の横断した
部分内側面(la)に、上記シール面90に一連に連続
するタングステン等のメタライズペーストのメタライズ
ウオール層70を備える。
また、セラミック端子形成部材(6)を構成する上層セ
ラミック体形成部材(5)上面と下層セラミック体形成
部材(4)下面に、タングステン等のメタライズペース
トのシール面90を備える。
またそれとともに、上層セラミック体形成部材(5)と
下層セラミック体形成部材(4)の左右側面(6a)に
亙って、上記上層セラミック体形成部材(5)上面と下
層セラミック体形成部材(4)下面のシール面90に一
連君こ連続するタングステン等のメタライズペーストの
メタライズウオール層70を備える。
そして、第2図に示したように、上記セラミック枠体形
成部材の横断した部分(2)に上記セラミック端子形成
部材(6)を挿入して、上記セラミック枠体形成部材の
横断した部分内側面(!1)とセラミック端子形成部材
の左右側面(6a)のメタライズウオール層70の表面
間を導電性のある接着剤で接合する。
′ そして、セラミック枠体形成部材の横断した部分(
2)にセラミック端子形成部材(6)を、その上下面間
と内外側面間に段差を生じさせずに、セラミック枠体形
成部材(1)とセラミック端子形成部材(6)との間に
セラミック端子形成部材(6)上の入出力用の回路パタ
ーン30の両脇を囲むメタライズウオール層70を介在
させた状態で、挟持させる。
なおここで、セラミック枠体形成部材の横断した部分内
側面(la)とセラミック端子形成部材の左右側面(6
a)のメタライズウオール層70が未乾燥状態にあって
十分な粘着力を持つ場合は、セラミック枠体形成部材の
横断した部分(2)にセラミック端子形成部材(6)を
挿入して、セラミック端子形成部材の左右側面(6a)
のメタライズウオール層70表面にセラミック枠体形成
部材の横断した部分内側面(la)のメタライズウオー
ル層70表面を圧接させて、両層の粘着力を用いてセラ
ミック枠体形成部材の横断した部分内側面(la)にセ
ラミック端子形成部材の左右側面(6a)を接合し、上
記セラミック枠体形成部材の横断した部分(2)にセラ
ミック端子形成部材(6)を挟持させても良い。
その後、上記セラミック端子形成部材(6)を挟持させ
たセラミック枠体形成部材(1)を、高温の炉内に入れ
て、一体焼成し、高周波素子を収容するセラミック枠体
10を形成する。
その後、上記形成したセラミック枠体lOを、Pe−N
i−Co合金等の金属部材からなる高周波素子を搭載す
る金属ベース80上に搭載して、セラミック枠体10下
面およびセラミック端子60丁面と該雨下面が接する金
属ベース80上面を、セラミック枠体10下面とセラミ
ツク端子60下面に備えたメタライズのシール面90を
介してろう付は等により接合する。
そして、セラミック枠体10を金属ベース80上に取着
するとともに、セラミック枠体の横断した部分内側面1
0aとセラミック端子60の左右側面のメタライズウオ
ール層70やセラミック枠体10とセラミック端子60
の上面のメタライズのシール面90を、該メタライズウ
オール層やシール面に一連に連続するセラミツク端子6
0下面やセラミック枠体lO下面のメタライズのシール
面90を介して、グランドを構成する金属ベース80に
電気的に導通する。
第1図および第2図に示した高周波素子用パブケージの
製造方法は、以上の工程からなる。
次に、上述製造方法を用いて形成した高周波素子用パッ
ケージめ使用例を説明する。
セラミック枠体10内側のキャビティ100に高周波素
子(図示せず。)を収容して、該キャビティ100下面
に露出した金属ベース80上に、高周波素子を取着する
。そして、該素子の電極とセラミック端子60のキャビ
ティ100内に露出した入出力用の回路パターン30の
内側端部をワイヤ(図示せず。)で接続する。その後、
キャビティ100上面をキャップ(図示せず。)で覆っ
て、高周波素子をセラミック枠体内側のキャビティ10
0内に封止する。
上述製造方法を用いて形成した高周波素子用パッケージ
は以上のようにして使用するもので、このパッケージに
おいては、セラミック枠体の横断した部分内側面10a
とセラミツク端子60側面のメタライズウオール層70
、およびグランドを構成する金属ベース80が、セラミ
ック端子60の入出力用の回路パターン30を流れる電
気信号がその外部に漏洩等するのを的確に防ぐとともに
、上記入出力用の回路パターン30の特性インピーダン
スを所定値に的確に保持する。
なお、」−述実施例において、セラミック枠体形成部材
(1)の内外のいずれか一方またはその両方の側面に、
該形成部材の上下面のシール面90や該形成部材の横断
した部分内側面(la)のメタライズウオール層70に
一連に連続するメタライズウオール層を備えたり、セラ
ミック枠体形成部材(1)内の厚さ方向に、該形成部材
の上下面のシール面90に一連に連続するメタライズペ
ーストを充填したヴイアホールを備えて、セラミック枠
体形成部材(1)を焼成し、金属ベース80上に取着す
るセラミック枠体10の内外のいずれか一方またはその
両方の側面やセラミック枠体!0内の厚さ方向に、金属
ベース80に電気的に導通する、メタライズウオール層
70やメタライズ導体を充填したヴイアホールを備えて
、上述パッケージの高周波特性を高めても良い。
また、若干の段差が生ずる虞れのあるセラミック枠体1
0上面とセラミツク端子60上面に亙って、Fe−Ni
 −Go金合金の平滑な上面を持つ金属シールリング(
図示せず。)を、その上面に備えたメタライズのシール
面90を介して、隙間なく固着して、キャビティ100
上面を覆うキャップ周囲を、上記金属シールリングの平
滑な上面に隙間なく被着できるようにしても良い。
さらに、場合によっては、セラミック端子形成部材(6
)の内外幅や厚さをセラミック枠体形成部材(+)より
厚くまたは薄く形成して、セラミック端子形成部材(6
)をセラミック枠体形成部材の横断した部分(2)にそ
の上面間や内外側面間に段差を持たせた状態で挟持させ
て焼成し、セラミック端子60をその上面間や内外側面
間に段差を持たせて挟持させたセラミック枠体10を金
属ベース80上に取着して、パッケージを形成しても良
い。
そして、上記のようにセラミック端子60を段差を持た
せてセラミック枠体10に挟持させた場合は、上記金属
ンールリングを、その下面に上記セラミック端子60と
セラミック枠体10の上面間の段差に倣って段差を持た
せるようにして、セラミツク端子60上面とセラミック
枠体10上面に亙って隙間なく固着し、該固着した金属
シールリング上面にキャップ周囲を隙間なく被着したり
、キャップ周囲下面に上記セラミック端子60とセラミ
ック枠体10の上面間の段差に倣って段差を持たせて、
該段差を持たせたキャップ周囲を上記段差を持つセラミ
ツク端子60上面とセラミック枠体10上面に亙って隙
間なく被着する必要がある。
また、セラミック枠体10とセラミック端子60の内外
側面間に段差を持たせた場合は、該段差を持たせたセラ
ミック端子60に備えた回路パターン30を流れる高周
波信号がその外部に漏洩等せずに該回路パターンを効率
良く伝わるように、セラミック枠体形成部材(1)やセ
ラミック端子形成部材(6)の内外に段差状に突出した
り露出したセラミック端子形成部材の左右側面(6a)
やセラミック枠体形成部材の横断した部分内側面(la
)に、タングステン等のメタライズペーストのメタライ
ズウオール層70を備えて、セラミック枠体形成部材の
横断した部分(2)にセラミツク端子形成部材(6)を
挟持させて焼成し、セラミック枠体10やセラミック端
子60の内外に段差状に突出したり露出したセラミック
端子の左右側面60aやセラミック枠体の横断した部分
内側面10aに金属ベース80に電気的に導通するメタ
ライズウオール層70を備えた、セラミック端子60を
挟持させたセラミック枠体lOを形成する必要がある。
さらに、場合によっては、セラミック枠体形成部材(1
)やセラミック端子形成部材(6)の−上下向にメタラ
イズのシール面90を備えずに、セラミック端子60を
挟持させたセラミック枠体lOを形成して、該形成した
セラミック枠体lOやセラミック端子60の下面を、メ
タライズのシール面90を介さずに、導電性のある接着
剤等を用いて、金属ベース80上に取着したり、セラミ
ック枠体10上面とセラミツク端子60上面に亙って、
メタライズのシール面90を介さずに、導電性のある接
着剤を用いて、キャップ周囲を被着しても良い。
また、セラミック枠体形成部材(1)に入出力用や電源
線路用の回路パターン30を備えたセラミック端子形成
部材(6)を3個以上挟持させて一体焼成してセラミッ
ク枠体10を形成し、このセラミック端子60を3個以
上挟持させたセラミック枠体10を金属ベース80上に
取着して、3個以上のセラミック端子を備えた高周波素
子用パッケージを形成しても良い。
[発明の効果] 以上説明したように、本発明の高周波素子用パッケージ
の製造方法においては、加工の容易なグリーンシートの
セラミック枠体形成部材の一部に、同じく加工の容易な
グリーンシートのセラミック端子形成部材を、セラミッ
ク枠体形成部材とセラミック端子形成部材との間にメタ
ライズペーストのメタライズウオール層を介在させた状
態で、挟持させて一体焼成することにより、パッケージ
の本体を構成する高周波素子を収容するセラミック枠体
を手数と時間をかけずに容易に形成できる。
また、セラミック端子を挟持させたセラミック枠体を形
成して、該セラミック枠体を金属ベース上に取着し、パ
ッケージを形成するようにした。
従って、グリーンシートのセラミック枠体形成部材とグ
リーンシートのセラミック端子形成部材をそれぞれ別個
に焼成してセラミック枠体とセラミック端子を形成した
後、金属ベース上にセラミック枠体をその一部にセラミ
ック端子を挟持させた状態で取着してパッケージを形成
する場合と比へて、金属ベース上へのセラミック枠体と
セラミック端子の配列位置決め作業や取着作業を手数を
かけずに容易に行える。
また、本発明の製造方法を用いて形成する高周波素子用
パブケージは、セラミック端子の入出力用の回路パター
ンの両脇とその下方を、セラミック枠体とセラミック端
子との間に介在させた金属ベースに電気的に導通するメ
タライズウオール層と金属ベースが囲む構造をしている
従って、本発明の製造方法を用いて形成する高周波素子
用パッケージにおいては、上記メタライズウす−ル層と
金属ベースが、セラミック端子の入出力用の回路パター
ンを流れる電気信号がその外部に漏洩等するのを的確に
防ぐとともに、上記入出力用の回路パターンの特性イン
ピーダンスを所定値に的確に保持する。
そのため、本発明によれば、高周波特性に優れた高周波
素子用パッケージを手数と時間をかけずに容易に製造で
きる。
【図面の簡単な説明】
第1図は本発明の製造方法を用いて形成した高周波素子
用パッケージの斜視図、第2図は第1図のパッケージの
形成方法を示す拡大説明図である。 (1)・・セラミック枠体形成部材、 (1a)・・内側面、  lO・・セラミック枠体、(
2)・・横断した部分、  30・・回路パターン、(
4)・・下層セラミック体形成部材、(5)・・上層セ
ラミック体形成部材、(6)・・セラミック端子形成部
材、 (6a)・・側面、 60・・セラミック端子、70・
・メタライズウオール層、 80・・金属ベース。 第 1 図 第2図

Claims (1)

    【特許請求の範囲】
  1. 1、グリーンシートのセラミック枠体形成部材と、入出
    力用のメタライズペーストの回路パターンを備えたグリ
    ーンシートのセラミック端子形成部材を設けて、セラミ
    ック枠体形成部材の一部にセラミック端子形成部材を、
    セラミック枠体形成部材とセラミック端子形成部材との
    間に上記入出力用の回路パターンの両脇を囲むメタライ
    ズペーストのメタライズウォール層を介在させた状態で
    、挟持させて一体焼成し、高周波素子を収容するセラミ
    ック枠体を形成した後、このセラミック枠体を高周波素
    子を搭載する金属ベース上に取着するとともに、上記メ
    タライズウォール層を上記金属ベースに電気的に導通す
    ることを特徴とする高周波素子用パッケージの製造方法
JP5979088A 1988-03-14 1988-03-14 高周波素子用パッケージの製造方法 Expired - Fee Related JPH0817213B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5979088A JPH0817213B2 (ja) 1988-03-14 1988-03-14 高周波素子用パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5979088A JPH0817213B2 (ja) 1988-03-14 1988-03-14 高周波素子用パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPH01232751A true JPH01232751A (ja) 1989-09-18
JPH0817213B2 JPH0817213B2 (ja) 1996-02-21

Family

ID=13123429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5979088A Expired - Fee Related JPH0817213B2 (ja) 1988-03-14 1988-03-14 高周波素子用パッケージの製造方法

Country Status (1)

Country Link
JP (1) JPH0817213B2 (ja)

Also Published As

Publication number Publication date
JPH0817213B2 (ja) 1996-02-21

Similar Documents

Publication Publication Date Title
JP3009788B2 (ja) 集積回路用パッケージ
JPH04299557A (ja) マイクロチップ及びマイクロチップの製造方法
JPS60219807A (ja) 電気部品用ケース
JPH01232751A (ja) 高周波素子用パッケージの製造方法
JP2511136Y2 (ja) 電子部品用メタルパッケ―ジ
JP2891385B2 (ja) 電子部品収納装置とその製造方法
US3833753A (en) Hermetically sealed mounting structure for miniature electronic circuitry
JP3269235B2 (ja) 電子部品
JPH01213018A (ja) 弾性表面波ディバイスの構造
JPH04188652A (ja) 高周波素子用パッケージの製造方法と高周波素子用パッケージ
JPS63208250A (ja) 集積回路のパツケ−ジ構造
JPH0720919Y2 (ja) マイクロ波集積回路用パツケ−ジ
JPH067575Y2 (ja) 気密端子
JPH03270054A (ja) 高周波高出力半導体装置
JPS59143348A (ja) 電子部品
JP2506028Y2 (ja) 集中定数型高周波部品
JPH01273390A (ja) 電気回路部品
JP2604102Y2 (ja) 気密端子
JPS629732Y2 (ja)
JPH01138737A (ja) 高周波素子用パッケージ
JPH11186422A (ja) 金属キャップ及びその製造方法、並びにそれを用いた弾性表面波装置
JPH10335873A (ja) 高周波回路部品
JPS607752A (ja) 半導体装置の製造方法
JPH06244293A (ja) Icチップ実装用パッケージ構造とその製造方法
JPH08274240A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees