JPH06244293A - Ｉｃチップ実装用パッケージ構造とその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】高周波特性の劣化を最小限に抑えることが可能
なパッケージ構造とその製造方法を提供する。 【構成】中央に中空部を有し側面に同軸コネクタ及び電
源用ビーズを１つ以上具備した四囲一体枠型構造フレー
ムと、このフレームの内壁に内接するように中空部内に
下方から挿入される下部金属ブロック及びフレームの内
壁に内接するように中空部の上方から挿入される上部金
属ブロックの３ブロックから構成される。下部と上部の
金属ブロックは、両者とも相接する上端面と下端面の同
位置に信号線，電源線基板及びＩＣチップ実装用に溝が
掘られており、下部金属ブロックのみには溝内に配線基
板及びＩＣチップが接着されており、上部金属ブロッ
ク、フレーム及び下部金属ブロックが一体となることに
より、信号線路，電源線路が同軸コネクタ、電源用ビー
ズ位置からチップ実装直近まで同軸構造となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高周波−広帯域ＩＣチ
ップを実装するための高周波−広帯域ＩＣチップ実装用
パッケージに関するものである。

【０００２】

【従来の技術】従来、高周波ＩＣチップは金属またはセ
ラミック製のバスタブ構造をなすパッケージに接着剤等
により固定され、各端子間はワイヤ，リボン又はＩＰＦ
キャリヤ等により電気的に接続されている。さらに、Ｉ
Ｃチップが実装された上記パッケージは、信号入出力用
同軸コネクタを具備したケースに実装されている。図５
は従来のＩＣチップ実装用のパッケージを示すもので、
２５はパッケージ、２６はパッケージキャップ、２７は
ＩＣチップ、２８は電源線路、２９は信号線路、３０は
グランド、３１は高周波遮断容量である。ＩＣチップ２
７をパッケージ２５に実装した場合、ＩＣチップ２７の
長期信頼性を確保するために内部に不活性ガスを封入
し、漏出防止のために、パッケージキャップ２６を接着
剤等により封止している。また、パッケージ２５の入出
力信号線路２９及び電源線路２８は図５に示すようにコ
プレーナ線路構造、ストリップ線路構造をなし、パッケ
ージ２５の外部からＩＣチップ２７の実装部までの挿入
損失や反射損失を抑えるためにＩＣチップ２７との入出
力インピーダンスと整合させるように設計されている。

【０００３】

【発明が解決しようとする課題】しかし、この構造で
は、グランデットコプレーナ線路−同軸構造線路−グラ
ンデットコプレーナ線路−ワイヤＩＣチップと線路構造
の不連続による高周波特性の劣化が問題となる。また、
ＩＣチップ実装パッケージ内部はＩＣチップに対して大
きく、そのキャビティサイズに伴う共振周波数により、
高周波，広帯域ＩＣチップの特性を十分生かすことがで
きない等の問題があった。また、信号線，電源線がチッ
プ実装キャビティ内部においてコプレーナ線路構造とな
っていることによる隣接線路間の電磁界結合が高周波Ｉ
Ｃチップ実装時において高周波特性の劣化の原因となっ
ていた。

【０００４】本発明の目的は、高周波特性の劣化を最小
限に抑えることが可能なパッケージ構造とその製造方法
を提供することにある。

【０００５】

【課題を解決するための手段】この目的を達成するため
に、本発明のＩＣチップ実装用パッケージは、中央に中
空部を有し側面に高周波信号入出力用端子として同軸コ
ネクタ及び電源用端子として電源用ビーズを１つ以上具
備したパッケージ側壁をなす四囲一体枠型構造フレーム
と、このフレームの内壁に内接するように中空部内に下
方から挿入されパッケージ底部をなす下部金属ブロック
及びフレームの内壁に内接するように中空部の上方から
挿入されパッケージ上部蓋をなすと同時に下方から挿入
された下部金属ブロックの上端面が合う下端面を有する
上部金属ブロックの３ブロックから構成される。パッケ
ージ底部をなす下部金属ブロック及びパッケージ上部を
なす上部金属ブロックは、両者とも相接する上端面と下
端面の同位置に信号線，電源線基板及びＩＣチップ実装
用に溝が掘られた構造をなしており、パッケージ底部の
下部金属ブロックのみパッケージフレームと接続される
以前の状態で、溝内に配線基板及びＩＣチップが接着剤
等により接着されており、パッケージ上部をなす上部金
属ブロック、四囲一体枠型構造フレーム及びパッケージ
底部をなす下部金属ブロックが一体となることにより、
信号線路，電源線路が同軸コネクタ、電源用ビーズ位置
からチップ実装直近まで同軸構造であるパッケージが構
成される。このような構成によっているから、信号線，
電源線間の電磁界結合の低減化が可能となり、パッケー
ジの高周波特性を向上できる。従来の技術とはＩＣチッ
プ実装部キャビティサイズ及び信号線，電源線構造が異
なる。

【０００６】

【実施例】以下、本発明の実施例を説明する。図１は本
発明のＩＣチップ実装用パッケージの第１の実施例を示
すものである。同図において、１はパッケージ側壁をな
す四囲一体枠型構造フレーム、２は下部金属ブロックで
あり、四囲一体枠型構造フレーム１の内壁にその外周が
内接するように下方からフレーム１の中空部１ａに挿入
され、パッケージの底部をなす鍔状突起部２ａ及び信号
線，電源線，チップ実装用の十字形溝２ｂ，２ｃを有す
る。また、３は上部金属ブロックであり、四囲一体枠型
構造フレーム１の内壁にその外周が内接するように上方
からフレーム１の中空部１ａに挿入され、パッケージの
蓋部をなす鍔状突起部３ａを有する構造体であると同時
に下部金属ブロック２と一体になることにより信号線
路，電源線路部を同軸構造とする十字形溝３ｂ，３ｃを
有する金属ブロックである。、４は入出力信号線用同軸
コネクタ、５は電源用ビーズ、６は四囲一体枠型構造フ
レーム１と金属ブロック２及び３を固定する固定用ねじ
である。

【０００７】図２は第１の実施例で示した金属ブロック
２の十字形溝２ｂ，２ｃの中心にＩＣチップ７を、一方
の溝２ｂ内に入出力信号線路８を、他方の溝２ｃ内に電
源線路９，高周波遮断容量１０及びアースポスト１１を
それぞれ実装し、入出力線路８とＩＣチップ７の端子
間，電源線路９と高周波遮断容量１０の端子間、高周波
遮断容量１０とＩＣチップ７の端子間，アースポスト１
１とＩＣチップ７の端子間をリボンで電気的に接続した
状態を示すものである。

【０００８】本発明の高周波ＩＣチップ実装用パッケー
ジの組立は、第１に四囲一体枠型構造フレーム１と下部
金属ブロック２のそれぞれに対して別々に部品の取付
け、実装を行う。すなわち、四囲一体枠型構造フレーム
１においては、入出力信号線用同軸コネクタ４及び電源
用ビーズ５を予め取り付けておく。また、下部金属ブロ
ック２に対しては、ＩＣチップ７を下部金属ブロック２
の十字形溝２ｂ，２ｃの中心に銀ペースト等の接着剤等
により接着固定するとともに、入出力信号線路８，電源
線路９，高周波遮断容量１０，アースポスト１１の部品
を下部金属ブロック２の各溝２ｂ，２ｃに図示のように
固定し、さらに、所要の電気的接続を行う。さらに、下
部金属ブロック２をフレーム１の中空部１ａに下方から
挿入し、フレーム１の下面と下部金属ブロック２の下端
に四方に設けた鍔状突起部２ａの上端面を気密接触させ
て固定用ねじ６により固定する。その後、入出力信号線
路８と同軸コネクタ４及び電源線路９と電源用ビーズ５
を銀ペースト等の手段で電気的に接続し、上部金属ブロ
ック３をフレーム１の中空部１ａに上方から挿入し、フ
レーム１の上面と下部金属ブロック２の上端に四方に設
けた鍔状突起部３ａの下面と気密接触させ、固定用ねじ
６により固定することにより、入出力線路８，電源線路
９が同軸構造となると同時に高周波，広帯域ＩＣ用パッ
ケージが完成する。

【０００９】図６に、図５の従来パッケージと図１の本
発明パッケージとの特性比較としてチップ末実装時の入
出力アイソレーション特性のシミュレーション結果を示
している。図６において、横軸を周波数、縦軸をＳパラ
メータとし、Ｓ₁₁特性およびＳ₂₁特性を示している。一
般にアイソレーション特性Ｓ₂₁は−３０（ｄＢ）程度以
下が必要とされているが、従来のパッケージでは２０
（ＧＨｚ）付近でパッケージ内空洞共振により特性劣化
が生じているのに対して、本発明によるパッケージでは
特性劣化が少なく、本発明によるパッケージの有効性が
確認される。

【００１０】図３は本発明のＩＣチップ実装用パッケー
ジの第２の実施例を示すもので、第１の実施例１が１チ
ップ用の場合に対してのパッケージ構造であるのに対し
て多チップを実装する場合のパッケージ構造を示したも
のである。同図において、１２は図１のＩＣチップ実装
用パッケージの四囲一体枠型構造フレーム１に対応した
四囲一体枠型構造フレームで、電源用ビーズ１６が複数
存在する。また、１３は図１の下部金属ブロック２に対
応したパッケージの底部をなす鍔状突起部を有する下部
金属ブロックで、電源線実装用溝１３ｃが複数存在して
複数の十字形溝を形成し、信号線実装用溝１３ｂと複数
の電源線用溝１３ｃが交差する位置に複数のＩＣチップ
がそれぞれ実装されることになる。１４は図１の上部金
属ブロック３に対応したパッケージの蓋部をなす上部金
属ブロックで、下部金属ブロック１３の溝に対応するよ
うに複数の十字形溝が複数掘り込まれている。

【００１１】図４は図３で示した下部金属ブロック１３
の溝に入出力信号線路１８，電源線路１９，チップ間接
続信号線路２０，ＩＣチップ２１，高周波遮断容量２
２，アースポスト２３，段間容量２４を実装し、入出力
信号線路１８とＩＣチップ２１の端子間，電源線路１９
と高周波遮断容量２２の端子間，高周波遮断容量２２と
ＩＣチップ２１の端子間，アースポスト２３とＩＣチッ
プ２１の端子間をリボンで電気的に接続し、さらにチッ
プ間接続信号線路２０に段間容量２４を実装した状態を
示す図である。

【００１２】この場合の組立は、実施例１で示したと同
様に第１に四囲一体枠型構造フレーム１２と下部金属ブ
ロック１３のそれぞれに対して別々に部品の取付け、実
装を行う。すなわち、四囲一体枠型構造フレーム１２に
対しては、入出力信号線路用同軸コネクタ１５及び電源
用ビーズ１６を予め取り付けておく。また、下部金属ブ
ロック１３に対しては、複数のＩＣチップ２１を信号線
路用溝１３ｂと電源線路用溝１３ｃが交差する位置にそ
れぞれ接着剤等により接着固定するとともに、入出力信
号線路１８，電源線路１９，チップ間接続信号線路２
０，高周波遮断容量２２，アースポスト２３の各部品を
下部金属ブロック１３所定のの溝１３ｂ，１３ｃ内に固
定し、所望の電気的接続を行う。さらに、下部金属ブロ
ック１３を四囲一体枠型構造フレーム１２の中空部１２
ａに下方から挿入し、下部金属ブロック１３の下端の四
方に広がった鍔状突起部１３ａで両者を固定ねじ１７を
用いて気密接続する。その後、入出力信号線路１８と同
軸コネクタ１５及び電源線路１９と電源用ビーズ１６を
銀ペースト等の手段により電気的に接続し、上部金属ブ
ロック１４をフレーム１２の中空部１２ａに上方から挿
入し、その下端面が下部金属ブロック１３の上端面と面
が合接するようにした状態でその鍔状突起部１４ａの上
面とフレーム１の上面とを固定ねじ１７を用いて気密接
続することにより、入出力信号線路１８，電源線路１
９，チップ間接続信号線路２０が同軸構造となると同時
に高周波ＩＣ用パッケージが実現される。

【００１３】以上のように、本発明の高周波ＩＣ実装用
パッケージは、従来バスタブ形状であった構造を四囲一
体枠型構造フレームとパッケージ底部をなす金属ブロッ
ク及びパッケージ蓋部をなす金属ブロックに分割したこ
とにより、パッケージフレームがない状態で、高周波Ｉ
Ｃチップ，入出力信号線路，電源線路，高周波遮断容
量，アースポスト等の実装ができるため、組立作業が容
易となる。また、同軸コネクタを取り付けた四囲一体枠
型構造フレームそのものを気密構造としたため、高周波
ＩＣチップを直接実装することができるため、従来の気
密パッケージの必要がなくなることにより、パッケージ
の小型化が図られる。さらに、ＩＣチップ実装部と気密
パッケージ部を一体としたことにより、入出力信号線
路，電源線路が短くなり、伝送損失の低減が図られると
同時に、線路構造が同軸コネクタからＩＣチップ部直近
まで同軸構造であることから、従来のバスタブ構造パッ
ケージに見られた線路構造の不連続部の除去により特性
劣化の防止が図られる。

【００１４】

【発明の効果】以上説明したように、本発明による高周
波ＩＣ実装用パッケージは四囲一体枠型構造フレームと
このフレームに内接するように下から挿入されパッケー
ジ底部をなす金属ブロックとフレームに内接するように
上から挿入されパッケージ蓋部をなすとともに下部金属
ブロックと一体となることで線路構造を同軸構造とする
ことが実現される金属ブロックの３つの構造体からなる
とともに、３構造体はそれぞれ気密接続が可能となる構
造とした。このように、パッケージを３ブロック独立構
成としたことにより、それぞれの構造体は独立に構造す
ることが可能となり、チップ実装，入出力信号線路，電
源線路，高周波遮断容量，アースポストの実装が四囲一
体枠型構造フレームがない状態で可能となった。また、
四囲一体枠型構造フレームに入出力信号用同軸コネク
タ，電源線用ビーズを一体化すること、及びそれらコネ
クタからチップ部までを同軸構造としたことにより、線
路構造不連続に伴い生じる不要反射の除去、チップ実装
部がチップサイズと同程度であることによる空洞共振周
波数の高周波化等により高周波帯でのパッケージとして
有効となる。さらに、信号線路，電源線路がパッケージ
が外部接続コネクタ，電源用ビーズの位置からチップ部
直近まで同軸構造であることにより、入出力信号線路，
電源線路等隣接線路間が空間的に分離されることにより
電磁界結合の低減化が図られ、高周波，広帯域ＩＣ実装
用パッケージの高性能化が図られる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すパッケージ斜視図
である。

【図２】図１のパッケージにＩＣチップ，入出力信号線
路，電源線路，高周波遮断容量，アースポストを実装
し、リボンにより電気的接続を行った状態を示す斜視図
である。

【図３】本発明の第２の実施例としてＩＣチップが複数
存在する場合のパッケージ斜視図である。

【図４】図３のパッケージにＩＣチップ，入出力信号線
路，電源線路，チップ間接続信号線路，高周波遮断容
量，アースポスト，段間容量を実装し、リボンにより電
気的接続を行った状態を示す斜視図である。

【図５】従来のバスタブ形状パッケージの斜視図であ
る。

【図６】従来パッケージと本発明パッケージのシミュレ
ーションによるアイソレーション特性を示す図である。

【符号の説明】

１ 四囲一体枠型構造フレーム １ａ 中空部 ２ 鍔状突起部付き下部金属ブロック ２ａ 鍔状突起部 ２ｂ，２ｃ 十字形溝 ３ 鍔状突起部付き上部金属ブロック ３ａ 鍔状突起部 ３ｂ，３ｃ 十字形溝 ４ 同軸コネクタ ５ 電源用ビーズ ６ 固定用ねじ ７ ＩＣチップ ８ 信号線路 ９ 電源線路 １０ 高周波遮断容量 １１ アースポスト １２ 枠型フレーム １２ａ 中空部 １３ 鍔状突起部付き下部金属ブロック １３ａ 鍔状突起部 １３ｂ，１３ｃ 十字形溝 １４ 鍔状突起部付き上部金属ブロック １５ 同軸コネクタ １６ 電源用ビーズ １７ 固定用ねじ １８ 信号線路 １９ 電源線路 ２０ チップ間接続信号線路 ２１ ＩＣチップ ２２ 高周波遮断容量 ２３ アースポスト ２４ 段間容量 ２５ パッケージ ２６ パッケージキャップ ２７ ＩＣチップ ２８ 電源線路 ２９ 信号線路 ３０ グランド ３１ 高周波遮断容量

Claims (4)

【特許請求の範囲】
1. 【請求項１】 中央の中空部を囲んでパッケージ側壁を
   なすように形成された四囲一体枠型構造フレームと、 該フレームの内壁に内接するように該フレームの前記中
   空部内に下方から挿入されパッケージの底部をなす下部
   金属ブロックと、該フレームの内壁に内接するように該
   フレームの前記中空部内に上方から挿入されパッケージ
   の上部蓋をなすと同時に下方から挿入された前記下部金
   属ブロックの上端面と相接する下端面を有する上部金属
   ブロックの３ブロック構成であり、 前記フレームは側面に高周波信号入出力用端子として少
   なくとも一つの同軸コネクタ及び電源用端子として少な
   くとも一つの電源用ビーズを具備し、 前記下部金属ブロック及び前記上部金属ブロックはとも
   に前記相接する上端面または下端面と反対側に四方に広
   がった鍔状突起構造を備えたＩＣチップ実装用パッケー
   ジ構造。
2. 【請求項２】 パッケージ底部をなす前記下部金属ブロ
   ックは、パッケージ側壁をなす前記四囲一体枠型構造フ
   レームと接続する以前の状態において、前記鍔状突起構
   造の反対側に位置する前記上面端は信号線，電源線基板
   及びＩＣチップ実装用の溝が掘られた構造をなしてお
   り、該溝内に配線基板が接着剤等により接着されている
   ことを特徴とする請求項１に記載のＩＣチップ実装用パ
   ッケージ構造。
3. 【請求項３】 パッケージ上部をなす前記上部金属ブロ
   ックは、パッケージ底部をなす前記下部金属ブロックの
   前記上端面上の溝と同位置に溝が掘られた構造をなして
   おり、パッケージ側壁をなす前記四囲一体枠型構造フレ
   ーム及び前記下部金属ブロックと一体となった状態で、
   信号線路，電源線路が同軸コネクタ、電源用ビーズ位置
   からチップ実装直近まで同軸構造が構成されることを特
   徴とする請求項１および２に記載のＩＣチップ実装用パ
   ッケージ構造。
4. 【請求項４】 中央の中空部を囲んでパッケージ側壁を
   なすように形成されかつ該側壁に信号用同軸コネクタ及
   び電源用ビーズを具備した四囲一体枠型構造フレームの
   該中空部内に、信号線路，電源線路及びＩＣチップが上
   端面に掘り込まれた溝に実装された下部金属ブロックを
   下から挿入固定する工程と、 信号線路，電源線路及びＩＣチップが実装された前記下
   部金属ブロックの前記溝と対応する同位置に溝が掘り込
   まれた下端面を有する上部金属ブロックを前記四囲一体
   枠型構造フレームの前記中空部内に上から前記下部金属
   ブロックの上端面と該下端面が相接するように挿入固定
   する工程を含むＩＣチップ実装用パッケージの製造方
   法。