JP2533997B2 - 半導体装置用ケ―ス - Google Patents
半導体装置用ケ―スInfo
- Publication number
- JP2533997B2 JP2533997B2 JP3332897A JP33289791A JP2533997B2 JP 2533997 B2 JP2533997 B2 JP 2533997B2 JP 3332897 A JP3332897 A JP 3332897A JP 33289791 A JP33289791 A JP 33289791A JP 2533997 B2 JP2533997 B2 JP 2533997B2
- Authority
- JP
- Japan
- Prior art keywords
- case
- semiconductor device
- metal block
- wiring board
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高周波半導体素子を実
装するための半導体装置用ケースの構造に関するもので
ある。
装するための半導体装置用ケースの構造に関するもので
ある。
【０００２】
【従来の技術】高周波半導体素子は、従来一般には、金
属製あるいはセラミック製のバスタブ形状のパッケージ
内にろう付け等の手段によって固定収容され、端子間を
ワイヤ，リボンあるいはフィルムキャリア等によって電
気的に接続される。さらに、高周波半導体素子が接続搭
載された該パッケージは、電源バイパスコンデンサ等の
周辺部品とともに、信号入出力用の同軸コネクタを具備
したケース内に実装され、半導体装置として完成され
る。
属製あるいはセラミック製のバスタブ形状のパッケージ
内にろう付け等の手段によって固定収容され、端子間を
ワイヤ，リボンあるいはフィルムキャリア等によって電
気的に接続される。さらに、高周波半導体素子が接続搭
載された該パッケージは、電源バイパスコンデンサ等の
周辺部品とともに、信号入出力用の同軸コネクタを具備
したケース内に実装され、半導体装置として完成され
る。
【０００３】図５は従来の高周波半導体素子搭載用のパ
ッケージの例を示す斜視図であり、内部に高周波半導体
素子８を搭載し、ワイヤ接続した状態を示す。高周波半
導体素子８をパッケージ１１に搭載した際には、一般
に、高周波半導体素子８の長期信頼性を確保するため
に、パッケージ１１の内部に不活性ガスを封入する。そ
のため、パッケージ１１は封入した不活性ガスの漏出を
防止するために、パッケージキャップ１２を溶接，ろう
付けあるいは接着剤による接着等の手段で封止すること
によって完全に気密が保たれる構造となっている。
ッケージの例を示す斜視図であり、内部に高周波半導体
素子８を搭載し、ワイヤ接続した状態を示す。高周波半
導体素子８をパッケージ１１に搭載した際には、一般
に、高周波半導体素子８の長期信頼性を確保するため
に、パッケージ１１の内部に不活性ガスを封入する。そ
のため、パッケージ１１は封入した不活性ガスの漏出を
防止するために、パッケージキャップ１２を溶接，ろう
付けあるいは接着剤による接着等の手段で封止すること
によって完全に気密が保たれる構造となっている。
【０００４】パッケージ信号入出力端子１３あるいはパ
ッケージ電源端子１４は、同図に示したような板状のリ
ードあるいは丸リードの形状となっており、また、パッ
ケージ信号入出力端子１３のパッケージ壁面貫通部分
は、挿入損失や反射減衰量等の高周波特性の劣化を抑え
るために、搭載する高周波半導体素子８の入出力インピ
ーダンスと整合させるように設計されている。
ッケージ電源端子１４は、同図に示したような板状のリ
ードあるいは丸リードの形状となっており、また、パッ
ケージ信号入出力端子１３のパッケージ壁面貫通部分
は、挿入損失や反射減衰量等の高周波特性の劣化を抑え
るために、搭載する高周波半導体素子８の入出力インピ
ーダンスと整合させるように設計されている。
【０００５】図６はさらに高周波半導体素子８を搭載
し、気密封止した図５のパッケージ１１を、同軸コネク
タ５を具備したケース１５に収容し、半導体装置とした
例を示す一部を破断した斜視図である。パッケージ信号
入出力端子１３は、インピーダンス整合を図るために、
マイクロストリップ線路等を形成した配線基板１６を介
して同軸コネクタ５と接続されており、また、パッケー
ジ電源端子１４は高周波バイパス用コンデンサ９等の回
路部品を搭載した配線基板１７を介して、外部端子１８
と電気的に接続されている。ケース１５は、パッケージ
１１が気密封止されているため、通常は気密構造にはし
ておらず、蓋１９はねじ止め等の手段によって固定され
る。
し、気密封止した図５のパッケージ１１を、同軸コネク
タ５を具備したケース１５に収容し、半導体装置とした
例を示す一部を破断した斜視図である。パッケージ信号
入出力端子１３は、インピーダンス整合を図るために、
マイクロストリップ線路等を形成した配線基板１６を介
して同軸コネクタ５と接続されており、また、パッケー
ジ電源端子１４は高周波バイパス用コンデンサ９等の回
路部品を搭載した配線基板１７を介して、外部端子１８
と電気的に接続されている。ケース１５は、パッケージ
１１が気密封止されているため、通常は気密構造にはし
ておらず、蓋１９はねじ止め等の手段によって固定され
る。
【０００６】
【発明が解決しようとする課題】以上のように、従来の
高周波半導体装置は、高周波半導体素子８を一旦パッケ
ージ１１に収容し、その後にケース１５に収容した二重
封止構造となっている。そのため、半導体装置が大形と
なる欠点があり、それに付随して配線長が長くなり、高
周波半導体素子８の持つ本来の性能が引き出せない。す
なわち、配線損失が増加し、半導体装置としての高周波
特性の劣化を招く。さらに、二重封止構造とすること
で、半導体装置の入出力端子間にパッケージ１１の入出
力端子が介在し、端子接続箇所が多くなるため、接続部
間での共振が生じやすくなり、半導体装置としての高周
波特性の劣化を招く。
高周波半導体装置は、高周波半導体素子８を一旦パッケ
ージ１１に収容し、その後にケース１５に収容した二重
封止構造となっている。そのため、半導体装置が大形と
なる欠点があり、それに付随して配線長が長くなり、高
周波半導体素子８の持つ本来の性能が引き出せない。す
なわち、配線損失が増加し、半導体装置としての高周波
特性の劣化を招く。さらに、二重封止構造とすること
で、半導体装置の入出力端子間にパッケージ１１の入出
力端子が介在し、端子接続箇所が多くなるため、接続部
間での共振が生じやすくなり、半導体装置としての高周
波特性の劣化を招く。
【０００７】また、電源系に接続される高周波バイパス
用の静電容量の比較的大きなコンデンサ９は、パッケー
ジ１１の外部に接続されるため、高周波半導体素子８の
電源端子からコンデンサ９までの配線長が長くなり、電
源系のインピーダンスを十分に下げられず、やはり高周
波特性を劣化させる欠点がある。加うるに、ケース１５
がバスタブ形状となっているため、ケース１５内へのパ
ッケージ１１や配線基板１６，１７やコンデンサ９の搭
載が困難で組立作業性が悪くなる欠点がある。
用の静電容量の比較的大きなコンデンサ９は、パッケー
ジ１１の外部に接続されるため、高周波半導体素子８の
電源端子からコンデンサ９までの配線長が長くなり、電
源系のインピーダンスを十分に下げられず、やはり高周
波特性を劣化させる欠点がある。加うるに、ケース１５
がバスタブ形状となっているため、ケース１５内へのパ
ッケージ１１や配線基板１６，１７やコンデンサ９の搭
載が困難で組立作業性が悪くなる欠点がある。
【０００８】本発明は、かかる欠点にかんがみてなされ
たものであり、その目的は、信号配線長を短縮するとと
もに、高周波バイパスコンデンサを高周波半導体素子の
直近に接続し、電源インピーダンスを低下させ高周波特
性の劣化を防止できる半導体装置用ケースを提供するこ
とにある。
たものであり、その目的は、信号配線長を短縮するとと
もに、高周波バイパスコンデンサを高周波半導体素子の
直近に接続し、電源インピーダンスを低下させ高周波特
性の劣化を防止できる半導体装置用ケースを提供するこ
とにある。
【０００９】本発明の別の目的は、組立作業性を向上さ
せた半導体装置用ケースを提供することにある。本発明
のさらに別の目的は、半導体装置の小形化を可能とする
半導体装置用ケースを提供することにある。
せた半導体装置用ケースを提供することにある。本発明
のさらに別の目的は、半導体装置の小形化を可能とする
半導体装置用ケースを提供することにある。
【００１０】
【課題を解決するための手段】本発明にかかる半導体装
置用ケースは、ケース側壁をなす四囲一体形のケースフ
レームと、このケースフレームに内接するように下方か
ら挿入されてケース底部をなす金属ブロックと、ケース
上部に取り付けるキャップとの３つの構成体に分割し、
ケースフレームには、側面に高周波信号の入出力端子と
して同軸コネクタを少なくとも１つ以上配置し、また、
金属ブロックには、ケースフレームに内接するように下
方から挿入した際に、ケース内深さを規定するためのス
トッパーの役目とともに、両者間を気密接続させるため
に、その下端の四方に鍔状突起部を設けた。
置用ケースは、ケース側壁をなす四囲一体形のケースフ
レームと、このケースフレームに内接するように下方か
ら挿入されてケース底部をなす金属ブロックと、ケース
上部に取り付けるキャップとの３つの構成体に分割し、
ケースフレームには、側面に高周波信号の入出力端子と
して同軸コネクタを少なくとも１つ以上配置し、また、
金属ブロックには、ケースフレームに内接するように下
方から挿入した際に、ケース内深さを規定するためのス
トッパーの役目とともに、両者間を気密接続させるため
に、その下端の四方に鍔状突起部を設けた。
【００１１】また、金属ブロックにはケースフレームに
挿入固定する以前に、その上面に配線基板があらかじめ
接着されている。
挿入固定する以前に、その上面に配線基板があらかじめ
接着されている。
【００１２】さらに、金属ブロックをケースフレームに
挿入し、金属ブロック下端の鍔状突起部分で溶接、ろう
付けあるいは接着剤等によって気密接続される。その後
に、ケースフレームの入出力端子と配線基板の端子との
電気的接続を行い、さらに、キャップを気密接続する。
挿入し、金属ブロック下端の鍔状突起部分で溶接、ろう
付けあるいは接着剤等によって気密接続される。その後
に、ケースフレームの入出力端子と配線基板の端子との
電気的接続を行い、さらに、キャップを気密接続する。
【００１３】また、金属ブロックは中央部をくりぬいた
配線基板を備えたものである。
配線基板を備えたものである。
【００１４】
【作用】本発明においては、ケースを、第１の構成体で
あるケースフレームと、高周波半導体素子、配線基板お
よびコンデンサ等の回路部品を搭載接続するための第２
の構成体である金属ブロックとに分割したことによっ
て、組立作業の際のケース側壁の妨げがなくなり組立て
が容易に行える。
あるケースフレームと、高周波半導体素子、配線基板お
よびコンデンサ等の回路部品を搭載接続するための第２
の構成体である金属ブロックとに分割したことによっ
て、組立作業の際のケース側壁の妨げがなくなり組立て
が容易に行える。
【００１５】また、金属ブロックには、あらかじめ配線
基板が取り付けてあるので、組立時には回路部品，高周
波半導体素子を取り付けた後、金属ブロックをケースフ
レームに挿入すればよいので、組立が簡単に行える。
基板が取り付けてあるので、組立時には回路部品，高周
波半導体素子を取り付けた後、金属ブロックをケースフ
レームに挿入すればよいので、組立が簡単に行える。
【００１６】また、同軸コネクタを取り付けたケースそ
のものを不活性ガス等の封止が可能な気密構造としたこ
とによって、高周波半導体素子をケース内に直接搭載す
ることが可能となり、従来、気密封止のために必要とし
ていたパッケージが不要となる。
のものを不活性ガス等の封止が可能な気密構造としたこ
とによって、高周波半導体素子をケース内に直接搭載す
ることが可能となり、従来、気密封止のために必要とし
ていたパッケージが不要となる。
【００１７】さらに、高周波半導体素子をパッケージに
封入する必要がないので、信号入出力配線長を短くする
ことができるとともに、高周波バイパス用コンデンサを
高周波半導体素子の直近に配置できるため、高周波半導
体素子の電源端子からコンデンサまでの配線長を短くす
ることが可能となる。
封入する必要がないので、信号入出力配線長を短くする
ことができるとともに、高周波バイパス用コンデンサを
高周波半導体素子の直近に配置できるため、高周波半導
体素子の電源端子からコンデンサまでの配線長を短くす
ることが可能となる。
【００１８】その上、パッケージを不要としたことによ
って、入力同軸コネクタから出力同軸コネクタまでの間
の接続箇所を削減できる。すなわち、パッケージの外部
端子および内部端子のそれぞれと接続していた配線基板
および高周波半導体素子の両者が直接接続できるので、
高周波半導体素子１個をケースに封入した場合には、入
力側と出力側の合わせて２箇所が削減できる。
って、入力同軸コネクタから出力同軸コネクタまでの間
の接続箇所を削減できる。すなわち、パッケージの外部
端子および内部端子のそれぞれと接続していた配線基板
および高周波半導体素子の両者が直接接続できるので、
高周波半導体素子１個をケースに封入した場合には、入
力側と出力側の合わせて２箇所が削減できる。
【００１９】さらに、配線基板は中央部をくりぬいた１
枚であるので、複数枚の配線基板を用いるものに比べて
位置合わせが簡単となる。
枚であるので、複数枚の配線基板を用いるものに比べて
位置合わせが簡単となる。
【００２０】
【実施例】以下、本発明の実施例を説明する。図１は、
本発明の半導体装置用ケースの第１の実施例を示す斜視
図である。同図において、１はケース側壁をなす四囲一
体形のケースフレーム、２はこのケースフレーム１に内
接するように挿入してケース底部をなす金属ブロック、
３は前記金属ブロック２とケースフレーム１との気密接
続が可能なように金属ブロック２下端の四方に設けた鍔
状突起部、４はキャップ、５は同軸コネクタ、６は電源
用端子、７は高周波配線パターンおよび直流電圧供給用
配線パターンが形成された、例えばアルミナ基板等から
なる中央部がくりぬかれた配線基板であり、同図では、
ケースフレーム１と金属ブロック２およびキャップ４の
それぞれを気密接続する前の状態を示した。
本発明の半導体装置用ケースの第１の実施例を示す斜視
図である。同図において、１はケース側壁をなす四囲一
体形のケースフレーム、２はこのケースフレーム１に内
接するように挿入してケース底部をなす金属ブロック、
３は前記金属ブロック２とケースフレーム１との気密接
続が可能なように金属ブロック２下端の四方に設けた鍔
状突起部、４はキャップ、５は同軸コネクタ、６は電源
用端子、７は高周波配線パターンおよび直流電圧供給用
配線パターンが形成された、例えばアルミナ基板等から
なる中央部がくりぬかれた配線基板であり、同図では、
ケースフレーム１と金属ブロック２およびキャップ４の
それぞれを気密接続する前の状態を示した。
【００２１】図２は第１の実施例で示した金属ブロック
２上に、高周波半導体素子８と高周波バイパス用コンデ
ンサ９を搭載し、高周波半導体素子８と配線基板７の端
子間をワイヤによって電気的に接続した状態を示す斜視
図である。
２上に、高周波半導体素子８と高周波バイパス用コンデ
ンサ９を搭載し、高周波半導体素子８と配線基板７の端
子間をワイヤによって電気的に接続した状態を示す斜視
図である。
【００２２】本発明の半導体装置用ケースを用いた半導
体装置の組立ては、まず、ケースフレーム１と金属ブロ
ック２のそれぞれに対して別々に部品の取り付け・搭載
を行う。すなわち、ケースフレーム１に対しては、同軸
コネクタ５および電源用端子６をあらかじめ取り付け
る。また、金属ブロック２に対しては、高周波半導体素
子８を配線基板７のくりぬかれた部分の金属露出面にろ
う材あるいは接着剤等によって接着固定するとともに、
コンデンサ９等の回路部品を配線基板７上にろう材ある
いは接着剤等によって接着固定し、さらに、所要の電気
的接続を行う。
体装置の組立ては、まず、ケースフレーム１と金属ブロ
ック２のそれぞれに対して別々に部品の取り付け・搭載
を行う。すなわち、ケースフレーム１に対しては、同軸
コネクタ５および電源用端子６をあらかじめ取り付け
る。また、金属ブロック２に対しては、高周波半導体素
子８を配線基板７のくりぬかれた部分の金属露出面にろ
う材あるいは接着剤等によって接着固定するとともに、
コンデンサ９等の回路部品を配線基板７上にろう材ある
いは接着剤等によって接着固定し、さらに、所要の電気
的接続を行う。
【００２３】次に、金属ブロック２をケースフレーム１
に下方から挿入し、金属ブロック２下端の四方に設けた
鍔状突起部３で両者を気密接続する。その後に、配線基
板７の端子と同軸コネクタ５および電源用端子６とをは
んだ付け等の手段で電気的に接続し、キャップ４を不活
性ガス中で気密接続することによって、半導体装置が完
成する。
に下方から挿入し、金属ブロック２下端の四方に設けた
鍔状突起部３で両者を気密接続する。その後に、配線基
板７の端子と同軸コネクタ５および電源用端子６とをは
んだ付け等の手段で電気的に接続し、キャップ４を不活
性ガス中で気密接続することによって、半導体装置が完
成する。
【００２４】図３は、図１および図２で示した本発明の
第１の実施例のケースを用いて組立てた半導体装置の構
造の詳細を示す縦断面図である。１０は前記ケースフレ
ーム１と金属ブロック２の鍔状突起部３との接続部分で
あり、接続方法としては、シーム溶接によるのが気密
性、作業性および搭載部品への温度ストレスの点からも
優れている。この時、ケースフレーム１と金属ブロック
２の機械加工精度および金属ブロック２上面に接着した
配線基板７の位置合わせ精度は、±０．１ｍｍ程度であ
れば、金属ブロック２を挿入するだけで配線基板７の端
子とケースフレーム１に取り付けた同軸コネクタ５およ
び電源用端子６との必要な位置精度が十分に確保でき
る。従って、接続部１０の部分での気密接続に際して目
視による位置の合わせ込み、確認を必要としない。
第１の実施例のケースを用いて組立てた半導体装置の構
造の詳細を示す縦断面図である。１０は前記ケースフレ
ーム１と金属ブロック２の鍔状突起部３との接続部分で
あり、接続方法としては、シーム溶接によるのが気密
性、作業性および搭載部品への温度ストレスの点からも
優れている。この時、ケースフレーム１と金属ブロック
２の機械加工精度および金属ブロック２上面に接着した
配線基板７の位置合わせ精度は、±０．１ｍｍ程度であ
れば、金属ブロック２を挿入するだけで配線基板７の端
子とケースフレーム１に取り付けた同軸コネクタ５およ
び電源用端子６との必要な位置精度が十分に確保でき
る。従って、接続部１０の部分での気密接続に際して目
視による位置の合わせ込み、確認を必要としない。
【００２５】なお、本実施例では、配線基板７として中
央部をくりぬいた一体形の配線基板を用いた例を示した
が、入力部，出力部および電源部をそれぞれに分割した
配線基板を用いても良い。ただし、それぞれに分割した
配線基板７を使用する場合には、金属ブロック２への接
着の際の位置合わせが、中央部をくりぬいた一体形の配
線基板の場合に比べ煩雑になる。
央部をくりぬいた一体形の配線基板を用いた例を示した
が、入力部，出力部および電源部をそれぞれに分割した
配線基板を用いても良い。ただし、それぞれに分割した
配線基板７を使用する場合には、金属ブロック２への接
着の際の位置合わせが、中央部をくりぬいた一体形の配
線基板の場合に比べ煩雑になる。
【００２６】以上のように、本発明の半導体装置用ケー
スでは、従来バスタブ形状であったものをケースフレー
ム１とケース底部をなす金属ブロック２とに分割したの
で、ケース側壁のない状態で高周波半導体素子８，配線
基板７，コンデンサ９等の搭載ができるため、組立作業
が極めて容易となる。また、同軸コネクタ５を取り付け
たケースそのものを気密構造としたので、高周波半導体
素子８をケース内に直接搭載することが可能となり、従
来使用していた気密パッケージが必要なくなるため二重
封止構造が解消でき、半導体装置の小形化が図れる。
スでは、従来バスタブ形状であったものをケースフレー
ム１とケース底部をなす金属ブロック２とに分割したの
で、ケース側壁のない状態で高周波半導体素子８，配線
基板７，コンデンサ９等の搭載ができるため、組立作業
が極めて容易となる。また、同軸コネクタ５を取り付け
たケースそのものを気密構造としたので、高周波半導体
素子８をケース内に直接搭載することが可能となり、従
来使用していた気密パッケージが必要なくなるため二重
封止構造が解消でき、半導体装置の小形化が図れる。
【００２７】さらに、パッケージを使用する必要がなく
なったために、信号入出力配線長を短くすることができ
るとともに、高周波バイパス用コンデンサ９を高周波半
導体素子８の直近に配置できるため、高周波半導体素子
８の電源端子からコンデンサ９までの配線長を短くする
ことが可能となる。その上、パッケージを不要としたこ
とによって入力同軸コネクタから出力同軸コネクタまで
の間の接続箇所数を削減できる。すなわち、パッケージ
の外部端子および内部端子のそれぞれと接続していた配
線基板７および高周波半導体素子８の両者が直接接続で
きるので、高周波半導体素子８１個をケースに封入した
場合には、従来の同軸コネクタ５と高周波半導体素子８
間の接続箇所が同軸コネクタ５−配線基板７−パッケー
ジ１１−ワイヤ−高周波半導体素子８の片側で４箇所で
あったものが、本発明の半導体装置用ケースでは、同軸
コネクタ５−配線基板７−ワイヤ−高周波半導体素子８
の３箇所となり、入力側と出力側の合わせて２箇所が削
減できる。ちなみに、高周波半導体素子８を２個封入す
る場合には、接続箇所数は従来方法では１３箇所となる
が、本発明によれば８箇所となり、５箇所の削減が可能
である。従って、配線損失，反射の低減が図れるととも
に、電源系インピーダンスを下げることができ、半導体
装置としての高周波特性の劣化を防止することができ
る。
なったために、信号入出力配線長を短くすることができ
るとともに、高周波バイパス用コンデンサ９を高周波半
導体素子８の直近に配置できるため、高周波半導体素子
８の電源端子からコンデンサ９までの配線長を短くする
ことが可能となる。その上、パッケージを不要としたこ
とによって入力同軸コネクタから出力同軸コネクタまで
の間の接続箇所数を削減できる。すなわち、パッケージ
の外部端子および内部端子のそれぞれと接続していた配
線基板７および高周波半導体素子８の両者が直接接続で
きるので、高周波半導体素子８１個をケースに封入した
場合には、従来の同軸コネクタ５と高周波半導体素子８
間の接続箇所が同軸コネクタ５−配線基板７−パッケー
ジ１１−ワイヤ−高周波半導体素子８の片側で４箇所で
あったものが、本発明の半導体装置用ケースでは、同軸
コネクタ５−配線基板７−ワイヤ−高周波半導体素子８
の３箇所となり、入力側と出力側の合わせて２箇所が削
減できる。ちなみに、高周波半導体素子８を２個封入す
る場合には、接続箇所数は従来方法では１３箇所となる
が、本発明によれば８箇所となり、５箇所の削減が可能
である。従って、配線損失，反射の低減が図れるととも
に、電源系インピーダンスを下げることができ、半導体
装置としての高周波特性の劣化を防止することができ
る。
【００２８】図４は本発明の第２の実施例の構造の詳細
を示す一部破断斜視図である。本実施例は、合成・分岐
等の機能を持ち、複数の信号入力あるいは複数の信号出
力を有するような高周波半導体素子８に対応するために
同軸コネクタ５の数を増やしたもので、ケースフレーム
１の側面に４個の同軸コネクタ５を配置し、電源用端子
６をケースの下方に引き出す様にしたものである。その
ために、電源用端子６は金属ブロック２にガラスハーメ
チックシール等の手段で取り付けていた。
を示す一部破断斜視図である。本実施例は、合成・分岐
等の機能を持ち、複数の信号入力あるいは複数の信号出
力を有するような高周波半導体素子８に対応するために
同軸コネクタ５の数を増やしたもので、ケースフレーム
１の側面に４個の同軸コネクタ５を配置し、電源用端子
６をケースの下方に引き出す様にしたものである。その
ために、電源用端子６は金属ブロック２にガラスハーメ
チックシール等の手段で取り付けていた。
【００２９】従来のバスタブ形状のケースでは、電源用
端子６をケースの下方に引き出すようにした場合には、
配線基板７をケース底部に接着する際にケース側壁とと
もに電源用端子６の頭部が障害になり、配線基板接着作
業が極めて困難となる。これに対し、第２の実施例で示
した半導体装置用ケースでは、第１の実施例で述べたと
同様に、ケース側壁がない状態で作業できるため、配線
基板７の接着が容易に行える。なお、第２の実施例で
も、高周波特性の劣化防止および小形化に対しては第１
の実施例と同様の利点がある。
端子６をケースの下方に引き出すようにした場合には、
配線基板７をケース底部に接着する際にケース側壁とと
もに電源用端子６の頭部が障害になり、配線基板接着作
業が極めて困難となる。これに対し、第２の実施例で示
した半導体装置用ケースでは、第１の実施例で述べたと
同様に、ケース側壁がない状態で作業できるため、配線
基板７の接着が容易に行える。なお、第２の実施例で
も、高周波特性の劣化防止および小形化に対しては第１
の実施例と同様の利点がある。
【００３０】以上、第１の実施例，第２の実施例によっ
て本発明の詳細を説明した。なお、配線基板７について
は特に詳細には述べていないが、配線基板７が内部に導
体層を有する多層配線基板である場合には、配線引き回
しの自由度が増大する等の利点が付加されることはいう
までもない。
て本発明の詳細を説明した。なお、配線基板７について
は特に詳細には述べていないが、配線基板７が内部に導
体層を有する多層配線基板である場合には、配線引き回
しの自由度が増大する等の利点が付加されることはいう
までもない。
【００３１】
【発明の効果】本発明にかかる半導体装置用ケースは以
上説明したように、従来バスタブ形状であったケースを
同軸コネクタを具備したケース側壁をなす四囲一体形の
ケースフレームと、このケースフレームに内接するよう
に下方から挿入してケース底部をなす金属ブロックと、
ケース上部に取り付けるキャップの３つの構成体に分割
するとともに、３つの構成体のそれぞれは気密接続が可
能な構造とした。
上説明したように、従来バスタブ形状であったケースを
同軸コネクタを具備したケース側壁をなす四囲一体形の
ケースフレームと、このケースフレームに内接するよう
に下方から挿入してケース底部をなす金属ブロックと、
ケース上部に取り付けるキャップの３つの構成体に分割
するとともに、３つの構成体のそれぞれは気密接続が可
能な構造とした。
【００３２】このようにケースを第１の構成体であるケ
ースフレームと、高周波半導体素子，配線基板およびコ
ンデンサ等の回路部品を搭載接続するための第２の構成
体である金属ブロックとに分割したことによって、組立
作業の際のケース側壁の妨げがなくなるため組立作業が
容易となり、組立作業性の向上に大きな効果がある。さ
らに、金属ブロックにはあらかじめ配線基板が取り付け
てあるので、これに回路部品や高周波半導体素子を取り
付けてケースフレームに挿入すれば組立が終了するの
で、組立が簡単となる。
ースフレームと、高周波半導体素子，配線基板およびコ
ンデンサ等の回路部品を搭載接続するための第２の構成
体である金属ブロックとに分割したことによって、組立
作業の際のケース側壁の妨げがなくなるため組立作業が
容易となり、組立作業性の向上に大きな効果がある。さ
らに、金属ブロックにはあらかじめ配線基板が取り付け
てあるので、これに回路部品や高周波半導体素子を取り
付けてケースフレームに挿入すれば組立が終了するの
で、組立が簡単となる。
【００３３】また、同軸コネクタを取り付けたケースそ
のものを不活性ガス封止が可能な気密構造としたことに
よって、高周波半導体素子をケース内に直接搭載するこ
とが可能となり、気密封止パッケージを使用したために
避けられなかった従来のような二重封止構造が解消で
き、半導体装置の小形化が図れる。
のものを不活性ガス封止が可能な気密構造としたことに
よって、高周波半導体素子をケース内に直接搭載するこ
とが可能となり、気密封止パッケージを使用したために
避けられなかった従来のような二重封止構造が解消で
き、半導体装置の小形化が図れる。
【００３４】さらに、高周波半導体素子をパッケージに
封入する必要がないので、信号入出力配線長を短くする
ことができるとともに、高周波バイパス用コンデンサを
高周波半導体素子の直近に配置できるため、高周波半導
体素子の電源端子からコンデンサまでの配線長を短くす
ることが可能となる。その上、パッケージを不要とした
ことによって、入力同軸コネクタから出力同軸コネクタ
までの間の接続箇所数を削減できる。従って、配線損
失，反射の低減が図れるとともに、電源系インピーダン
スの低減が図れ、半導体装置としての高周波特性の劣化
を防止することができる。
封入する必要がないので、信号入出力配線長を短くする
ことができるとともに、高周波バイパス用コンデンサを
高周波半導体素子の直近に配置できるため、高周波半導
体素子の電源端子からコンデンサまでの配線長を短くす
ることが可能となる。その上、パッケージを不要とした
ことによって、入力同軸コネクタから出力同軸コネクタ
までの間の接続箇所数を削減できる。従って、配線損
失，反射の低減が図れるとともに、電源系インピーダン
スの低減が図れ、半導体装置としての高周波特性の劣化
を防止することができる。
【００３５】また、配線基板は中央部をくりぬかれた１
枚であるので、複数枚の配線基板を用いるものに比べて
位置合わせが簡単となる。
枚であるので、複数枚の配線基板を用いるものに比べて
位置合わせが簡単となる。
【００３６】以上のように、本発明の半導体装置用ケー
スは、半導体装置の組立作業性の改善、半導体装置の小
形化ならびに高周波特性の改善に関し、極めて優れた効
果が得られる。
スは、半導体装置の組立作業性の改善、半導体装置の小
形化ならびに高周波特性の改善に関し、極めて優れた効
果が得られる。
【図１】本発明の半導体装置用ケースの第１の実施例を
示す斜視図である。
示す斜視図である。
【図２】本発明の第１の実施例で示した金属ブロック上
に高周波半導体素子と高周波バイパス用コンデンサを搭
載し、高周波半導体素子と配線基板の端子間をワイヤに
よって電気的に接続した状態を示す斜視図である。
に高周波半導体素子と高周波バイパス用コンデンサを搭
載し、高周波半導体素子と配線基板の端子間をワイヤに
よって電気的に接続した状態を示す斜視図である。
【図３】本発明の第１の実施例で示した半導体装置用ケ
ースを用いて組立てた半導体装置の構造を示す縦断面図
である。
ースを用いて組立てた半導体装置の構造を示す縦断面図
である。
【図４】本発明の第２の実施例の構造の詳細を示す一部
破断斜視図である。
破断斜視図である。
【図５】従来の高周波半導体素子搭載用のパッケージの
例を示す斜視図である。
例を示す斜視図である。
【図６】図５に示した従来のパッケージを、従来技術に
よって半導体装置とした例を示す斜視図である。
よって半導体装置とした例を示す斜視図である。
１ ケースフレーム ２ 金属ブロック ３ 鍔状突起部 ４ キャップ ５ 同軸コネクタ ６ 電源用端子 ７ 配線基板 ８ 高周波半導体素子 ９ コンデンサ １０ ケースフレームと金属ブロックの鍔状突起部との
接続部分 １１ パッケージ １２ パッケージキャップ １３ パッケージ信号入出力端子 １４ パッケージ電源端子 １５ ケース １６ 配線基板 １７ 配線基板 １８ 外部端子 １９ 蓋
接続部分 １１ パッケージ １２ パッケージキャップ １３ パッケージ信号入出力端子 １４ パッケージ電源端子 １５ ケース １６ 配線基板 １７ 配線基板 １８ 外部端子 １９ 蓋
Claims (4)
- 【請求項１】 ケース側壁をなす四囲一体形のケースフ
レームと、このケースフレームに内接するように下方か
ら挿入されてケース底部をなす金属ブロックと、ケース
上部に取り付けるキャップとの３つの構成体からなり、
前記ケースフレームは側面に高周波信号の入出力端子と
して同軸コネクタを少なくとも１つ以上具備し、前記金
属ブロックはその下端の四方に設けた鍔状突起部を有す
ることを特徴とした半導体装置用ケース。 - 【請求項２】 ケース底部をなす金属ブロックは、ケー
ス側壁をなす四囲一体形のケースフレームと接続する以
前の状態において、その上面にセラミックあるいは樹脂
からなる配線基板が、ろう材あるいは接着剤等によって
接着されていることを特徴とする請求項１記載の半導体
装置用ケース。 - 【請求項３】 前記３つの構成体のそれぞれは、気密封
止接続されたことを特徴とする請求項１記載の半導体装
置用ケース。 - 【請求項４】 金属ブロックは、上面にろう材あるいは
接着剤等によって接着されている中央部をくりぬいた形
状のセラミックあるいは樹脂からなる配線基板を備えた
ことを特徴とする請求項１または２に記載の半導体装置
用ケース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3332897A JP2533997B2 (ja) | 1991-11-22 | 1991-11-22 | 半導体装置用ケ―ス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3332897A JP2533997B2 (ja) | 1991-11-22 | 1991-11-22 | 半導体装置用ケ―ス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05144958A JPH05144958A (ja) | 1993-06-11 |
| JP2533997B2 true JP2533997B2 (ja) | 1996-09-11 |
Family
ID=18260026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3332897A Expired - Fee Related JP2533997B2 (ja) | 1991-11-22 | 1991-11-22 | 半導体装置用ケ―ス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2533997B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116547798A (zh) * | 2020-12-18 | 2023-08-04 | Ngk电子器件株式会社 | 封装体 |
-
1991
- 1991-11-22 JP JP3332897A patent/JP2533997B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05144958A (ja) | 1993-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3201681B2 (ja) | 表面実装型混成集積回路装置 | |
| JP2533997B2 (ja) | 半導体装置用ケ―ス | |
| JPS5931217B2 (ja) | マイクロ波集積回路用パッケ−ジ | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPH0794619A (ja) | 混成集積回路装置 | |
| JPH01213018A (ja) | 弾性表面波ディバイスの構造 | |
| US7339269B2 (en) | High frequency IC package, high frequency unit using high frequency IC package, and manufacturing method thereof | |
| JPH03274021A (ja) | 液晶表示装置及びその製造方法 | |
| JP2802713B2 (ja) | Ｉｃチップ実装用パッケージ構造とその製造方法 | |
| JPH069519Y2 (ja) | 高周波回路の実装構造 | |
| JPH08146310A (ja) | 固体撮像装置 | |
| JP2001110943A (ja) | Ｉｃパッケージ | |
| JPS63258054A (ja) | 半導体集積回路装置 | |
| JPH04129402A (ja) | マイクロ波回路用パッケージ | |
| JPS6387730A (ja) | 電子部品の実装構造 | |
| JP2544273Y2 (ja) | 混成集積回路 | |
| JPH0281460A (ja) | Ｉｃチップ | |
| JPH06132472A (ja) | Ｉｃパッケージ | |
| JPH0457357A (ja) | 集積回路装置 | |
| JPS6393136A (ja) | トランジスタ装置 | |
| JPH06112348A (ja) | ハイブリッド回路 | |
| JPH02163989A (ja) | 混成集積回路 | |
| JPH0314295A (ja) | 高周波回路収容器 | |
| JPH02179017A (ja) | 弾性表面波装置 | |
| JPH09298276A (ja) | モジュールの構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |