CN113053847A - 芯片封装结构及其制备方法 - Google Patents

Abstract

本公开涉及一种芯片封装结构及其制备方法。芯片封装结构包括：三维引线框架(100)，具有中空内腔(A)，所述中空内腔(A)包括多个安装平面(110)，所述多个安装平面(110)中的至少两个的外法线的方向不同；多个芯片(200)，分别安装在所述多个安装平面(110)中的至少部分安装平面(110)上；和塑封料(300)，至少部分地包封在所述三维引线框架(100)的外部；其中，所述三维引线框架(100)具有多个管脚(130)，与所述多个芯片(200)的焊盘(210)通过打线(400)进行电气连接。本公开实施例能够减小体积，增加空间利用率。

Description

芯片封装结构及其制备方法

技术领域

本公开涉及半导体技术领域，尤其涉及一种芯片封装结构及其制备方法。

背景技术

芯片封装是指安装半导体集成电路芯片用的外壳，其不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线连接到芯片封装的引脚上，这些引脚又通过印刷电路板上的导线与其他器件建立连接，以实现芯片封装内的芯片与外部电路的连接。

发明内容

在发明人知晓的一些封装多个芯片的芯片封装结构中，多个芯片分布在同一平面。这使得封装后的封装结构提及较大、空间利用率较差，也耗费了更多的封装材料。

有鉴于此，本公开实施例提供一种芯片封装结构及其制备方法，能够减小体积，增加空间利用率。

在本公开的一个方面，提供一种芯片封装结构，包括：

三维引线框架，具有中空内腔，所述中空内腔包括多个安装平面，所述多个安装平面中的至少两个的外法线的方向不同；

多个芯片，分别安装在所述多个安装平面中的至少部分安装平面上；和

塑封料，至少部分地包封在所述三维引线框架的外部；

其中，所述三维引线框架具有多个管脚，与所述多个芯片的焊盘通过打线进行电气连接。

在一些实施例中，所述三维引线框架的外部表面还包括未被所述塑封料包封的散热区。

在一些实施例中，所述散热区位于所述外部表面对应于所述多个安装平面的至少部分安装平面的位置。

在一些实施例中，各个芯片中的至少部分芯片的焊盘之间在所述中空内腔内通过打线进行电性连接。

在一些实施例中，所述多个管脚位于所述三维引线框架的同一侧；所述多个安装平面包括：

第一安装平面，位于所述中空内腔远离所述多个管脚的一侧；和

多个第二安装平面，均具有与所述第一安装平面的一个侧边连接的连接边，且所述多个第二安装平面的外法线均与所述第一安装平面的外法线不平行；

其中，所述多个第二安装平面中每相邻两个第二安装平面相互连接，以便与所述第一安装平面共同围成闭合的所述中空内腔。

在一些实施例中，所述多个管脚分别设置在所述多个第二安装平面远离所述第一安装平面的一侧。

在一些实施例中，所述三维引线框架通过二维引线框架弯折形成，所述连接边为所述二维引线框架中对应于所述第一安装平面的部分和对应于所述第二安装平面的部分之间的弯折边。

在一些实施例中，所述多个第二安装平面均与所述第一安装平面垂直。

在一些实施例中，所述三维引线框架为空心立方体框架。

在一些实施例中，所述塑封料还填充在所述中空内腔内。

在本公开的一个方面，提供一种前述的芯片封装结构的制备方法，包括：

提供所述三维引线框架；

将多个芯片分别安装在所述中空内腔内的至少部分安装平面上；

将所述三维引线框架的多个管脚与所述多个芯片的焊盘通过打线进行电气连接；

通过塑封料对所述三维引线框架进行注塑，并使所述塑封料至少部分地包封在所述三维引线框架的外部。

在一些实施例中，提供所述三维引线框架的步骤包括：

提供二维引线框架，所述二维引线框架包括通过弯折边划分的多个安装平面；

将所述二维引线框架按照所述弯折边进行弯折，以形成具有中空内腔的所述三维引线框架，且所述中空内腔通过所述多个安装平面共同围成。

因此，根据本公开实施例，在三维引线框架的中空内腔设置外法线方向不同的多个安装平面，将多个芯片安装到各个安装平面上，并将三维引线框架的管脚与芯片的焊盘通过打线进行电气连接，再通过塑封料对三维引线框架进行包封。相比于将多个芯片分布在同一平面的多芯片封装方式，本公开实施例通过三维引线框架的多个安装平面来安装多个芯片，利用三维空间来节省单一平面的空间占用，从而提高封装的空间利用率，缩小封装结构的体积。

附图说明

构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：

图1是根据本公开芯片封装结构的一些实施例的外部结构示意图；

图2是根据本公开芯片封装结构的一些实施例的内部结构示意图；

图3是根据本公开芯片封装结构的一些实施例所采用的二维引线框架和芯片的设置结构示意图；

图4是根据本公开用于制造芯片封装结构的方法的一些实施例的流程示意图。

应当明白，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。此外，相同或类似的参考标号表示相同或类似的构件。

具体实施方式

现在将参照附图来详细描述本公开的各种示例性实施例。对示例性实施例的描述仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。本公开可以以许多不同的形式实现，不限于这里所述的实施例。提供这些实施例是为了使本公开透彻且完整，并且向本领域技术人员充分表达本公开的范围。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、材料的组分、数字表达式和数值应被解释为仅仅是示例性的，而不是作为限制。

本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的部分。“包括”或者“包含”等类似的词语意指在该词前的要素涵盖在该词后列举的要素，并不排除也涵盖其他要素的可能。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

在本公开中，当描述到特定器件位于第一器件和第二器件之间时，在该特定器件与第一器件或第二器件之间可以存在居间器件，也可以不存在居间器件。当描述到特定器件连接其它器件时，该特定器件可以与所述其它器件直接连接而不具有居间器件，也可以不与所述其它器件直接连接而具有居间器件。

本公开使用的所有术语(包括技术术语或者科学术语)与本公开所属领域的普通技术人员理解的含义相同，除非另外特别定义。还应当理解，在诸如通用字典中定义的术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

如图1和图2所示，为根据本公开芯片封装结构的一些实施例的外部结构示意图和内部结构示意图。参考图1和图2，在一些实施例中，芯片封装结构包括：三维引线框架100、多个芯片200和塑封料300。三维引线框架100具有中空内腔A，所述中空内腔A包括多个安装平面110，所述多个安装平面110中的至少两个的外法线的方向不同。在一些实施例中，三维引线框架100的材料采用但不限于金属材料。

多个芯片200分别安装在所述多个安装平面110中的至少部分安装平面110上。在一些实施例中，在每个安装平面110上均设置一个或多个芯片200。在另一些实施例中，在多个安装平面110中的一部分安装平面110上设置芯片200，另一部分未设置芯片200。

三维引线框架100具有多个管脚130，与所述多个芯片200的焊盘(pad)210通过打线400进行电气连接。塑封料300至少部分地包封在所述三维引线框架100的外部。塑封料300采用但不限于环氧模塑料等。

本实施例在三维引线框架的中空内腔设置外法线方向不同的多个安装平面，将多个芯片安装到各个安装平面上，并将三维引线框架的管脚与芯片的焊盘通过打线进行电气连接，再通过塑封料对三维引线框架进行包封。相比于将多个芯片分布在同一平面的多芯片封装方式，本实施例通过三维引线框架的多个安装平面来安装多个芯片，利用三维空间来节省单一平面的空间占用，从而提高封装的空间利用率，缩小封装结构的体积，相应地能够降低封装成本。

在图1和图2中，三维引线框架100的外部表面还包括未被所述塑封料300包封的散热区120。由于散热区120未被塑封料包封，因此可直接与芯片封装机构的外部进行热量交换。散热区120能够用于三维引线框架100及内部的芯片的散热，以便改善芯片运行时发热的问题。在一些实施例中，散热区120位于所述外部表面对应于所述多个安装平面的至少部分安装平面的位置。相比于具有相同芯片安装面积的三维引线框架100，本实施例的散热区120能够分布在立体空间内的多个方向的外部侧面上，从而获得更大的散热面积，进一步改善芯片的散热效果。

参考图2，在一些实施例中，各个芯片200中的至少部分芯片200的焊盘210之间在所述中空内腔A内通过打线400进行电性连接。这样可以充分利用三维引线框架的各个安装平面所围成的中空内腔A进行打线的连接，从而省去三维引线框架的外部的打线连接，进而进一步减小芯片封装结构的体积。在实际设计中，各个芯片之间的排布方式和打线连接方式各不相同，图2中的打线连线方式仅为示意，并非对保护范围的限制。

参考图2和图3，在一些实施例中，所述多个管脚130位于所述三维引线框架100的同一侧。所述多个安装平面110包括：第一安装平面111和多个第二安装平面112。第一安装平面111，位于所述中空内腔A远离所述多个管脚130的一侧。在三维引线框架100上对应于第一安装平面111的部分可不设置管脚130。多个第二安装平面112均具有与所述第一安装平面111的一个侧边连接的连接边，且所述多个第二安装平面112的外法线均与所述第一安装平面111的外法线不平行。对于本实施例，多个管脚130分别设置在所述多个第二安装平面112远离所述第一安装平面111的一侧。

所述多个第二安装平面112中每相邻两个第二安装平面112相互连接，以便与所述第一安装平面111共同围成闭合的所述中空内腔A。为了方便形成三维引线框架100，参考图3，在一些实施例中，可使所述三维引线框架100通过二维引线框架100’弯折形成。多个第二安装平面112的连接边为所述二维引线框架100’中对应于所述第一安装平面111的部分和对应于所述第二安装平面112的部分之间的弯折边140。换句话说，装配员先形成二维引线框架100’，在二维引线框架100’的一侧预先设置好各个安装平面110以及管脚，然后按照弯折边140将二维引线框架上对应于各个第二安装平面112的部分相对于第一安装平面111弯折，并弯折到能够与其他第二安装平面112对接的位置后，通过焊接等方式进行固定来形成三维引线框架100。

参考图2，在一些实施例中，多个第二安装平面112均与所述第一安装平面111垂直。相应地，三维引线框架100为空心棱柱体框架，其各个第二安装平面112可以呈矩形。通过占用垂直于芯片封装结构的安装表面的方向的尺寸来减少平行于所述安装表面的方向的占用面积。在另一些实施例中，多个第二安装平面112与第一安装平面呈锐角或钝角，即三维引线框架100为四面体或正十二面体框架等。

在一些实施例中，三维引线框架100为空心立方体框架，即三维引线框架100具有六个侧面，且形状均为正方形。六个侧面中的五个侧面对应的安装平面110可用于安装五个芯片200。

参考图1和图2，在一些实施例中，塑封料300还填充在所述中空内腔A内，能够降低封装成本，降低封装工艺。在另一些实施例中，芯片封装结构可以为空心结构，塑封料300主要包封在三维引线框架100的外部。

如图4所示，为根据本公开芯片封装结构的制备方法的一些实施例的流程示意图。参考图4，在一些实施例中，前述芯片封装结构的制备方法包括步骤S10到步骤S40。在步骤S10中，提供所述三维引线框架100。三维引线框架100的结构可参考前述芯片封装结构实施例所描述的结构，这里不再赘述。

在一些实施例中，三维引线框架100通过模具直接制成。在另一些实施例中，步骤S10包括：提供二维引线框架100’，所述二维引线框架100’包括通过弯折边140划分的多个安装平面110。将所述二维引线框架100’按照所述弯折边140进行弯折，以形成具有中空内腔A的所述三维引线框架100，且所述中空内腔A通过所述多个安装平面110共同围成。在形成二维引线框架100’时，可预先规划好各个用于焊接芯片的安装平面110所在的位置。

在步骤S20中，将多个芯片200分别安装在所述中空内腔A内的至少部分安装平面110上。在准备芯片时，可先对晶圆进行清洗，做绷片处理，即在晶圆背面贴蓝膜或UV(Ultraviolet Rays)膜，并固定在铁环上。然后采用刀片或激光对晶圆上留出的用于切割芯片的划片道进行切割。在切割后对芯片进行清洗、光检，并将外观异常的芯片剔除。在安装芯片时，将切好的芯片从蓝膜或UV膜上取下，并放到三维引线框架100的安装平面上进行焊接固定。

在步骤S30中，将所述三维引线框架100的多个管脚130(作为外引线)与所述多个芯片200的焊盘210通过打线400进行电气连接。并检查电气连接的可靠性。连接检查完毕后，执行步骤S40，在步骤S40中，通过塑封料300对所述三维引线框架100进行注塑，并使所述塑封料300至少部分地包封在所述三维引线框架100的外部。此外，在塑封料上通过激光刻印设计图标或文字，等到塑封料成型固化后再去除溢料。然后，可进一步电镀、切筋、成型以获得工艺需要的形状，并在最后一道光检后包装出货。

至此，已经详细描述了本公开的各实施例。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。

虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。本领域的技术人员应该理解，可在不脱离本公开的范围和精神的情况下，对以上实施例进行修改或者对部分技术特征进行等同替换。本公开的范围由所附权利要求来限定。

Claims (12)

1.一种芯片封装结构，其特征在于，包括：

三维引线框架(100)，具有中空内腔(A)，所述中空内腔(A)包括多个安装平面(110)，所述多个安装平面(110)中的至少两个的外法线的方向不同；

多个芯片(200)，分别安装在所述多个安装平面(110)中的至少部分安装平面(110)上；和

塑封料(300)，至少部分地包封在所述三维引线框架(100)的外部；

其中，所述三维引线框架(100)具有多个管脚(130)，与所述多个芯片(200)的焊盘(210)通过打线(400)进行电气连接。

2.根据权利要求1所述的芯片封装结构，其特征在于，所述三维引线框架(100)的外部表面还包括未被所述塑封料(300)包封的散热区(120)。

3.根据权利要求2所述的芯片封装结构，其特征在于，所述散热区(120)位于所述外部表面对应于所述多个安装平面(110)的至少部分安装平面(110)的位置。

4.根据权利要求1所述的芯片封装结构，其特征在于，各个芯片(200)中的至少部分芯片(200)的焊盘(210)之间在所述中空内腔(A)内通过打线(400)进行电性连接。

5.根据权利要求1所述的芯片封装结构，其特征在于，所述多个管脚(130)位于所述三维引线框架(100)的同一侧；所述多个安装平面(110)包括：

第一安装平面(111)，位于所述中空内腔(A)远离所述多个管脚(130)的一侧；和

多个第二安装平面(112)，均具有与所述第一安装平面(111)的一个侧边连接的连接边，且所述多个第二安装平面(112)的外法线均与所述第一安装平面(111)的外法线不平行；

其中，所述多个第二安装平面(112)中每相邻两个第二安装平面(112)相互连接，以便与所述第一安装平面(111)共同围成闭合的所述中空内腔(A)。

6.根据权利要求5所述的芯片封装结构，其特征在于，所述多个管脚(130)分别设置在所述多个第二安装平面(112)远离所述第一安装平面(111)的一侧。

7.根据权利要求5所述的芯片封装结构，其特征在于，所述三维引线框架(100)通过二维引线框架(100’)弯折形成，所述连接边为所述二维引线框架(100’)中对应于所述第一安装平面(111)的部分和对应于所述第二安装平面(112)的部分之间的弯折边(140)。

8.根据权利要求5所述的芯片封装结构，其特征在于，所述多个第二安装平面(112)均与所述第一安装平面(111)垂直。

9.根据权利要求8所述的芯片封装结构，其特征在于，所述三维引线框架(100)为空心立方体框架。

10.根据权利要求1所述的芯片封装结构，其特征在于，所述塑封料(300)还填充在所述中空内腔(A)内。

11.一种根据权利要求1～10任一所述的芯片封装结构的制备方法，其特征在于，包括：

提供所述三维引线框架(100)；

将多个芯片(200)分别安装在所述中空内腔(A)内的至少部分安装平面(110)上；

将所述三维引线框架(100)的多个管脚(130)与所述多个芯片(200)的焊盘(210)通过打线(400)进行电气连接；

通过塑封料(300)对所述三维引线框架(100)进行注塑，并使所述塑封料(300)至少部分地包封在所述三维引线框架(100)的外部。

12.根据权利要求11所述的制备方法，其特征在于，提供所述三维引线框架(100)的步骤包括：

提供二维引线框架(100’)，所述二维引线框架(100’)包括通过弯折边(140)划分的多个安装平面(110)；

将所述二维引线框架(100’)按照所述弯折边(140)进行弯折，以形成具有中空内腔(A)的所述三维引线框架(100)，且所述中空内腔(A)通过所述多个安装平面(110)共同围成。

Images