KR20130048616A - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20130048616A
KR20130048616A KR1020110113559A KR20110113559A KR20130048616A KR 20130048616 A KR20130048616 A KR 20130048616A KR 1020110113559 A KR1020110113559 A KR 1020110113559A KR 20110113559 A KR20110113559 A KR 20110113559A KR 20130048616 A KR20130048616 A KR 20130048616A
Authority
KR
South Korea
Prior art keywords
coupling
substrate
support substrate
protrusions
molding
Prior art date
Application number
KR1020110113559A
Other languages
English (en)
Other versions
KR101364020B1 (ko
Inventor
김영부
김영배
안도석
김동성
Original Assignee
에스케이하이이엔지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이이엔지 주식회사 filed Critical 에스케이하이이엔지 주식회사
Priority to KR1020110113559A priority Critical patent/KR101364020B1/ko
Publication of KR20130048616A publication Critical patent/KR20130048616A/ko
Application granted granted Critical
Publication of KR101364020B1 publication Critical patent/KR101364020B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

평판형의 지지 기판; 상기 지지 기판을 바닥면으로 하는 캐비티를 형성하도록 상기 지지 기판 상부의 외곽을 둘러싸서 상기 지지 기판의 상부에 조립되는 몸체; 상기 지지 기판과 상기 몸체의 조립을 위해 상기 지지 기판에 형성된 하나 이상의 제1 결합 돌출부 또는 제1 결합홈; 상기 지지 기판의 제1 결합 돌출부 또는 제1 결합홈에 대응하여 상기 몸체에 형성된 하나 이상의 제2 결합홈 또는 제2 결합 돌출부; 및 상기 캐비티내에 채워지는 몰딩부를 포함하는 반도체 패키지가 제공된다.

Description

반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE AND THE FABRIATION METHOD THEREOF}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 상세하게는 반도체 패키지를 구성하는 기판과 몸체의 조립 공정과 몰딩 공정의 정확성과 속도를 향상시킬 수 있는 구조를 가지는 반도체 패키지 및 제조 방법에 관한 것이다.
반도체 소자를 사용하는 다양한 전자 제품들의 소형화 추세에 따라 반도체 패키지는 소형화, 박형화, 경량화되어 가는 추세이다. 특히, 패키지 기술에 따라서, 반도체 모듈의 크기, 열방출 능력, 전기적 수행 능력, 신뢰성,가격 등이 결정될 정도로 패키지 기술은 중요한 기술이다.
일반적으로, 반도체 패키지 제조 공정은 복수개의 반도체 소자가 내장된 웨이퍼를 개별 반도체 칩으로 분리하는 다이싱(dicing)공정, 접착체를 사용하여 상기 반도체 칩을 실장 기판에 부착하는 다이 본딩(die bonding) 공정, 상기 반도체 칩과 상기 실장 기판을 도전 와이어로 전기적으로 연결하는 와이어 본딩(wire bonding) 공정, 상기 반도체 칩을 외부 환경으로부터 보호하도록 열경화성 수지로 봉지하는 몰딩(molding) 공정, 상기 실장 기판으로부터 반도체 패키지를 개개의 디바이스로 분리하여 소정의 형태로 형성하는 트림/폼(trim/form) 공정과, 외면에 상표 및 제품 번호를 인쇄하는 마킹(marking) 공정으로 이루어진다.
특히, 상기 몰딩 공정은 상기 반도체 소자를 외부로부터 보호하기 위하여 에폭시 몰딩 컴파운드(EMC, epoxy molding compound)로 밀봉하는 공정으로서 반도체 패키지의 신뢰성에 매우 중요한 공정이다.
상기 몰딩 공정에 있어서, 반도체 칩들이 전기적으로 연결된 반제품 상태의 실장 기판이 금형 내부의 캐비티(cavity)에 놓여진 후, 몰딩 재료가 캐비티로 주입되어 패키지 몸체를 형성하게 된다. 이 때, 몰딩 재료로 사용되는 에폭시 몰딩 컴파운드(epoxy molding compound, EMC)는 에폭시 및 실리카와 같은 여러 가지 성분의 혼합 화합물로 구성되어 있으며, 일정한 온도로 상승하면 용융되고, 이후 일정한 시간이 경과하면 경화되어 고체로 변화하는 특성을 갖는 열경화성 수지이다. 열경화성 수지는 일정 이상의 온도에서 액체 상태로 변화한 후, 급격한 경화 반응을 거치며 고체 상태로 굳어지게 된다. 그러나, 종래의 반도체 패키지의 경우 기판과 몸체의 조립 공정시 오 정렬(miss align)을 방지하기 위해 작업 속도가 더디고 봉지재와 몸체 사이에 계면 분리 현상이 발생하는 문제점이 있다.
대한민국 공개특허 10-2009-00032866호(계면 분리를 줄인 LED 패키지)에는 계면 분리 현상을 방지하기 위한 기술이 기재되어 있다.
또한, 대한민국 공개특허 10-2010-0003333호(LED 패키지)에는 기판과 리플렉터의 결합을 용이하게 하고 오정렬과 봉지재의 형성시 수지의 누설을 방지하기 위한 기술이 기재되어 있다.
한편, 대한민국 공개특허 10-2010-0092249호(반도체 패키지의 제조 방법 및 이를 수행하기 위한 반도체 패키지 제조 시스템)에는 다수개의 적층 영역을 가지는 실장 기판을 조립하는 기술에 대하여 기재되어 있다.
그러나, 이러한 종래의 기술들의 경우에 기판위에 사출을 통해 리플렉터를 형성함으로써 기판과 몸체의 조립 공정이 그다지 용이하지 않고, 복수의 실장 기판들을 조립하는 공정에서 오정렬을 방지하기 위해 작업의 속도가 더뎌지는 문제점을 완전히 해결하지는 못하였다.
본 발명이 해결하고자 하는 과제는 반도체 패키지에서 기판과 몸체의 조립 공정이 용이하고 오 정렬(miss align)을 방지하고, 봉지재와 몸체의 분리를 방지할 수 있는 구조의 반도체 패키지 및 그 제조 방법을 제공하는데 있다.
본 발명의 일측면에 의하면, 평판형의 지지 기판; 상기 지지 기판을 바닥면으로 하는 캐비티를 형성하도록 상기 지지 기판 상부의 외곽을 둘러싸서 상기 지지 기판의 상부에 조립되는 몸체; 상기 지지 기판과 상기 몸체의 조립을 위해 상기 지지 기판에 형성된 하나 이상의 제1 결합 돌출부 또는 제1 결합홈; 상기 지지 기판의 제1 결합 돌출부 또는 제1 결합홈에 대응하여 상기 몸체에 형성된 하나 이상의 제2 결합홈 또는 제2 결합 돌출부; 및 상기 캐비티내에 채워지는 몰딩부를 포함하는 반도체 패키지가 제공된다.
상기 반도체 패키지는 상기 몰딩부 및 상기 몸체의 상부에 조립되는 상부 기판을 더 포함하고, 상기 상부 기판은 상기 몰딩부와 접촉하는 면에 돌출 형성된 하나 이상의 결합 돌출부를 포함할 수 있다.
상기 반도체 패키지는 상기 몰딩부 및 상기 몸체의 상부에 조립되는 상부 기판; 상기 상부 기판과 상기 몸체의 조립을 위해 상기 몸체에 형성된 하나 이상의 제3 결합 돌출부 또는 제3 결합홈; 및 상기 몸체의 제3 결합 돌출부 또는 제3 결합홈에 대응하여 상기 상부 기판에 형성된 하나 이상의 제4 결합홈 또는 제4 결합 돌출부를 더 포함할 수 있다.
상기 몸체는 상기 몰딩부와 접촉하는 면에 돌출 형성된 하나 이상의 측면 돌출부를 포함할 수 있다.
상기 측면 돌출부는 상기 몸체의 내측면을 따라 수직 방향으로 두께를 가지고 수평 방향으로 연장되어 형성될 수 있다.
상기 측면 돌출부는 부분적으로 단절되어 복수의 측면 돌출부간에 서로 이격되게 형성될 수 있다.
상기 반도체 패키지는 상기 지지 기판의 상부에 실장되어 상기 몰딩부에 의해 몰딩되는 반도체 능동 소자를 더 포함할 수 있다.
상기 몸체는 하나 이상의 유니트로 이루어질 수 있다.
상기 지지 기판, 상기 몸체는 내설된 배선을 포함할 수 있다.
본 발명의 다른 측면에 의하면, 제1 결합 돌출부 또는 제1 결합홈이 형성된 평판형의 지지 기판을 준비하는 단계; 상기 지지 기판의 제1 결합 돌출부 또는 제1 결합홈에 대응하는 하나 이상의 제2 결합홈 또는 제2 결합 돌출부가 형성된 몸체를 준비하는 단계; 상기 제1 결합 돌출부 또는 제1 결합홈 및 상기 제2 결합홈 또는 제2 결합 돌출부를 이용하여 상기 지지 기판을 바닥으로 하는 캐비티를 형성하도록 상기 지지 기판 상부의 외곽을 둘러싸서 상기 지지 기판의 상부에 몸체를 조립하는 단계; 및 상기 캐비티내에 몰딩재를 채워 몰딩부를 형성하는 단계를 포함하는 반도체 패키지 제조 방법이 제공된다.
상기 반도체 패키지 제조 방법은 상기 몰딩부와 접촉하는 면에 돌출 형성된 하나 이상의 결합 돌출부를 포함하는 상부 기판을 준비하는 단계; 및 상기 상부 기판의 결합 돌출부를 이용하여 상기 몰딩부 및 몸체의 상부에 상부 기판을 조립하는 단계를 더 포함할 수 있다.
상기 반도체 패키지 제조 방법은 상기 몸체는 하나 이상의 제3 결합 돌출부 또는 제3 결합홈이 형성되고; 상기 몸체의 제3 결합 돌출부 또는 제3 결합홈에 대응하여 형성된 하나 이상의 제4 결합홈 또는 제4 결합 돌출부를 포함하는 상부 기판을 준비하는 단계; 및 상기 제3 결합 돌출부 또는 제3 결합홈 및 상기 제4 결합홈 또는 제4 결합 돌출부를 이용하여 상기 몸체의 상부에 상기 상부 기판을 조립하는 단계를 더 포함할 수 있다.
상기 몸체는 상기 몰딩부와 접촉하는 면에 돌출 형성된 하나 이상의 측면 돌출부를 포함할 수 있다.
상기 측면 돌출부는 상기 몸체의 내측면을 따라 수직 방향으로 두께를 가지고 수평 방향으로 연장되어 형성될 수 있다.
상기 측면 돌출부는 부분적으로 단절되어 복수의 측면 돌출부간에 서로 이격되게 형성될 수 있다.
상기 지지 기판의 상부에는 능동소자가 실장되어 상기 몰딩부에 의해 몰딩될 수 있다.
상기 몸체는 하나 이상의 유니트로 이루어질 수 있다.
상기 지지 기판, 상기 몸체는 내설된 배선을 포함할 수 있다.
본 발명에 따르면, 반도체 패키지에서 기판과 몸체 사이에 결합 돌출부 또는 결합홈을 이용하여 몸체 조립 공정이 용이하고 오 정렬(miss align)을 방지할 수 있으며, 봉지재와 몸체의 분리를 효과적으로 방지할 수 있다. 아울러, 기판과 몸체의 조립 공정과 몰딩 공정의 정확성과 속도를 향상시킬 수 있다.
도 1은 본 발명의 일실시예에 따른 반도체 패키지를 설명하기 위한 도면이다.
도 2는 본 발명의 일실시예에 따른 반도체 패키지의 지지 기판을 설명하기 위한 도면이다.
도 3은 본 발명의 일실시예에 따른 반도체 패키지의 몸체를 설명하기 위한 도면이다.
도 4는 본 발명의 일실시예에 따른 반도체 패키지의 상부 기판을 설명하기 위한 도면이다.
도 5는 본 발명의 일실시예에 따른 반도체 패키지의 능동소자를 설명하기 위한 도면이다.
도 6 내지 도 9는 본 발명의 일실시예에 따른 반도체 패키지 제조 방법을 설명하기 위한 도면이다.
도 10은 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기 위한 도면이다.
도 11은 본 발명의 다른 실시예에 따른 반도체 패키지의 몸체를 설명하기 위한 도면이다.
도 12 내지 도 15는 본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법을 설명하기 위한 도면이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들을 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일실시예에 따른 반도체 패키지를 설명하기 위한 도면이다.
도 2는 본 발명의 일실시예에 따른 반도체 패키지의 지지 기판을 보여주며, 도 3은 몸체를 보여주며, 도 4는 상부 기판을 보여주며, 도 5는 능동소자를 보여준다.
도 1 내지 도 5를 참조하면, 본 발명의 일실시예에 따른 반도체 패키지(100)는 평판형의 지지 기판(110)과, 몸체(120)와, 상부 기판(130)과, 능동 소자(140)와, 몰딩부(150)를 포함하여 구성된다.
지지 기판(110)은 반도체 소자 예컨대, LED 칩이나 수동 소자, 능동소자를 실장하기 위한 기판이다. 지지 기판(110)는 예컨대, 세라믹, PCB 기판일 수 있다. 그러나, 본 발명은 이에 제한되지 않고 얼마든지 다양한 재질의 기판이 사용될 수 있다.
지지 기판(110)에는 지지 기판(110)과 몸체(120)의 용이한 조립을 위해 하나 이상의 결합홈(111)이 형성되어 있다. 그러나, 본 발명은 이에 제한되지 않으며, 지지 기판(110)에 결합홈(111) 대신에 결합 돌출부(미도시됨)가 형성될 수 있으며, 지지 기판(110)에 결합홈(111)과 결합 돌출부(미도시됨)가 적절한 이격을 두고 함께 형성될 수 도 있다.
몸체(120)는 지지 기판(110)을 바닥면으로 하는 캐비티를 형성하도록 지지 기판(110) 상부의 외곽을 둘러싸서 지지 기판(110)의 상부에 조립된다.
몸체(120)에는 지지 기판(110)의 결합홈(111)에 대응하여 하나 이상의 결합 돌출부(121)이 형성되어 있다. 그러나, 본 발명은 이에 제한되지 않으며, 몸체(120)에 결합 돌출부(121) 대신에 결합홈(미도시됨)이 형성될 수 있으며, 몸체(120)에 결합 돌출부(121)와 결합홈(미도시됨)이 적절한 이격을 두고 함께 형성될 수 도 있다.
몰딩부(150)는 지지 기판(110)위에 능동 소자(140)가 실장된 후에 능동 소자(140)를 덮도록 캐비티내에 몰딩재를 채워 형성된다.
상부 기판(130)은 몰딩부(150)와 몸체(120)의 상부에 조립된다. 상부 기판(130)은 몰딩부(150)와 접촉하는 면에 돌출 형성된 하나 이상의 결합 돌출부(131)를 포함할 수 있다.
또한, 상부 기판(130)에는 그 상부 기판(130)위에 또 다른 조립 기판(미도시됨)이 조립될 수 있도록 별도의 결합홈(132)이 형성되어 있다. 그러나, 본 발명은 이에 제한되지 않으며 필요에 따라 결합홈(132)이 생략될 수 도 있다.
여기에서, 몸체(120)은 하나 이상의 유니트로 이루어질 수 있다. 또한, 지지 기판(110), 몸체(120), 및 상부 기판(130)에는 각각 내설된 배선들(112, 122, 133)이 형성되어 있다.
도 6 내지 도 9는 본 발명의 일실시예에 따른 반도체 패키지 제조 방법을 설명하기 위한 도면이다.
도 6를 참조하면, 하나 이상의 결합홈(111)이 형성된 평판형의 지지 기판(110)을 준비한다. 지지 기판(110)에는 배선(112)이 내설 형성되어 있다.
도 7을 참조하면, 지지 기판(110)의 결합홈(111)에 대응하는 하나 이상의 결합 돌출부(121)가 형성된 몸체(120)를 준비한다.
지지 기판(110)의 결합홈(111)와 몸체(120)의 결합 돌출부를 끼워서 지지 기판(110)을 바닥으로 하는 캐비티(160)를 형성하도록 지지 기판(110) 상부의 외곽을 둘러싸서 지지 기판(110)의 상부에 몸체(120)를 조립한다. 몸체(120)에도 배선(122)이 내설 형성되어 있다.
도 8를 참조하면, 지지 기판(110) 위에 능동 소자(140)를 실장한다. 능동 소자는 지지 기판(110)에 형성된 배선(112)에 전기적으로 연결된다.
도 9를 참조하면, 캐비티(160)내에 몰딩재를 채워 몰딩부(150)를 형성한다.
이후, 몰딩부(150)와 접촉하는 면에 돌출 형성된 하나 이상의 결합 돌출부(131)를 포함하는 상부 기판(130)을 준비한다. 그리고, 상부 기판(130)의 결합 돌출부(131)를 이용하여 몰딩부(150) 및 몸체(120)의 상부에 상부 기판(130)을 조립하면 도 1에 도시된 반도체 패키지가 완성된다. 한편 상부 기판(130)에 별도의 결합홈(132)이 형성되어 있음에 따라 상부 기판(130)위에 또 다른 조립 기판(미도시됨)이 조립될 수 있다. 아울러, 상부 기판(130)에 형성된 배선(133)을 통해 몸체(120)와 전기적으로 연결될 수 있다.
도 10은 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기 위한 도면이다. 도 1 내지 도 5에 도시된 본 발명의 일실시예에 따른 반도체 패키지와 비교하면 몸체의 형상이 변형되었고, 다른 구성요소들은 유사하다. 도 11은 본 발명의 다른 실시예에 따른 반도체 패키지의 몸체를 보여준다.
도 10 및 도 11을 참조하면, 본 발명의 다른 실시예에 따른 반도체 패키지(200)는 평판형의 지지 기판(210)과, 몸체(220)와, 상부 기판(230)과, 능동 소자(240)와, 몰딩부(250)를 포함하여 구성된다.
몸체(220)은 지지 기판(210)을 바닥면으로 하는 캐비티를 형성하도록 지지 기판(210) 상부의 외곽을 둘러싸서 지지 기판(210)의 상부에 조립된다.
지지 기판(210)에는 지지 기판(210)과 몸체(220)의 용이한 조립을 위해 하나 이상의 결합홈(211)이 형성되어 있다. 그러나, 본 발명은 이에 제한되지 않으며, 지지 기판(210)에 결합홈(211) 대신에 결합 돌출부(미도시됨)가 형성될 수 있으며, 지지 기판(210)에 결합홈(211)과 결합 돌출부(미도시됨)가 적절한 이격을 두고 함께 형성될 수 도 있다.
몸체(220)에는 지지 기판(210)의 결합홈(211)에 대응하여 하나 이상의 결합 돌출부(221)이 형성되어 있다. 그러나, 본 발명은 이에 제한되지 않으며, 몸체(220)에 결합 돌출부(221) 대신에 결합홈(미도시됨)이 형성될 수 있으며, 몸체(220)에 결합 돌출부(221)와 결합홈(미도시됨)이 적절한 이격을 두고 함께 형성될 수 도 있다.
또한, 몸체(220)에는 몰딩부(250)와 접촉하는 면에 돌출 형성된 하나 이상의 측면 돌출부(223)를 포함할 수 있다.
몰딩부(250)는 지지 기판(210)위에 능동 소자(240)가 실장된 후에 능동 소자(240)를 덮도록 캐비티내에 몰딩재를 채워 형성된다.
상부 기판(230)은 몰딩부(250)와 몸체(220)의 상부에 조립된다. 상부 기판(230)은 몰딩부(250)와 접촉하는 면에 돌출 형성된 하나 이상의 결합 돌출부(231)를 포함할 수 있다.
또한, 상부 기판(230)에는 그 상부 기판(230)위에 또 다른 조립 기판(미도시됨)이 조립될 수 있도록 별도의 결합홈(232)이 형성되어 있다. 그러나, 본 발명은 이에 제한되지 않으며 필요에 따라 결합홈(232)이 생략될 수 도 있다.
여기에서, 몸체(220)는 하나 이상의 유니트로 이루어질 수 있다. 또한, 지지 기판(210), 몸체(220), 및 상부 기판(230)에는 각각 내설된 배선들(212, 222, 233)이 형성되어 있다.
도 12 내지 도 15는 본 발명의 다른 실시예에 따른 발광 다이오드 패키지 제조 방법을 설명하기 위한 도면이다.
도 12를 참조하면, 하나 이상의 결합홈(211)이 형성된 평판형의 지지 기판(210)을 준비한다. 지지 기판(210)에는 배선(212)이 내설 형성되어 있다.
도 13을 참조하면, 지지 기판(210)의 결합홈(211)에 대응하는 하나 이상의 결합 돌출부(221)와, 측면 돌출부(223)가 형성된 몸체(220)를 준비한다. 여기에서, 측면 돌출부(223)는 몸체(220)에 내측면에 서로 이격되어 돌출되어 형성될 수 있다. 한편, 측면 돌출부(223)는 몸체(220)의 내측면을 따라 수직 방향으로 일정한 두께를 가지고 수평 방향으로 연장되어 형성될 수 도 있다. 또한, 그 수평 방향으로 연장된 측면 돌출부(223)는 부분적으로 단절되어 복수의 측면 돌출부(223)간에 서로 이격되게 할 수 도 있다. 그 이격 거리는 일정할 수 있고, 필요에 따라 서로 차이가 있을 수 도 있다. 측면 돌출부(223)간의 이격된 공간을 통해 몰딩재가 캐비티내로 효과적으로 흘러 들어가게 할 수 있다.
지지 기판(210)의 결합홈(211)와 몸체(220)의 결합 돌출부를 끼워서 지지 기판(210)을 바닥으로 하는 캐비티(260)를 형성하도록 지지 기판(210) 상부의 외곽을 둘러싸서 지지 기판(210)의 상부에 몸체(220)를 조립한다. 몸체(220)에도 배선(222)이 내설 형성되어 있다.
도 14를 참조하면, 지지 기판(210) 위에 능동 소자(240)를 실장한다. 능동 소자는 지지 기판(210)에 형성된 배선(212)에 전기적으로 연결된다.
도 15를 참조하면, 캐비티(260)내에 몰딩재를 채워 몰딩부(250)를 형성한다. 이때, 몰딩부(250)는 몸체(220)의 측면 돌출부(223)에 의해 좀더 견고하게 몸체(220)와 결합될 수 있다.
이후, 몰딩부(250)와 접촉하는 면에 돌출 형성된 하나 이상의 결합 돌출부(231)를 포함하는 상부 기판(230)을 준비한다. 그리고, 상부 기판(230)의 결합 돌출부(231)를 이용하여 몰딩부(250) 및 몸체(220)의 상부에 상부 기판(230)을 조립하면 도 10에 도시된 반도체 패키지가 완성된다. 한편 상부 기판(230)에 별도의 결합홈(232)이 형성되어 있음에 따라 상부 기판(230)위에 또 다른 조립 기판(미도시됨)이 조립될 수 있다. 아울러, 상부 기판(230)에 형성된 배선(233)을 통해 몸체(220)와 전기적으로 연결될 수 있다.
이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.
예컨대, 본 발명의 또 다른 변형예에 따른 반도체 패키지에서는 상부 기판과 몸체의 조립을 위해 몸체에 하나 이상의 결합 돌출부 또는 결합홈이 형성될 수 있으며, 몸체의 결합 돌출부 또는 결합홈에 대응하여 상부 기판에 하나 이상의 결합홈 또는 결합 돌출부가 형성될 수 있다.
또한, 본 발명의 실시예에서는 능동소자에 대하여 설명하였지만, 본 발명은 이에 제한되지 않고, 단일 및 복합 소자에도 얼마든지 변형하여 적용될 수 있다.
100: 반도체 패키지 110: 지지 기판
111: 결합홈 112: 배선
120: 몸체 121: 결합 돌출부
122: 배선 130: 상부 기판
131: 결합 돌출부 132: 결합홈
133: 배선 140: 능동 소자
150: 몰딩부 160: 캐비티
200: 반도체 패키지 210: 지지 기판
211: 결합홈 212: 배선
220: 몸체 221: 결합 돌출부
222: 배선 223: 측면 돌출부
230: 상부 기판 231: 결합 돌출부
232: 결합홈 233: 배선
240: 능동 소자 250: 몰딩부
260: 캐비티

Claims (18)

  1. 평판형의 지지 기판;
    상기 지지 기판을 바닥면으로 하는 캐비티를 형성하도록 상기 지지 기판 상부의 외곽을 둘러싸서 상기 지지 기판의 상부에 조립되는 몸체;
    상기 지지 기판과 상기 몸체의 조립을 위해 상기 지지 기판에 형성된 하나 이상의 제1 결합 돌출부 또는 제1 결합홈;
    상기 지지 기판의 제1 결합 돌출부 또는 제1 결합홈에 대응하여 상기 몸체에 형성된 하나 이상의 제2 결합홈 또는 제2 결합 돌출부; 및
    상기 캐비티내에 채워지는 몰딩부를 포함하는 반도체 패키지.
  2. 청구항 1에 있어서,
    상기 몰딩부 및 상기 몸체의 상부에 조립되는 상부 기판을 더 포함하고,
    상기 상부 기판은 상기 몰딩부와 접촉하는 면에 돌출 형성된 하나 이상의 결합 돌출부를 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 청구항 1에 있어서,
    상기 몰딩부 및 상기 몸체의 상부에 조립되는 상부 기판;
    상기 상부 기판과 상기 몸체의 조립을 위해 상기 몸체에 형성된 하나 이상의 제3 결합 돌출부 또는 제3 결합홈; 및
    상기 몸체의 제3 결합 돌출부 또는 제3 결합홈에 대응하여 상기 상부 기판에 형성된 하나 이상의 제4 결합홈 또는 제4 결합 돌출부를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 청구항 1에 있어서,
    상기 몸체는 상기 몰딩부와 접촉하는 면에 돌출 형성된 하나 이상의 측면 돌출부를 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 청구항 4에 있어서,
    상기 측면 돌출부는 상기 몸체의 내측면을 따라 수직 방향으로 두께를 가지고 수평 방향으로 연장되어 형성된 것을 특징으로 하는 반도체 패키지.
  6. 청구항 5에 있어서,
    상기 측면 돌출부는 부분적으로 단절되어 복수의 측면 돌출부간에 서로 이격되게 형성된 것을 특징으로 하는 반도체 패키지.
  7. 청구항 1에 있어서,
    상기 지지 기판의 상부에 실장되어 상기 몰딩부에 의해 몰딩되는 반도체 능동 소자를 더 포함하는 반도체 패키지.
  8. 청구항 1에 있어서,
    상기 몸체는 하나 이상의 유니트로 이루어진 것을 특징으로 하는 반도체 패키지.
  9. 청구항 1에 있어서,
    상기 지지 기판, 상기 몸체는 내설된 배선을 포함하는 것을 특징으로 하는 반도체 패키지.
  10. 제1 결합 돌출부 또는 제1 결합홈이 형성된 평판형의 지지 기판을 준비하는 단계;
    상기 지지 기판의 제1 결합 돌출부 또는 제1 결합홈에 대응하는 하나 이상의 제2 결합홈 또는 제2 결합 돌출부가 형성된 몸체를 준비하는 단계;
    상기 제1 결합 돌출부 또는 제1 결합홈 및 상기 제2 결합홈 또는 제2 결합 돌출부를 이용하여 상기 지지 기판을 바닥으로 하는 캐비티를 형성하도록 상기 지지 기판 상부의 외곽을 둘러싸서 상기 지지 기판의 상부에 몸체를 조립하는 단계;
    상기 캐비티내에 몰딩재를 채워 몰딩부를 형성하는 단계를 포함하는 반도체 패키지 제조 방법.
  11. 청구항 10에 있어서,
    상기 몰딩부와 접촉하는 면에 돌출 형성된 하나 이상의 결합 돌출부를 포함하는 상부 기판을 준비하는 단계; 및
    상기 상부 기판의 결합 돌출부를 이용하여 상기 몰딩부 및 몸체의 상부에 상부 기판을 조립하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  12. 청구항 10에 있어서,
    상기 몸체는 하나 이상의 제3 결합 돌출부 또는 제3 결합홈이 형성되고;
    상기 몸체의 제3 결합 돌출부 또는 제3 결합홈에 대응하여 형성된 하나 이상의 제4 결합홈 또는 제4 결합 돌출부를 포함하는 상부 기판을 준비하는 단계; 및
    상기 제3 결합 돌출부 또는 제3 결합홈 및 상기 제4 결합홈 또는 제4 결합 돌출부를 이용하여 상기 몸체의 상부에 상기 상부 기판을 조립하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  13. 청구항 10에 있어서,
    상기 몸체는 상기 몰딩부와 접촉하는 면에 돌출 형성된 하나 이상의 측면 돌출부를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  14. 청구항 13에 있어서,
    상기 측면 돌출부는 상기 몸체의 내측면을 따라 수직 방향으로 두께를 가지고 수평 방향으로 연장되어 형성된 것을 특징으로 하는 반도체 패키지 제조 방법.
  15. 청구항 14에 있어서,
    상기 측면 돌출부는 부분적으로 단절되어 복수의 측면 돌출부간에 서로 이격되게 형성된 것을 특징으로 하는 반도체 패키지 제조 방법.
  16. 청구항 10에 있어서,
    상기 지지 기판의 상부에는 능동소자가 실장되어 상기 몰딩부에 의해 몰딩되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  17. 청구항 10에 있어서,
    상기 몸체는 하나 이상의 유니트로 이루어진 것을 특징으로 하는 반도체 패키지 제조 방법.
  18. 청구항 10에 있어서,
    상기 지지 기판, 상기 몸체는 내설된 배선을 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
KR1020110113559A 2011-11-02 2011-11-02 반도체 패키지 및 그 제조 방법 KR101364020B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110113559A KR101364020B1 (ko) 2011-11-02 2011-11-02 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110113559A KR101364020B1 (ko) 2011-11-02 2011-11-02 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130048616A true KR20130048616A (ko) 2013-05-10
KR101364020B1 KR101364020B1 (ko) 2014-02-18

Family

ID=48659631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110113559A KR101364020B1 (ko) 2011-11-02 2011-11-02 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101364020B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190025097A (ko) * 2017-08-28 2019-03-11 삼성전자주식회사 반도체 패키지 및 그의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115993A (ja) * 1994-10-18 1996-05-07 Kyocera Corp 半導体装置
JP2001176994A (ja) 1999-12-14 2001-06-29 Sumitomo Metal Electronics Devices Inc 電子部品搭載容器封止用蓋部材、電子部品の収納構造および電子部品収納構造の製造方法
US6404043B1 (en) 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
JP2003218253A (ja) * 2002-01-18 2003-07-31 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190025097A (ko) * 2017-08-28 2019-03-11 삼성전자주식회사 반도체 패키지 및 그의 제조 방법

Also Published As

Publication number Publication date
KR101364020B1 (ko) 2014-02-18

Similar Documents

Publication Publication Date Title
CN105895792B (zh) 发光组件
CN106663659B (zh) 可表面安装的半导体器件及其制造方法
US9035439B2 (en) Apparatus, system and method for use in mounting electronic elements
US11615967B2 (en) Power module package and method of manufacturing the same
US20110175132A1 (en) Led package and fabrication method thereof
KR101065543B1 (ko) 전장품 유닛
JP6119313B2 (ja) 半導体装置
KR100899554B1 (ko) 발광다이오드 패키지 및 그 제조방법
JP2009200416A (ja) 半導体装置および半導体装置の製造方法
US20130292812A1 (en) Lead frame for semiconductor device and semiconductor device package using the lead frame
KR101443968B1 (ko) 전력 모듈 패키지 및 그 제조방법
CN103928352A (zh) 用于制作半导体芯片面板的方法
US20150035133A1 (en) Electronic modules and methods of making electronic modules
EP2371510B1 (en) LED encapsulation method
WO2022021094A1 (zh) 一种功率模块及制备模具、设备
US10580742B2 (en) Wafer level fan-out package and method of manufacturing the same
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
KR101364020B1 (ko) 반도체 패키지 및 그 제조 방법
KR101477357B1 (ko) 반도체 모듈 및 그 제조 방법
TWI751394B (zh) 預成型載板及其製造方法
US20240128185A1 (en) Semiconductor device and pre-forming adaptor thereof
JPH065928A (ja) 樹脂封止型電子部品
US20100148206A1 (en) LED package and method of assembling the same
KR101509073B1 (ko) 발광다이오드 패키지 프레임
TW201606229A (zh) 具有ｌｅｄ的ｌｅｄ模組

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190211

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 7