JPH0123031B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、原画像を画素ごとに読取つて時系列
の２値電気信号に変換し、これを電気的に処理し
て、画像を再生する画像読取再生装置において、
再生画像上で、とじ代用の余白を確保するための
とじ代用幅寄せ装置に関する。

特に、本発明は、とじ代用の余白を確保するた
めに画像の再生位置をずらすと、画像が反対側へ
はみ出してしまうような場合における、とじ代用
幅寄せ装置に関する。

原画像を、画素ごとの２値電気信号として読取
つて再生する場合、原稿全体における画像部分の
位置が適切でないと、再生された画像上で、とじ
代が無くなるという問題がある。

このような場合、再生画像の位置をずらすこと
で、問題を解決できることも多い。しかし、画像
部分が大きい場合は、単に再生画像の位置をずら
したのでは、再生画像の反対端が用紙外へはみ出
してしまい、再生画像の欠落を生ずる欠点があ
る。

本発明は、前述の欠点を改善するものであり、
その目的とするところは、再生画像上でとじ代用
の余白を確保し、しかも再生画像の欠落を防止す
ることができるようにした、とじ代用幅寄せ装置
を提供することにある。

前記の目的を達成するために、本発明において
は、画像情報を画素ごとに２値電気信号として読
取り、これを電気的に処理することができるとい
う技術的背景に基づき、現時点で一般に広く行き
渡つている複写装置と同程度の操作性で、光学式
画像読み取り装置から入力した画像情報を処理
し、まず、画像部分の原稿全体における位置を認
識してとじ代幅を検出する。

そして、検出されたとじ代幅が予定値より狭い
場合には、画像部分に処理を施し、幅寄せを行な
つてとじ代幅を広げる。

その際、同時に、画像部分の反対端が記録（再
生）用紙からはみ出さないかどうかを検知し、は
み出す場合は、画像を構成する画素の一部を切捨
てて再生画像の幅を短縮し、これによつて再生画
像のはみ出しによる欠落を防止するようにしてい
る。

さらに、本発明では、画素の切捨てによる画像
情報の消失を防止するために、切捨てる画素とそ
の隣接画素との論理和演算を行ない、その結果を
用いて隣接画素を再生するようにしている。

また、必要に応じて、本発明では、以上のよう
にして確保したとじ代部分にとじ込み用のパンチ
孔、もしくは、その位置決め用のセンターマーク
をつけて出力し、記録用紙が容易にとじられるよ
うにしている。

以下に、図面を参照して本発明を詳細に説明す
る。

第１図は、本発明の一実施例におけるとじ代幅
検出装置の概要を示すブロツク図である。

図において、１０１は読取手段（図示せず）を
介して入力される１ページ分の画像読取信号を記
憶するメモリ、１０３は１主走査ライン分の読取
信号を記憶するシフトレジスタ、１０４はシフト
レジスタ１０３に記憶されたデータの中の“１”
の数を計数するカウンタである。

１０５はとじ代判定用閾値Ｋの定数レジスタ、
１０６は前記閾値Ｋとカウンタ１０４のカウント
値を比較し、カウント値が閾値Ｋを超えたときに
出力Ｃを生ずる比較器、１０７はとじ代設定値Ｌ
の定数レジスタである。

また、１０８は、アドレス機構１０２内で、後
述するようにして演算された実際のとじ代用主走
査ライン信号ｅを、前記とじ代設定値Ｌから減算
して差ΔLを出力する第１引算器、１０９は前記
引算器１０８の出力―すなわち、差ΔLを記憶す
るレジスタである。１１０は全主走査ライン数Ｊ
を記憶する定数レジスタである。

１１２は、全主走査ライン数Ｊから、実際のと
じ代用主走査ライン数信号ｅを減算する第２引算
器、１１３は、第２引算器の出力（Ｊ―ｅ）を、
レジスタ１０９に記憶されている第１引算器１０
８の出力ΔLで割算するための割算器、１１４は
比較器１０６の出力Ｃおよびアドレス機構１０２
の出力ｆ（幅寄せ不要信号またはEND信号）を入
力されるオア回路である。

第１図において、メモリ１０１には、画像読取
り装置（図示せず）から、適宜の手段（図示せ
ず）を介して入力された２値電気信号の画像情報
が、１ページ分ずつ格納される。

したがつて、メモリ１０１の先頭には、第２図
に概念的に示すように、とじ代１１５のあるべき
辺に平行な最初の主走査ラインの、最初の画素
（ドツト）情報が格納されている。

第２図において、１００はメモリ１０１に読取
り情報が記憶される原稿、ｘは主走査方向、ｙは
副走査方向、１１５はとじ代（読取原稿の余白部
分）を示している。また、Ｐは原稿１００上の読
始めの点（通常は左上隅の点）を示している。

前述のように、メモリ１０１内に記憶された画
像情報を、アドレス機構１０２から、後述するよ
うにして順次に出力されるアドレス信号ｇによ
り、１主走査ライン分ずつ順にシフトレジスタ１
０３に読み出す。

そして、カウンタ１０４によつて、それらの中
に含まれている“１”の数をカウントする。得ら
れたカウンタ値を、比較器１０６において、とじ
代判定用閾値Ｋと比較することによつて、現在、
テストしているビツトを含む主走査ラインがとじ
代なのかどうかを判定する。

すなわち、“１”のビツト数が前記閾値Ｋより
小さければ、その主走査ラインはとじ代であると
判定する。反対に、もし、“１”のビツト数が閾
値Ｋを超えると、もはやとじ代ではないと判定
し、比較器１０６の出力信号ＣがONとなる。こ
の信号はアドレス機構１０２に取り込まれる。

また、前記信号Ｃはオア回路１１４に供給さ
れ、その出力Ｓ１が“１”となり、原稿上のとじ
代（余白）幅検出テストが終わつたことを示す。

第３図は、第１図のアドレス機構１０２の詳細
ブロツク図である。図において６０１，６０２，
６０３，６０４は定数レジスタ、６０５，６０６
はカウンタ、６０７，６０８は比較器、６０９は
加算器、６１０は掛算器、６１１，６１２はオア
回路、６１３はアンドゲートである。そしてレジ
スタ６０１，６０２，６０３，６０４の記憶内容
はそれぞれap，ｍ，Ｌ，Ｍである。

apは、第２図に示す原稿１００の読始め点―
この例では、原稿１００のもつとも左上に位置す
る画素Ｐに係る情報（ビツト）が記憶されている
アドレスである。ｍは主走査線１本ごとに含まれ
る情報（ビツト）数をあらわす。また、Ｍはメモ
リ１０１上での、１主走査線ごとのアドレス変化
量をあらわす。

従つて、当該アドレス機構１０２は、以下に述
べるような動作を行ない、また、そのような動作
が行なわれるように、外部から各種クロツクや制
御信号が供給される。

第３図において、スタートパルス信号ａが供給
されると、カウンタ６０５および６０６は、０を
表示するように初期設定される。したがつて、掛
算器６１０の演算結果も０となり、加算器６０９
の出力―すなわち、アドレス信号ｇは、レジスタ
６０１のそれに等しく、apとなる。

このようにして、まず最初に、原稿１００の左
上隅の画素Ｐの情報を記憶している、メモリ１０
１上のアドレスが指定される。それ以後は、クロ
ツクパルスｂが供給されることにより、カウンタ
６０５が入力されたパルス数を計数して出力す
る。

その結果、加算器６０９の出力により指定され
るアドレスは、順に（ap＋１），（ap＋２），…
…，と１ずつ増加して行く。ｍ番目のクロツクパ
ルスが入力したとき―すなわち、主走査線１本分
のアドレス指定（読出し）が終つたとき、カウン
タ６０５の計数値は、レジスタ６０２のそれと一
致する。

このとき、比較器６０７がパルス信号を発生す
る。当該パルス信号を、以下においてはEOL信
号（エンドオブライン）と呼ぶ。EOL信号の発
生は、原稿１００上において、主走査方向（第２
図の矢印ｘで示す方向）に並ぶｍ個の画素―すな
わち、主走査線１本分の画素についての情報を、
メモリ１０１より読み出すのに必要な、アドレス
指定が終了したことを意味する。

このEOL信号は出力信号ｋとして外部へとり
出され、カウンタ１０４をリセツトする。また、
これと同時に、前記EOL信号が、オア回路６１
１の１入力に供給されることによつて、カウンタ
６０５は再び０にリセツトされる。

また、前記EOL信号は、同時に、カウンタ６
０６に供給される。その結果、カウンタ６０６は
表示値を１増加させる。これによつて、掛算器６
１０は、その表示内容を０からＭへと変化させ
る。

すなわち、掛算器６１０は、カウンタ６０６の
計数値が１増加するごとに、表示値をＭずつ増加
させる。従つて、このとき出力信号ｇによつて指
定されるアドレスは（ap＋Ｍ）である。

このことは、第２図を参照すれば明らかなよう
に、画素Ｐの直下に位置する画素の情報を記憶し
ているアドレスが指定され、メモリ１０１からシ
フトレジスタ１０３へ読出されていることを意味
する。

以後は、クロツクパルスｂがカウンタ６０５に
供給されることにより、指定アドレス（ap＋Ｍ
＋１），（ap＋Ｍ＋２），……と変化する。すなわ
ち、先に読み出されたｍ個の画素よりなる第１主
走査ラインと、副走査方向において隣り合う第２
主走査ラインについての情報が読み出されるよう
に、アドレスの指定が行なわれることになる。

さて、カウンタ６０６にＬ番目のパルス信号が
供給されると、カウンタ６０６の計数値はレジス
タ６０３の設定値と一致する。これにより、比較
器６０８はパルス信号ｆを発生する。該パルス信
号ｆは、以下においてはEND信号と呼ばれる。

明らかなように、前記END信号の発生は、原
稿上の余白部―すなわち、とじ代の寸法が十分で
あつて、それ以後の幅寄せ操作を必要としないこ
とをあらわしている。

前記END信号ｆは、オア回路６１２を介して
カウンタ６０６に供給され、これをリセツトす
る。同時に、前記END信号ｆは、第１図のオア
回路１１４にも供給され、とじ代幅検出テスト終
了信号Ｓ１を発生させる。

また、第１図に関して前述したように、比較器
１０６によつて発生され、アドレス機構１０２に
転送されたとじ代幅検出テスト終了信号ｃは、第
３図から明らかなように実際のとじ代用主走査ラ
イン数信号ｅに対するゲート信号となつている。

すなわち、カウンタ６０６には、その時点でと
じ代幅検出テスト中の主走査ライン番号が記憶さ
れているので、前記とじ幅検出テスト終了信号ｃ
が、アンドゲート６１３に供給されたとき、前記
主走査ライン番号が、とじ代用主走査ライン数信
号ｅとして出力される。

前記ｅは、実際に原稿１００上に存在している
とじ代幅に相当するビツト数である。それ故に、
この値をとじ代設定値Ｌから引いた値（Ｌ―ｅ）
が、必要な幅寄せ量ΔLである。

前述の演算は、第１図の第１引算器１０８にお
いて実行され、レジスタ１０９に記憶される。一
方、前記とじ代用主走査ライン数信号ｅは、第２
引算器１１２にも転送され、そこで、全主走査ラ
イン数Ｊから引算が行なわれる。

第２引算器１１２の出力―すなわち、差（Ｊ―
ｅ）を前記ΔLで割つて得られる商ｈが、間引き
間隔値信号となる。それ故に、副走査方向に、ｈ
ビツトごとに１本の走査線を間引いてやれば、Ｌ
ビツトのとじ代を確保し、しかも画像の反対端へ
のはみ出しを防止することができる。

なお、以上の説明から分るように、前記割算の
結果が整数にならず、端数が出たときは、その端
数は切捨てればよい。

前記間引き間隔値信号ｈは、次段の幅寄せ装置
の第１アドレス機構に入力される。

第４図に、本発明に好適な幅寄せ装置のブロツ
ク図を示す。図において、２０１は少なくとも１
ページ分の容量をもつ読込みメモリであり、実際
上は、第１図のメモリ１０１と同じものであるこ
とができる。

２０２は１主走査ライン分の読取信号を記憶す
るシフトレジスタ、２０３は少なくとも１ページ
分の容量をもつ出力メモリである。２０４は読込
みメモリ２０１のアドレス信号を発生するための
第１アドレス機構、また２０５は、出力メモリ２
０３のアドレス信号を発生する第２アドレス機構
である。

また、第５図に、第１アドレス機構２０４のブ
ロツク図を示す。図において、第３図と同一の符
号は同等の機能を果す部分であることを示してい
る。６０３Ａは、第１図および第３図のとじ代幅
検出装置において、前述のようにして発生された
間引き間隔値信号ｈから１を減じた値（ｈ―１）
を記憶するレジスタである。

第４図および第５図において、スタートパルス
信号ａが供給されると、カウンタ６０５，６０６
および６０６Ａは、０を表示するように初期設定
される。従つて、掛算器６１０の演算結果も０と
なり、加算器６０９の出力―すなわち、アドレス
信号ｇは、レジスタ６０１のそれに等しくapと
なる。

このようにして、まず最初に、原稿１００の左
上隅の画素Ｐの情報を記憶している、メモリ２０
１上のアドレスが指定される。それ以後は、クロ
ツクパルスｂが供給されることにより、カウンタ
６０５が、入力されたパルス数を計数して出力す
る。

その結果、加算器６０９の出力により指定され
るアドレスは、順に（ap＋１），（ap＋２），…
…，と１ずつ増加して行く。ｍ番目のクロツクパ
ルスが入力したとき―すなわち、主走査線１本分
のアドレス指定（読出し）が終了したとき、カウ
ンタ６０５の計数値は、レジスタ６０２のそれと
一致する。

このとき、比較器６０７がパルス信号を発生す
る。当該パルス信号を、以下においてはEOL信
号（エンドオブライン）と呼ぶ。EOL信号の発
生は、原稿１００上において、主走査方向（第２
図の矢印ｘで示す方向）に並ぶｍ個の画素につい
ての情報を、メモリ２０１より読み出すのに必要
な、アドレス指定が終了したことを意味する。

このEOL信号は、出力信号として外部へとり
出される。一方、これと同時に、オア回路６１１
の１入力にEOL信号を供給することによつて、
カウンタ６０５は再び０にリセツトされる。

また、前記EOL信号は、同時に、オア回路６
１２Ａを介してカウンタ６０６に供給される。そ
の結果、カウンタ６０６は表示値を１増加させ
る。これによつて、掛算器６１０は、その表示内
容を０からＭへと変化させる。

すなわち、掛算器６１０は、カウンタ６０６の
計数値が１増加するごとに、表示値をＭずつ増加
させる。従つて、このとき出力信号ｇによつて指
定されるアドレスは（ap＋Ｍ）である。

このことは、第２図を参照すれば明らかなよう
に、画素Ｐの直下に位置する画素の情報を記憶し
ているアドレスが指定され、メモリ２０１からシ
フトレジスタ２０２へ読出されていることを意味
する。

それ以後は、クロツクパルスｂがカウンタ６０
５に供給されることにより、指定アドレスは
（ap＋Ｍ＋１），（ap＋Ｍ＋２），……と変化する。
すなわち、先に読み出されたｍ個の画素よりなる
第１走査ラインと、副走査方向において隣り合う
第２走査ラインについての情報が読み出されるよ
うに、アドレスの指定が行なわれることになる。

さて、以上のようにして、（ｈ―１）本の主走
査ラインの読出しが完了し、カウンタ６０６Ａに
（ｈ―１）番目のパルス信号が供給されると、カ
ウンタ６０６Ａの計数値はレジスタ６０３Ａの設
定値と一致する。これにより、比較器６０８Ａは
パルス信号を発生する。

前記パルス信号は、オア回路６１２Ａを介して
カウンタ６０６に入力される。それ故に、カウン
タ６０６の計数値は、（ｈ―１）に到達するのと
同時に、１加算されてｈにジヤンプする。

その結果、アドレス信号ｇはＭだけジヤンプす
る。すなわち、ｈ番目の主走査線１本分の記憶デ
ータが捨てられることになる。その後は、再び、
クロツクパルスｂによつて１ずつ増加するアドレ
ス信号によつて読込みメモリ２０１からのデータ
読出しが行われる。

以上の動作のくり返しにより、読込みメモリ２
０１の記憶内容―すなわち、原稿１００の読取デ
ータは、主走査ラインｈ本ごとに間引かれること
になる。

つぎに、第２アドレス機構２０５について説明
する。第２アドレス機構２０５は、シフトレジス
タ２０２から出力される画像データを、出力メモ
リ２０３のどの番地に記憶するかの指定を行なう
ものである。

その具体的構成の一例は、第５図に示した第１
アドレス機構２０４から、比較器６０８Ａおよび
間引き間隔値信号レジスタ６０３Ａを除去したも
のでよい。ただし、この場合、出力メモリ２０３
の先頭アドレスを指定するレジスタ６０１の内容
apは、第４図中に概念的に示すように、上部に
所望のとじ代領域１１８を確保した後の、最初の
アドレス（点Ｑ）とすることが必要である。

このような構成の第２アドレス機構により、第
５図に関する前述の説明から明らかなように、シ
フトレジスタ２０２から出力される画像データ
は、順次に出力メモリ２０３に記憶される。ま
た、明らかなように、その際、画像データの末尾
が再生画面または記録用紙から、はみ出すような
ことはなくなる。

さらに、本発明によれば、以上のようにして確
保されたとじ代幅の部分に、とじ孔パンチマーク
を記録するようにすることもできる。

第６図は、とじ孔パンチマークを記録するよう
にした本発明の他の実施例の概略ブロツク図であ
る。

図において、２０３は、第４図におけると同様
に、とじ代幅１１８を先頭に確保して、画像デー
タを記憶するメモリ、２１１はとじ代幅１１８内
に予定のとじ孔パンチマーク２１０を記憶してい
るパンチマークメモリである。

２１２はとじ孔パンチマーク２１０および画像
データの両者を、重畳して記憶する出力用メモ
リ、２１３は前記メモリ２０３，２１１，２１２
のアドレスを指定するための、これらに共通の第
３アドレス機構、２１４〜２１６はシフトレジス
タ、２１７はオア回路である。

なお、この図では、説明を簡単にし、理解を容
易にするために、各メモリ２０３および２１１の
記憶領域を原稿の形に対応させ、またメモリ２１
２の記憶領域を再生画面または記録紙の形に対応
させて描いている。すなわち、各メモリの上部―
符号１１８で示された部分―がとじ代幅に対応
し、その下側に画像情報が記憶されるものとして
いる。

このような前提条件の下では、第３アドレス機
構の構成は、第５図に示した第１アドレス機構に
おいて、レジスタ６０３Ａおよび比較器６０８Ａ
を除去したものとすることができる。なお、その
際、レジスタ６０１の内容apは原稿上の左上の
隅の点Ｐ（第２図）をあらわすことになる。

明らかなように、メモリ２０３およびメモリ２
１１の同一アドレスのデータを、それぞれ、シフ
トレジスタ２１４，２１５に読出し、オア回路２
１７によつてこれらを重畳すれば、とじ代幅１１
８が確保され、かつとじ孔パンチマークを有する
データが得られる。

そしてさらに、これを、シフトレジスタ２１６
を介してメモリ２１２に記憶し、記録紙上に再生
すれば、所要のとじ代幅が確保され、かつとじ孔
位置にパンチマークを有する再生画像が得られ
る。

また、以上においては、主走査線ｈ本ごとに副
走査方向に１ドツト分スキツプし、データを単純
に間引く装置について説明したが、これでは、間
引いた主走査線のデータが完全に失なわれてしま
うという問題がある。

これを改善するためには、間引かれるべき主走
査線の各データと、その少なくとも一方の隣接主
走査線の各データとの論理和をとり、これを当該
隣接主走査線のデータとして出力・記録するよう
にすればよい。

このための具体例を第７図のブロツク図に示
す。この図は、第４図のメモリ２０１から読み出
した出力データをレジスタ２０２に入れる部分
に、変更を加えた部分図である。すなわち、レジ
スタ２０２の代りに同じ大きさのレジスタ２０２
Ａ及び２０２Ｂを用意し、それらへのゲート回路
を付加したものである。

また、第５図に示された第１アドレス機構２０
４は、比較器６０８Ａの出力をオア回路６１２Ａ
の入力に接続する接続線が省略されたものが適用
される。

次に、第７図の回路の動作説明を行なう。

まず、間引く必要のないラインを処理するとき
は、モード１が“１”となつている。そのとき
は、オア回路３０１及び３０２を通してアンド回
路３０３及び３０４のゲート信号が立ち、メモリ
２０１からの出力データが、レジスタ２０２Ａ及
び２０２Ｂに入る。

すなわち、両レジスタ２０２Ａ，２０２Ｂには
同じデータが入る。そこで、オア回路３０５を経
て、そのデータそのものがメモリ２０３に格納さ
れる。

さて、第５図のカウンタ６０６Ａが（ｈ―１）
になると比較器６０８Ａ出力パルス信号が出て、
現在のラインが間引く対象であると認識され、第
７図のモード１が“０”となる。このとき、モー
ド１は、２ライン分間“０”を保持し、その間、
モード２は最初の１ライン分の間“１”で後半の
１ライン分の間は“０”になるものとする。

その結果、（ｈ―１）ライン目のデータはレジ
スタ２０２Ａに、また、ｈライン目のデータはレ
ジスタ２０２Ｂに入り、それらがオア回路３０５
で論理和演算されて、メモリ２０３に書き込まれ
る。

なお、モード１が“０”となつている最初の１
ライン分を２０２Ａに入力している間、メモリ２
０３の書き込みクロツクはマスクされるものとす
る。

【図面の簡単な説明】

第１図は本発明に用いるのに好適なとじ代幅検
出装置のブロツク図、第２図は原稿におけるとじ
代を示す概略平面図、第３図は第１図におけるア
ドレス機構のブロツク図、第４図は本発明に用い
るのに好適な幅寄せ装置の概略ブロツク図、第５
図は第４図における第１アドレス機構のブロツク
図、第６図はとじ孔パンチマークを重畳するため
の画像合成装置の概略ブロツク図、第７図は本発
明の他の実施例の要部ブロツク図である。 １０１，２０１，２０３，２１１，２１２…メ
モリ、１０２，２０４，２０５，２１３…アドレ
ス機構、１０３，２０２，２１４〜２１６…シフ
トレジスタ、１０４，６０５，６０６…カウン
タ、１０６，６０７，６０８…比較器、１０８，
１１２…引算器、６０９…加算器、１１３…割算
器、１０５，１０７，１１０，６０１，６０２，
６０３…レジスタ。

Claims (1)

1. 【特許請求の範囲】 １ 原画像を画素毎に主走査および副走査して時
   系列の２値電気信号に変換し、前記電気信号を処
   理して記録紙上に再生画像を得る画像読取再生装
   置におけるとじ代用幅寄せ装置であつて、 全主走査線数Ｊよりなる原画像の読取情報を記
   憶する第１メモリと、 １主走査線の読取情報に含まれる画像情報量を
   予定値と比較して、その主走査線がとじ代幅内の
   ものか否かを判定する手段と、 前記第１メモリに記憶された読取情報に基づい
   て、とじ代幅内に実際に存在する主走査線数ｅを
   カウントするカウンタと、 前記の実際に存在する主走査線数ｅを、所望の
   とじ代幅に必要な設定主走査線数Ｌから減算し
   て、不足とじ代分に対応する主走査線数ΔLを演
   算する引算器と、 前記第１メモリに記憶された読取情報のうち、
   とじ代幅分を除いた画像部分に相当する主走査線
   数（Ｊ―ｅ）を、前記の不足とじ代分に対応する
   主走査線数ΔLで割算して、主走査線の間引き間
   隔ｈを演算する割算器と、 前記第１メモリに記憶された読取情報を読出
   し、前記間引き間隔ｈごとに１主走査線分の画像
   情報を捨て、（Ｊ―Ｌ）本の連続した再生画像用
   連続主走査線情報を、これに隣接するＬ本のとじ
   代領域を確保して第２メモリに記憶する手段と、 前記第２メモリの記憶内容に基づいて再生画像
   を得る手段とを具備したことを特徴とするとじ代
   用幅寄せ装置。 ２ 原画像を画素毎に主走査および副走査して時
   系列の２値電気信号に変換し、前記電気信号を処
   理して記録紙上に再生画像を得る画像読取再生装
   置におけるとじ代用幅寄せ装置であつて、 全主走査線数Ｊよりなる原画像の読取情報を記
   憶する第１メモリと、 １主走査線の読取情報に含まれる画像情報量を
   予定値と比較して、その主走査線がとじ代幅内の
   ものか否かを判定する手段と、 前記第１メモリに記憶された読取情報に基づい
   て、とじ代幅内に実際に存在する主走査線数ｅを
   カウントするカウンタと、 前記の実際に存在する主走査線数ｅを、所望の
   とじ代幅に必要な設定主走査線数Ｌから減算し
   て、不足とじ代分に対応する主走査線数ΔLを演
   算する引算器と、 前記第１メモリに記憶された読取情報のうち、
   とじ代幅分を除いた画像部分に相当する主走査線
   数（Ｊ―ｅ）を、前記の不足とじ代分に対応する
   主走査線数ΔLで割算して、主走査線の間引き間
   隔ｈを演算する割算器と、 前記第１メモリに記憶された読取情報を読出し
   て第２メモリに記憶する際、前記間引き間隔ｈご
   との主走査線分の各画像情報については、これと
   隣接する少なくとも、一方の主走査線分の対応す
   る各画像情報との論理和を演算し、前記論理和を
   もつて当該隣接主走査線の画像情報とすると共
   に、前記間引かれるべき、１主走査線分の画像情
   報を捨て、（Ｊ―Ｌ）本の連続した再生画像用連
   続主走査線情報を、これに隣接するＬ本のとじ代
   領域を確保して第２メモリに記憶する手段と、 前記第２メモリの記憶内容に基づいて再生画像
   を得る手段とを具備したことを特徴とするとじ代
   用幅寄せ装置。