JPS5879368A

JPS5879368A - とじ代用幅寄せ装置

Info

Publication number: JPS5879368A
Application number: JP17644881A
Authority: JP
Inventors: Hiroshi Kato; 洋加藤
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1981-11-05
Filing date: 1981-11-05
Publication date: 1983-05-13
Also published as: JPH0123031B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発９１ＩＦｉ、Ｊ［画像を画素ごとに読取って時系列
の２値電気信号に変換し、これを電気的に処理して１画
像を再生する画儂読堆再生装置において、再生画像上で
、とじ代用の余白を確保するためのとじ代用幅寄せ装置
に関する。

特に、零発＠は、とじ代用の余白を確保するために画像
の再生位置をずらすと、画像が反対側へはみ出してし重
うような場合ドおける。とじ代用幅寄せ装置に関する。

原画像を、ｌｉ素ごとの２値電気信号として読取って再
生する場合、原稿全体における画像部分の位置が適切で
ないと、再生された画像上で、とじ代が無くなるという
問題がある。

このような場合、再生画官の位置をずらすことで、問題
を解決で龜ることも多い。しかし、　ｉｉ侭部分が大き
い場合Ｆｉ、単に再生画像の位置をずらし九のでは、再
生画像の反対端が用紙外へはみ出してしまい、再生画像
の欠１Ｉｔ−生ずゐ欠点がある。

本発明は、前述の欠点を改養するものてあり、その目的
とするところは、再生画像上でとじ代用の余白を確保し
、しかも再生画像の欠落を防止することができるように
した、とじ代用幅寄せ装置を提供するととにあゐ。

前記の目的を達成するために、本発明においては、画像
情報を画素ごとに２値電気信号として読取り、これを電
気的に処理することができるという技術的背景に基づき
、現時点で一般に広く行き痕っている複写装置と同程度
の操作性で、光学式＠ｇ／ＩＷ！Ｌみ取り装置から入力
した画像情報を処理し、まず、画像部分の原稿全体にお
ける位置を認識してとじ代部を検出する。

そして、検出されえとじ代部が予定値よシ狭い場合には
、画ｇ１部分Ｋｍ通を施し、幅寄せｖｔ６なってとじ代
部を広げる。

その際、同時に１画像部分の反対端が記録（再生）用紙
からはみ出さないかどうかを検知し、はみ出す場合は、
画像を構成する画素の一部を切捨てて再生画像の幅を短
縮し、これによって再生−像のはみ出しによる欠ＩＩｔ
防止するようにしているＯさらに１本発明では、ｉｉｉ素の切捨てによる画像情報
の消失を防止するために、切捨てる画素とその隣１１画
素との論理和演算を行ない、その結果を用いて＠接画素
を再生するようにしている。

また、必ｌ！に応じて、本発明では１以上のようにして
確保したとじ代部分にとじ込み用のパンチ孔、もしくは
、その位置決め用のセンターマークをつけて出力し、記
録用紙が容易にとじられるようにしている。

以下に１図面を参照して本発明を評１１Ｋａ明する。

第１図は１本発明の一実施例におけるとじ代部検出装置
の概！’を示すブロック図である。

図において、１０１ｔｌｉｉｆｉ取手段（図示せず）を
介して入力される１ペ一ジ分の画像読取信号を記憶する
メモリ、１０３ｔｌｊｌ主走査ライン分の読取信号を記
憶するシフトレジスタ、１Ｇ４はシフトレジスタ１０３
に記憶されたデータの中の＠ｌｌｌの数を針数するカウ
ンタである０１０！ｉＦｉとじ代判定用１１１１にの定数レジスタ。

１０６は前記ｌｉｔ直にとカウンタ１０４のカウント値
を比較し、カウント値が闇値Ｋを起えたときに出力Ｃを
生ずる比較１＋、１０７Ｆｉとじ伏設定値りの定数レジ
スタである。

また、１０８は、アドレス機構１０２内で、後述するよ
うにして演算され九実際のとじ代用主走査ライン信号ｅ
を、前記とじ伏設定値りから減算＼　　して差ΔＬを出
力する第１引算器、１０９は帥紀引算器１０８の出力−
すなわち、差ΔＬを記憶するレジスタである。１１０は
金主走査ライン数Ｊを記憶する定数レジスタである。

１１２Ｆｉ、金主走査ライン数Ｊから、実際のとじ代用
主走査ライン数信号・を減算する第２引算器、１１３は
、第２引算器の出力（Ｊ−・）ｔ−、レジスタ１０９に
記憶されている第１引算１！ｔｏａの出力ΔＬで割算す
るための割算器、１１４ｔｌ比較器１０６の出力Ｃおよ
び〒ビレ１機構１０２の出力ｆ（幅寄せ不要信号または
ＥＮＤ信号）を入力されるオア回路である。

第１８に＆いて、７１４す１０１Ｋｔ！、−ｇＩＩａＩ
ＩＩＬす＊−＊（図示せず）から、適宜の手段（図示せ
ず）を介して入力され九２ｍ電気信号の一像情報が、１
ペ一ジ分ずつ格納される。

したがって、メ４１７１０１の先１１には、第２図に概
念的に示すように、とじ代１１５のあるべき辺に平行な
蝋初の主走査ラインの、蛾初の画素（ドツト）情報が格
納されている。

第２図において、１００はメモリＩＯＩＫＭ堆り情報が
記憶される原稿、ｘＦｉ主走査方向、ｙは脳走査方向、
１１５はとじ代（読堆原稿の余白部分）を示している。

また、ＰＦｉ原稿１００上の読始めの点（通常は左上隅
の点）を示している。

前述のように、メモＩＪ　１０１内に記憶された画像情
報を、アドレス機構１０２から、後述するようにして躯
次匹出力されるアドレス信号ｇＫより、１主走査ライン
分ずつＪＩｉｉＫシフトレジスタ１０３に読み出す。

そして、カウンタ１０４によって、それらの中に含まれ
ている＠１”の数をカウントする。得られ九カクンタ値
を、比軟＠１０６において、とじ代判定用閾値にと比較
することによって、現在、テストしているビットを含む
主走査ラインがとじ代なのかどうかを判定する。

すなわち、′ｌ′のビット数が繭記闇値により小さけれ
瞭その主走査ラインはとじ代であると判定する。反対；
乙　もし、＠１２のビット数が闇値Ｋｔ−超えると、も
はやとじ代ではないと判定し、比較！８１０６の出力信
号ＣがＯＮとなる。この信号はアドレス機構１Ｇ２４ζ
取り込まれる。

また、前記信号Ｃはオア回路１１４に供給され、その出
力Ｓ１が１１″となＩ）、Ｎ積上のとじ代（余白）幅検
出テストが終わったことを示す。

謔３図は、第１図のアドレス機構１０２の峰細ブロック
図である。図において６０１，６０２゜６０３．６０ｉ
Ｆｉ定数レジスタ、６０５，６０６はカワフタ。６０７
，６０１１比ＩＩＲ器、６０９は加算器、６１０は掛算
器、６１１，６１２はオア（ロ）路、６１３はアンドゲ
ートである。そしてレジスタ６０１．６０２，６０３，
６０４の記憶内容はそれぞれａＰ１１ｎ＃Ｌ、Ｍである
。

１ｐは、第２ＷＡＫ示す原稿１００の続始め点−この例
で杖、原稿１００のもつとも左上に位置する画素ＰＫ係
る情報（ビット）が記憶されているアドレスである。ｍ
μ主走査線１本ごとに食壕れる情報（ビット）数をあら
れす。ｔた、Ｍはメモリ１０１上での％１主走査線ごと
のアドレス変化ｌをあられす０従って、轟該アドレス機構１０２は、以下に述べるよう
な動作を行ない、また、そのような動作が行なわれるよ
うに、外部から各樵クロックや制御信号が供給される。

第２図において、スタートノ（〃ス信号１が供給される
と、カウンタ６０５および６０６は、Ｏを表示するよう
に初期設定される。し九がって、掛算器６１０の演算結
果も０とな９、加算６６０９の出力−すなわち、アドレ
ス信号ｇＦｉ、レジスタ６Ｌ１のそれに等しく、ａｐと
なる。

このようにして、まず敞観に、原稿１０．０の左上隅の
画＊ｐの情報を記憶している。メモリ１０１上のアドレ
スが指定される。それ以後は、クロツクパルスｂが供給
されることＫより、カウンタ６０５が入力されたパルス
数を計数して出方する。

その結果、加算器６０９の出力により指定されるアドレ
スは、順Ｋ　（ａ　ｐ　＋　１）　ｐ　（ａ　ｐ　＋　
２　）　ｒ・・・・・・、２１ずり増加して行く。ｍｌ
Ｉ目のクロックパルスが入力したとき−すなわち、主走
査ｍ１本分のアドレス指定（読出し）が終ったとき、カ
ウンタ６０５の計数値は、レジスタ６０２のそれと一致
する。

このとき、比較器６０７がパルス信号ｔ＠生ずる。ｉＩ
＊ハルス信号を、以下においてｔｌＥＯＬ信号（エンド
オブライン）と呼ぶ。ＫｊＯＬ信号の発生は、原稿１０
０上において、主走査方向（＃１２図の矢印Ｘで示す方
向）Ｋ並ぶｍ個の画素　−すなわち、主走査線１本分の
ｉｉｌ＄についての情′＠を、メモリ１０１より読み出
すのに必要な、アドレス指定が終了したことを意味する
。

このＥＯＬ信号は出力信号にとして外部へとり出され、
カウンタ１０４をリセットする。また、仁れと同時に、
前記１０Ｌ信号が、オア回路釘１の１人力に供給される
ことによって、カウンタ５０５Ｆｉ再びＯＫリセットさ
れる。

また、前記ＥＯＬ信号は、同時に、カウンタ６Ｇ６に供
給される。その結果、カウンタ６０６Ｆｉ表示値を！増
加させる。これによって、！Ｉ算４６１０ｔｊ、その表
示自答を０がらＭへと変化させる。

すなわち、掛算器６１０は、カウンタ６０６の計数値が
１増加するごとに、表示値をＭずつ増加させる。従って
、このとき出方信号ｊＫよって指定されるアドレスは（
ａｐ十Ｍ）である。

このことは、第２図を参照すれば明らかなように、画素
Ｐの直下に位置する１ＩｉＩＡの情報を記憶しているア
ドレスが指定され、メモリｌｏｔがらシフトレジスタ１
０３へ読出されていることを意味する。

以後は、りｐツクパルスｂがカウンタ６０１ＳＫ供給さ
れることにより、指定アドレスは（ａｐ＋Ｍ＋１　）、
（ａｐ＋Ｍ＋２）、・・・・・・と変化する。

すなわち、先に貌み出されたｍ個の画素よりなる簀１主
走査ラインと、則走査方向において隣り合う第２主走査
ラインについての情報が絖み出されるように、アドレス
の指定が行なわれることになる。

さて、カウンタ６０６ＫＬ香目のパルス信号が供給され
ると、カウンタ６０６の計数値はレジスタ６０３の設定
値と一致する。これにより、比較器６０８はパルス信号
ｆ會発生する。咳パルス信号ｆｔ１．以下？ζおいてＦ
ｉＥＮＤ信号と呼にれる。

明らかなように１前記ＥＮＤ信号の発生は、原稿上の余
日部−すなわち、とじ代の寸法が十分であって、それ以
後の幅寄せ操作を必要としないことをあられしている。

前記ＥＮＤ信号ｆは、オア回路６１２を介してカウンタ
６０６に供給され、これをリセットする。

同時に、前記ＥＮＤ信号ｆは、ＩＩ＆１図のオア回路１
１１」供給され、とじ代帳榊出テスト終了信号Ｓ１を発
生させる。

また、第１図に関して前述し九ように、比ＩＩＲ器１０
６によって発生され、アドレス砿＃１０２に転送された
とじ代部検出テスト終了信号ｅＦｉ、第３図から明らか
なように実際のとじ代用主走査ライン数信号・に対する
ゲート信号となっている。

すなわち、レジスタ６０６Ｋｔｊ、その時点でとじ代部
検出テスト中の主走査ライン番号が記憶されているので
、前記とじ幅検出テスＦ終了信号Ｃが、アントゲ−）６
１３に供給されたとき、前記主走査ライン番号が、とじ
代用主走査ライン数信号・として出力される。

前記ｅｔｊ、実１１ＫＪｉｔｉｌｌ１００上ｐｃ存在し
テイルとじ代部に和尚するビット数である。それ故に、
この値をとじ伏設定値りから引い友値（Ｌ−・）が、必
要な幅寄せ量ΔＬである。

前述の演算は、第１図の第１引Ｘ器１０８において実行
され、レジスタ１０９に記憶される。一方、前記とじ代
用主走査ライン故信号ｅは、第２引算１８１１２に％転
送され、そこで、全主走査ライン数Ｊからの引算が行な
われる。

第２引算１６１１２の出力−すなわち、差（Ｊ−・）ｔ
−前記Δして割って得られる商りが、間引き間隔値信号
となる。それ故に、Ｉｍ走査方向に。

ｈビットごとＫ１本の走査ＩＩを間引いてやれは、Ｌビ
ットのとじ代を確保し、しかも画像の反対端へのはみ出
しを防止することができる。

なお、以上の説明から分るように、前記割巽の結果が整
数にならず、端数が出たとＩ！は、その端数は切捨てれ
ばよい。

前記間引き間隔値信号ｈｔｉ、次段の幅寄せ装置のＭｌ
アドレス機構に入力される。

第４図に、本発明に好適な暢寄せ装置のブロック図を示
す。図において、２０１Ｆｉ少なくと４１ペ一ジ分の容
量をもつ読込みメモリであり、実際上は、第１図のメモ
リ１０１と同じものであることができる。

２０２Ｆｉ１主走査ライン分の読取信号を記憶するシフ
トレジスタ、２０３Ｆｉ少なくとも１ペ一ジ分の容量を
もつ出力メモリである。２０４Ｆｉ耽込みメ毫り２０１
のアドレス信号を発生するための第１アドレス機構、ま
た２０５ｒｉ、出力メモリ２０３のアドレス信号を発生
する′＃１４２アドレス嶺構である。

また、第５図に、第１アドレス機構２Ｇ４のブロック図
を示す。図において、第３図と同一の符号は同等の機能
を果す部分であることを示している。６０３Ａは、第１
ＦｊＡおよび第３図のとじ代暢檜出装置において、前述
のようにして発生された関引龜間隔値信号りから１を減
じた値（ｈ−ｘ）を記憶すゐレジスタである。

第４図および第５図において、スタートパルス信号１が
供給されると、カウンタ６０５，６０６および６０６人
は、ｏｔ表示するように初期設定される。従って、ＩＩ
算６６１０の演算結果も０となり、加算１１１６０Ｇの
出力−すなわち、アドレス信号ｇＦｉ、レジスタ６０１
のそれに等しくａｐとなる。

このようにして、まず最初に、原稿１００の左上隅の一
素Ｐの情報ｔ−記憶している、メ、モ１７２０１上のア
ドレスが指定される。それ以後は、り四ツクパルスｂが
供給されることにより、カウンタ６０５が、入力された
パルスａｔｔｔ赦して出力する。

その結果、加算器６０９の出力により指定されるアドレ
スは、職Ｋ（ａｐ＋１）ｅ　（ａｐ＋２）＃・・・・・
・、と１ずつ増加して行く。ｍ　ＩＦ＠のクロックパル
スが入力したとき−　すなわち、主走査ｉ１１本分のア
ドレス指定（Ｍ出し）が終了したとき、カウンタ６０５
の計数値は、レジスタ６０２のそれと一致する。

このとき、比較ｌ６６０７がパルス信号を発生する。当
該パルス信号を、以下においてＦｉＥＯＬ信号（エンド
オブライン）と呼ぶ。ＥＯＬ信号の発生は、原稿１００
上において、主走査方向（ｌｓＺ図の矢印Ｘで示す方向
）Ｋ並ぶｍ個の画素についての情報を、メモリ２０１よ
り暁み出すのに必責な、アドレス指定が終了したことを
意味する。

このＥＯＬ信号Ｆｉ、出力信号として外部へとり出され
る。一方、これと同時に、オア回路６１１の１人力ＫＥ
ＯＬ信号を供給することによって、カウンタ６０５は再
びＯＫリセットされる。

また、前記１０Ｌ信号は、同時に、オアＩｇ１ｗ＆６１
２を介してカウンタ６０８に供給される。その結果、カ
ウンタ６０６Ｆｉ表示ＯＩＬを１増加させるＯこれＫよ
って、掛算−６１０は、その表示内容上〇からＭへと変
化させる。

すなわち、掛算＠６１０Ｈ、カウンタ６０６の計数値が
１増加するととに％表示値をＭずつ増加させる。従って
、このと無出力信号ｇＫよって指定されるアドレスＦ！
（ａｐ＋Ｍ）である。

このことは、第２＠を参照すれば明らかなように、Ｔｈ
＊Ｐの直下に位置するｌｋｌ累の情＠を記憶しているア
ドレスが指定され、メモリ２０１からシフトレジスタ２
０２へ続出されていることを意味する０それ以後は、り四ツクノ（ルスｂがカウンタ６０ＢＫ供
給されることＫより、指定アドレスは（ａｐ＋Ｍ　＋　
１　）　ｅ　（＆　ｐ　＋　Ｍ　＋　２　）　ｅ　””
”と変化する０すなわち、先ＫＷＩみ出されたｍ個のｉ
ｂ素よ妙なる第１７！査ラインと、剛走査方向において
隣り合う第２走量ラインについての情報が読み出される
ように１アドレスの指定が行なわれることになる。

さて、以上のようにして、（ｈ−ｔ　）本の主走査ライ
ンの読出しが完了し、カワンタ６０６Ａに（ｈ−ｘ）ｉ
目のパルス信号が供給されると、カワフタ６０６人の計
数値はレジスタ８０３Ａの設定値と一致する。これによ
り、比較器６０８ＡＵパルス信号を発生する。

前記パルス信号は、オア回路６１２Ａを介してカワンタ
６０６に入力される。それ故に、カワンタ６０６の計数
値に、（ｈ−１）に到達するのと同時に、ｌ加算されて
ｈにジャンプする。

その結乗、アドレス信号ｓ１Ｍｆｅけジャンプする。す
なわち、ｈ＃ｒ目の主走豪線１本分の記憶データが捨て
られることになる。その後は、再び。

り目ツクパルスｂによって１ずつ増加するアドレス信号
によって読込みメモリ２０１からのデータ読出しが行わ
れる。

以上の動作のくり返しにより、続込みメモリ２０１の記
憶内容−すな゛わち、原稿１００の脱取データは、主走
査ラインｈ本ごとに間引かれることになる＠つぎに、第２アドレス機構２０５について説明する。第
２アドレス機＄２０５ｔｌ、シフトレジスタ２０２から
出力されるｇｋＩ像データを、出力メモリ２０３のどの
番地に記憶するかの指定を行なうものである。

その具体的構成の一例は、第５図に示した第１アドレス
機１１１１２０４から、比１１１１！６０８および間引
龜関隔値信号レジスタ６０３人を除去したものでよい。

ただし、この場合、出カメ毫り２０３の先頭アドレスを
指定するレジスタ６０１の内容＆ｐは、第４ＩＩｌ中に
概念的に示すよう１ζ、上部に所望のとじ代領域１１８
を確保した後の、最初のアドレス（点Ｑ）とすることが
会費である。

このような構成の第２アドレス機構によや、第６図に関
する前述の説明から明らかなよう番ζ、シフトレジスタ
２０２から出力される画像ず一タＦｉ、順次−ζ出力メ
モリ２０３に記憶される。また、明らかなように、その
際、−像データの末尾が再生−面または記録用紙から、
はみ出すようなことはなくなる。

さらに、本発明によれば、以上のようにして確保された
とじ代部の部分に、とじ孔ノくンチマークを記録するよ
うにすることもできる。

第６ｗＡは、とじ孔ノ（ンチマークを記録するようにし
た本発明の他の実施例の概略ブロック図である。

図において、２０３は、第４図におけると同様に、とじ
代部１１８　ｔ＊、＊に確保して、画像データを記憶す
るメモリ、２１１はとじ代暢１１８内に予定のとじ孔）
くンチｉ−り２１０を記憶しているパンチ１−クメモリ
である。

２１２はとじ孔パンチマーク２１０および１儂データの
両者を、重畳して記憶する出力用メモ１ノ、２１３１１
前記メモリ２０３，２１１，２１２のアドレスを指定す
るための、これらに共通の第３アドレス機構、２１４〜
２１６ｔｌ！シフトレジスタ、２１７Ｆｉオア回路であ
る。

なお、この図では、説明ｔｍ単にし、ｍ％ｔ−Ｓ易にす
ゐために、各メモリ２０３および２１１の配憶領域を原
稿の形に対応させ、ｔたメモ＋７２１！の記憶―城を再
生画面またｒｉ紀碌紙の形暑と対応させて描いている。

すなわち、各メモリの上部−符号１１８で示された部分
−がとじ代部尋ζ対応し、その下側に画像情報が記憶さ
れるものとしている。

このような前提条件の下では、第３アドレス機構の構成
は、第５ａｌｌに示した第１アドレス機構において、レ
ジスタ６０３Ａおよび比収器６０８を除去し九本のとす
ることができる。なお、その際、Ｖジスタロ０１の内容
ａｐＦｉ原稿上の積上の隅の点Ｐ（第！ｌ１ｉ）をあら
れすことになる。

明らかなように、メモリ２０３およびメモり２１１の同
一アドレスのデータを、それぞれ、シフトレジスタ２１
４，２１５に読出し、オア回路２１７によってこれらを
重畳すれば、とじ代部１１８が確保され、かつとじ孔パ
ンチマークを有するデータが得られる。

そしてさらに１これ金、シフトレジスタ２１６を介して
メモリ２１２に記憶し、記録紙上に再生すれば、重畳の
とじ代部が確保され、かつとじ孔位置にパンチマークを
有する再生画像が得られゐ。

また、以上においＣＦｉ、主走査ｌＩｈ本ごとに副走査
方向に１ドツト分スキップし、データを単純に間引く装
置について説明したが、これでＦｉ、間引い喪主走査線
のデータが完全に失なわれてしまうという問題がある。

これを改善するためには、間引かれるべき主走査線の各
データと、その少なくとも一方の一筆主走査線の各デー
タとの論理和をとり、これ七当誼隣接主走査線のデータ
として出力・記憶するようにすればよい。

このための具体例を１１ｍ７図のブロック図に示す。

この図は、第４図のメモリ２０１から貌み出した出力デ
ータをレジスタ２０２に入れる部分に、変更を加えた部
分図である。すなわち、レジスタ２０２の代りに同じ大
きさのレジスタ２０２Ａ及び２０２Ｂを用意し、それら
へのゲート回路を付加したものである。

次＃Ｃ，第７図の回路の動作説明を行なう。

まず、間引く会費のないラインを処理すると龜は、−モ
ード１が＠１”となっている。そのときは、オア回路３
’０１及び３０２を通してアンド回路３０３及び３０４
のゲート信号が立ち、第４図の／４１２０１からの出力
データが、レジスｌ　２０２Ａ及び２０２ｑに入る。

すナワチ、両しジＸタ２０２Ａ、２０２ＢＩＣＦｉ同じ
データが入る。そこで、オア回路３０５を経て、そのデ
ータそのものが第４図のメモリ２０３に格納される。

さて、第５図のカウンタ６０６ムが（ｈ−１）になると
比較器６０８Ａの出力パルス信号が出て、現在のライン
が間引く対象であると認識され、菖７図のモード１が＠
Ｏ”となる。このとき、モードＩＦ１．２ライン分の関
＠Ｏ”を保持し、その間、モード２Ｆｉ敵初の１ライン
分の間＠１′で後半の１ライン分の間は＠０′になるも
のとする。

その結果、（ｈ−１）ライン目のデータはレジスタ２０
２　ＡＩｃ、また、ｈライン目のデータはレジスタ２０
２Ｂに入り、それらがオア回路３ｏ！１で論理和演算さ
れて、８４図のメモリ２０３に書き込まれる。

なお、モード１がｌＩＯ＃となっている鍛初の１ライン
分ｔ２０２ＡＩζ入カしている間、メモリ２０３の書き
込みクロックは！スフされるものとする。

【図面の簡単な説明】

第１ｖＡｔｓｔ本発明に用いるのに好適なとじ桟幅検出
装置のブロック図、第２図は原稿１とおけるとじ代を示
す概略平面図、＃１３図ｔｉ籐１図におけるアドレス機
構のブーツク図、第４図ね本発明に用いるのに好適な幅
寄せ装置の概略ブロック図、第５１１Ｉは１ｌＩｊ４Ｈ
における第１アドレス機構のブロック図、第６図はとじ
孔パンチマークを重畳するための両像合成装置の概略ブ
ロック図、票７図は本発明の他の実施例の要部ブロック
図である。１０１．２０１，２０３，２１１，２１２・・・メモリ
、　１０２，２０４，２０５，２１３・・・アドレス機
構、　　１０３　、２０２　、２１４−２１８シフトレ
ジスタ％　　１０４，６０５，６０６・・・カｍン夕、
　　　１０６，６０７，６０８・・・比較器、１０８　
、１１２　・・・引算器、　　６０９　・・・加算器、
１１Ｂ−・・割算器、　　１０５，１０７，１１０゜６
０１．６０！、６０Ｂ−ｙジスｐ。代珈人弁珈士　平　木　道　人外！名

Claims

【特許請求の範囲】

（１）原画像を画素毎に主走査およびｗＪ＊ｆして時系
列の２値電気信号に変換し、前記電気信号を処理して記
録紙上に再生画像を得る画偉絖堆杏生装置におけるとじ
代用幅寄せ装置であって、全主走査線数Ｊよりなる原画
像の読取情報を記憶する第１メモリと、１主走査線のｌ
Ｉ！取情＠に含まれる一像情＠量を予定値と比軟して、
その主走査−がとじ代幅内のものか否かを判定する手段
と、帥紀第１メモリに記憶された読取情報に基づいて、
とじ代幅内に！Ｊ吟に存在する主走査縁数ｅ會カウント
するカウンタとＬＭ記の実際に存在する主走査劇数６を
、所望のとじ代４１！ｒ必喪な設定主走査−数りから減
算して、不足とじ代分に対応する主走査線数ΔＬを演算
する引算器と、前ｉＫ！第１メモリに記憶され九貌取情
報のうち、とじ代幅分を除いた画像部分に相当する主走
査線ａ（Ｊ−・）ｔ１前記の不足とじ代分に対応する主
走査線数Δして割算して、主走査線の間引き間隔りを演
算する割算赫と、前記第１メモリに記憶された読取情＠
ｔ−続出して、第２メ篭りに記憶する際、前記間引き間
隔りごとＫｌ主走査線分の１１ｉ１ｉ＊情報を捨てる手
段と、前記第２メモリの１憶内容に基づいて再生画像を
得る手段とを具備したことを特徴とするとじ代用幅寄せ
装置。
（２）　　原画像を１ｉｉｉｉｌＡ毎に主走査および副
走査して時系列の２値電気信号に変換し、ｆＩｉ記電気
信号を処理して記録紙上に再生ｌｌ１ｉＩａを得る１！
ｉｉｇＩ読取再生装置におけるとじ代用幅寄せ装置であ
って、全主走査線数Ｊよになる原１ｉｉｌ像の絖取情＠
を記憶する第１メモリと、１主走査線の読取情報匹含ま
れる画儂情報量を予定値と比較して、その主走査線がと
じ代暢内のものか否か會判定する手段と、前記第１メモ
リに記憶された読取情報に基づいて、とじ代機内に実際
に存在する主走査ｌ１ｉｉｌ＃Ｘｅｆｃ−カウントする
カウンタと、前記の実際に存在する主走査一致ｅを、所
望のとじ代部に必要な設定主走査線数りから減算して、
不足とじ代分に対応する主走査線数ΔＬｔ演算する引算
器と、前記ＷＪ１メモリに記憶された読取情報のうち、
とじ代部分を除いたｔｈＩｆＩＡ部分に相当する主走査
線数（Ｊ−・）を、陶記の不足とじ代分に対応する主走
査線数Δして割算して、主走査線の間引き間隔りを演算
する割算器と、前記第１メモリに記憶された読取情報を
続出して、第２メモリに記憶する際、前記間引き間隔り
ごとの主走査線分の各画像情報については。これと隣接する少なくとも、一方の主走査−分の対応す
る各画像情報との論理和を演算し、前記論理和ｔもって
当該瞬接主走査線の１ｉｔｒ＊情報とすると共に、前記
間引かれるべき、ｌ主走査線分の画像情報を捨てる手段
と、前記第２メモリの記憶内容に基づいて再生−像を得
る手段とを具備したことを％鎗とするとじ代用幅寄せ装
置。