JPH01230183A - 画像データ圧縮方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は２値画像信号のデータ圧縮に係り、特に、画像
パターンの図形的位相（トポロジー）および面積を保存
しつつ画像寸法を縮小するに好適な。画像処理方法及び
装置に関する。

〔従来の技術〕

従来、ファクシミリの画像寸法の変換を目的として、図
形のトポロジーを可能な限り保存した画像処理法が開発
されている。

例えば、電子情報通信学会論文誌１）、　Ｖｏｌ　、　
Ｊ　７０−　Ｄ、　Ｎα４．第７４２頁から第７４９頁
、若林他、「細線消失を防止した縮小変換法」に、この
種の方式が論じられている。しかし、同論文に述べられ
ているように、処理の目的は、縮小変換によって、いか
に文字の品質を損わないようにするかであって、パター
ン、あるいは線の接続関係を完全に保存しようとするも
のではない。すなわち、文字の見栄えが良ければ、線の
切断、あるいは連結を許している。

〔発明が解決しようとする問題点〕

電子回路の印刷配線パターンの検査を目的として、パタ
ーンの接続関係によって、自動外観検査する方式が、特
願昭５８−６５６５９．特開昭６１−１５３４３に開示
されている。これらの方式では、パターンの接続関係に
のみ着目しているため、検出された２値画像をパターン
の接続関係を保ったまま縮小できれば、画像のデータ量
を低減でき、欠陥認識処理装置の規模あるいは処理速度
を小さ（することができる。これによって、検査の高速
性と装置のコンパクトさを兼ね備えた自動外観検査シス
テムを容易に構成できるようになる。

上記した画像寸法の変換法の従来技術は、検出されたパ
ターンの接続関係を完全には保存しないため、上記した
外観検査に適用すると、欠陥の見逃しや良品の欠陥との
誤認を発生し、外観検査の信頼性を著しく損うことにな
る。

また、パターンの面積を評価することによりて、パター
ン全体が太っている場合や、細くなっている場合を欠陥
として検出できるが、上記した従来技術では、面積の保
存について考慮していない。

本発明の目的は、接続関係に着目した印刷配線パターン
の欠陥判定方式の画像前処理として、配線パターンの接
続関係を変化させることなく、また、パターンの面積情
報を損うことなく、画像の寸法を縮小する画像処理装置
を提供することである。

〔問題点を解決するための手段〕

上記目的は、接続関係を保存すべきパターンの背景（以
降、垣に背景）を連結関係を保ったまま細め、次に、接
続関係を保存すべきパターン（以降、単にパターン）を
連結関係を保りた壕ま細め、最後にル×ｎ画素の傾城に
おいて、１画素でもパターンに属する場合、パターン、
そうでない場合背景として、１画素に変換する処理を実
行することによって達成される。

〔作用〕

まず１本発明の原理について説明する。

以降、パターンに属する画素の値を１．背景に属する画
素の値を０として、上記手段の作用について論じる。も
ちろん、パターンを０．背景を１としても、作用を論理
的に等価な形で説明できる。

また、パターンの連結性を４連結、背景の連結性を８連
結で定義する。ここで、４連結、８連結とは、第２図（
α）に示すように、上下左右の画素のみを考慮し、それ
らに中心画素と同じ値を持つ画素がある場合、その画素
と中心画素が連結していると見なすことを４連結、第２
図（８）に示すように、周囲８画素すべてを考慮し、そ
れらに中心画素とと同じ値を持つ画素がある場合、その
画素と中心画素が連結していると見なすことを８連結と
℃・う。

なお、パターンを８連結、背景を４連結で定義する場合
については、ノ＜ターンと背景を入れ換えて考えれば、
全（等価な形で以下り議論が適用できる。

さて、本発明による２値画像の寸法の縮小方式としては
、ｎ×ｎ画素の値の論理和をとり、その値を画素の値と
して１画素に変換することを基本とする（第５図にル＝
２の場合を例示）。以下、この処理を縮小率ルの画像寸
法縮小処理と呼ぶ。

この処理によって、寸法で一２面積で一画作寸法７′Ｌ
ｒＬ？ の縮小ができる。

このような方法を単独に用いて、画像寸法の縮小を行っ
た場合、次に示すような場合パターンの連結関連に変化
を生じさせると（・う問題点７５；あるが、本発明にお
いては、上記の画像寸法縮小処理を行う前に、パターン
形状の変形処理を行うことによって、これを防ぐ。

〔縮小率ルの画像寸法縮小処理によって連結関係が変化する埋合〕

２つの独立したパターンの距離ｄが（２ｒＬ−１）画素
以下に近接した場合、２パターンがその部分で連結する
可能性がある。

ここで、パターンの距離ｄとは、独立した２つのパター
ンをＰｌ・Ｐ２とし、それらに属する画素をｇ−θＰ、
、　　ｒ６Ｐ、とし、ｙ、ｒｏｘ座標を２夛。

χｒ、　ｙ座標を）ｆｔ、　ｙｒとしたとき、次式を満
足するｄＣある。

史・ｒ 上記の連結関係の変化を発生させないためには、ｄ≦２
７Ｌ−１の条件を満たす画素を、満たさな（なるまで、
パターンの大局的な連結関係を保ったまま、移動又は削
除すれば良い。

一般に、このようなパターン形状の変形処理は式（１）
の定義そのものが、ＰｌとＰ２が独立したパターンであ
ることを前提としているｔめ、−旦画像全体をラベル付
は処理し、パターンの連結関係を認識した後でなければ
難しい。

本発明では、ｍＸｒｎ画素の近傍演算に処理を限定し、
この範囲で可能なパターン形状の変形処理を行う。これ
によって、厳密には分離したパターンが連結する場合が
発生するが、画像寸法の縮小率を制限することによって
前述した印刷配線パターンの検査方式の欠陥判定結果に
は影響を及ぼさないことが多い。逆に、ｍｘｍ画素の処
理に限定することによりて、実用的な規模で本発明方法
が装置化できるという効果をもたらす。

以下、ｄ〉２ｎ−１の条件を満たすようにするため行う
、パターン形状の変形処理について述べる。

第４図（α）に示すよう（ｄ＝２の場合）に、半無限に
広い２つのパターンの距離ｄが（２７Ｌ−１）以下、２
以上である場合、相方のパターンから（ｒＬ−１）画素
の幅だけ画素を削除すれば、ｄ’＞２ｒＬ−１の条件が
常に満足し、縮小率ｎの画像寸法縮小処理によりでパタ
ーンの接続関係は変化しない（第４図（４）ｎ　＝　２
の場合）。

一方、第５図（α）に示すように、幅１の２つのパター
ンが、距Ｍ　’　＝　２で平行して存在している場合、
上記の処理では、パターンが消失し、接続関係を保存で
きない。この場合、以下の処理によって、ｉ＞’２ｎ−
１となるようパターンを移動させる。

（段階１）背景を、その連結性を保ったまま、少な（と
も（２７Ｌ−２）画素細める。（第５図（Ｊ）ｎ　＝　
’ｌの場合） （段階２）パターンを、その連結性を保ったまま、少な
くとも（７Ｌ−１）画素細める。（第５図（ｃ）ｎ　＝
　２の場合） ここに、連結性を保ったまま背景又はパターンを細める
方法（以降、糸に細め処理と呼ぶ）としては、３×３画
素の局所処理を繰返す方法が、電子通信学会技術委員会
報告、ＰＲＬ　７５−６３、田村「細線化法についての
諸考察」などに示されている。本発明では、実施例にお
いて、ヒゲ状の端点の発生を抑えた細め処理の方法を示
す。

上記の（段階１）によって、第４図（α）の場合・パタ
ーンの距ｉｌ？ｌ！ｄ　＝　２となり、（段階２）によ
って、相方のパターンから（ｎ−１）画素削除されるこ
とになるので、これら（段階１）、（段階２）が第４図
のような場合にも適用できることがわかる。

以上、要約すると、本発明による縮小率ルの画像寸法縮
小処理の基本は、以下に示すものである。

（段階１）　背景を、その連結性を保ったまま少なくと
も（２ｎ−２）画素細める。

（段階２）　パターンを、その連結性を保ったまま少な
くとも（ｙｚ−１）画素細める。

（段階３）　ｒＬＸｒＬ画素ごとに、それらの値の論理
和をとり、その値を画素の値とし、て、１画素に変換す
る。

縮小率ＴＬ１×ｒＬ２・・・・・の上記処理を繰返すこ
とによつて、縮小率ｎ、　ｘ　ｎ２　ｘ・・・の画像寸
法縮小処理を実現することもできる。

また、２値画像の各画素、すなわちパターンと背景識別
するための１ビットの情報に付随してＮビットからなる
面積データを設け、以下に示す処理を行うことによって
、画像寸法縮小後も、もとの画像の画素を単位とした連
結したパターンの面積を保存することができる。この場
合ノ各画素のデータ構造を第２４図に示す。

まず、面積データの初期値として、２値画像の各画素の
値を与える。以下、次の処理を前述した方法と同様に行
う。

（段階１）　２値画像部分に対して背景を、その連結性
を保ったまま少なくとも（２ｒＬ−２）画素細める。

（段階２′）２値画像部分に対して、パターンをその連
結性を保ったまま少なくとも（ｎ−１）画素細める。そ
の際、面積デー タが０でないパターン画素については、隣接するパター
ン画素の面積データに 前記０でない面積データ値を加算し、 前記０でない面積データ値は０とする。

（段階３’）ＴＬｘｒＬ画素車位に、２値画像の画素値
の論理和をとるとともに、ｎ×ｎ画 素の面積データ値を加算し、それらの 値を画素の値として１画素に変換する。

この場合も、縮小率ｎ１×ｎ、・・・の上記処理を繰返
すことによって、連結したパターンの面積データの総和
が一定、すなわち面積の情報を保存しつつ、パターンの
連結性を保ったまま、縮小率ｎ１×ｎ２×・・・の画像
寸法縮小処理を実現することができる。

第２５図に第５図のパターンを上記（段階１）（段階２
）（段階３）をル＝２で行った場合の面積データの値を
示す。

前述したように、本発明では、ｍ　Ｘ　ｍ画素の近傍演
算に処理を限定しているので、パターンの接続関係が完
全に保存されない場合が発生し得る。

すなわち、（段階１）（段階２）を行った後も、ｄ≦２
ｒＬ−１を満たす独立の２パターンが存在スる場合があ
る。たとえば、第６図に示すように、幅１の３つのパタ
ーンがｄ＝２で平行して存在する場合などである。入力
画像の性質、連結性保存の対象となるパターンの性質（
たとえば大きさ。

幅）などに応じて、縮小率ルの決定、あるいは連結性保
存の対象外のパターンの事前除去を行うことにより、こ
のような状況に対処する必要がある。

〔実施例〕

以下、本発明の一実施例を第１図によりと分明する。本
実施例では縮小ギル＝２である。

ｎ×ｎα、６け背景をそれぞわ１画素細め処理する回路
であり、入力２値画像信号ｎ×ｎ０を全体と（２て２画
素細める。１１はパターンを１画素細め処理する回路で
ある。９は、２×２画素の９琥の論理和をとる回路であ
り、その出力ｎ×ｎ１は縮小率２の縮小画像信号となる
。

１〜８の回路は、具体的には、第７図に示すものでちゃ
、それぞれの機能に応じて図中ｎ×ｎ６９組み合せ論理
回路を選ぶ。詳しくは、後述する。

ｎ×ｎ４ａ、、　ｎ×ｎ４Ｊは、入力信号ｎ×ｎ２の主
走査方向の画素数の長さを持つＷ列入カー直列出力型の
シフトレジスタであり、１ライン分の遅延素子として働
（。汎用メモリと読み書き制御回路の組合せ１又は周知
技術である画像用ラインメモリを用いて容易に実現でき
る。一方、ｎ×ｎ５は１ビットのラッチであり、これら
を直列隣接続し、画像信号のクロックに同期させて動作
させることによって、第７図ｎ×ｎ６の端子α〜ｔには
、第８図に示すように、６×５画素の信号が与えられる
ことになる。この回路全体を画像信号のクロックに同期
させて動作きせることによりて、組み合せ論理回路ｎ×
ｎ６からは３×６画素の近傍演算処理結果ｎ×ｎ６が、
１画素ずつ出力される。

印、下、第１図の１−８に対応した組み合せ論理回路ｎ
×ｎ６の論理を示す。説明を簡単にするため、第８図の
６×６の領域α〜龜に対応させて、６×６の正方形（以
下、マスクと呼ぶ）を描き、１の画素をそのまま、Ｏの
画素を反転、Ｘの画素を無視して論理積をとり、その結
果が１でちっｔ場合、図に付記した値、結果が０であっ
ｔ場合、６の値（０又は１）をそのまま出力するものと
する。尚、マスクが複数記されている場合は、いずれか
の結果が１であった場合、図に付記した値、すべての結
果がＯであった場合、−の値がそのまま出力されるもの
とする。第ｎ×ｎ図〜第１７図に、順に第１図。

１〜８の回路に対応するマスクを示す。尚、第１図ｎ×
ｎα、　　ｎ×ｎ４．１１内において、１〜４．５〜８
のマスクの適用類は任意に定めても同一の効果が得られ
る。

また、第１図に示す２×２画素を１画素に変換する回路
は、第９図に示すように、第７図に示した類似の回路で
実現できる。すなわち、２×２画素の領域を切シ出し、
オアゲートｎ×ｎ９で論理和をとる。その出力は、１ラ
イン毎に、入力画像信号のクロックのヲの周波数で動作
するラッチｎ×ｎ５ルによってラッチされ、出力信号ｎ
×ｎＢとなる。

第２３図に第１図に示す画像処理装置によりて処理する
一例を示した。、第２３図（ａ）は入力２値画像例ｎ×
ｎ０を示す。第２６図び）は背景細め処理回路ｎ×ｎα
の論理回路（マスク）１αから出力される２＠パターン
、第２５図（Ｃｌは背景細め処理回路ｎ×ｎαの論理回
路（マスク）２αから出力される２値パターン、第２３
図（ｄ）は背景細ぬ処理回路ｎ×ｎαの論理回路（マス
ク〕６αから出力される２値パターン、第２３図（−１
は背景細め処理回路ｎ×ｎαの論理回路（マスク）４α
から出力される２値パターンを示す。第２３図σ）は背
景細め処理回路ｎ×ｎ６の論理回路（マスク）１石から
出力される２値パターン、第２３図（２）は背景細め処
理回路ｎ×ｎ６の論理回路（マスク）２６から出力され
る２値パ〃−ン、第２５図（Ｊ−）は背景細め処理回路
ｎ×ｎ４の論理回路（マスク）３週から出力される２値
パターン、第２５図（Ｌｌは背景細め処理回路ｎ×ｎ６
の論理回路（マスク）４存から出力される２値パターン
を示す。

第２５図（ｉ）はパターン細め処理回路１１の論理回路
（マスク）５から出力される２値パターン、第２３　Ｗ
　（Ａ’＋はパターン細め処理回路１１の論理回路（マ
スク）６から出力される２値パターン、第２３図（１）
はパターン細め処理回路１１の論理回路（マスク）７が
出力される２値パターン、第２３図（へ）はバターｙ、
１ｌｌｌめ処理回路１１の論理回路（マスク）８から出
力される２値パターンを示す。第２３図（π）は画像寸
法縮小処理回路９によって得られる２値パターンｎ×ｎ
１を示す。

本実施例によれば、簡単な構成でパターンの接読関係を
保存した縮小率２の画像寸法縮小画像が得られる。もち
ろん、本実施例による装置を渥個面列隣接続すれば、縮
小率２ルの縮小画像が得られる。

第１８図に本発明の第２の実施例を示す。本実施例も、
＠１の実施例と同様、縮小率ル＝２である。

１〜１１の構成は、第１の実施例と全く同じである。全
体構成上の違いは、パターンの細め処理回路１１が１段
多い（１１Ｊ　）ことである。これによって、背景とパ
ターンの細め回数を各２回として同数とし、第１の実施
例では、処理を経るごとに太って行くパターンを、はぼ
同じ幅に保つことができる。

第１８図において、１２は、パターンの幅１画素の凸及
び１画素孤立点、１３は背景の幅１画素の凸及び１画素
の孤立点を除去する回路である。これらによって、接続
関係を着目するパターン以外の微小パターンあるいは、
接続関係に影響を及ぼさないパターンの凹凸を除去する
。これの結果は、〔作用〕で説明したように、第６図に
例示したような接続関係が本発明処理方式によって変化
する場合の出現する回部性を低め、本発明の適用可能な
パターンの種類または縮小率ルの範囲を広めることであ
る。１２及び１３の順序及び段数は、本実施例に示す以
外、適用対象パターンによつで、任意に設定してよい。

第１８図、２０〜２６に示す回路は、第７図に示した回
路と全く同一である。それぞれのマスクを第１９図〜第
２２図に示す。

本実施例においても、装置を４段面列隣接続して、縮小
率２ルの装置が得られることは、いうまでもない。

本実施例においては、パターンの幾町学的な変形を抑え
、かつ、縮小率２Ｌをを太き（とることができるという
効果がある。

つぎに、第２６図〜第６１図を用いて第６の実施例につ
いて説明する。本実施例は、）（ターンの連結関係に加
え面積をも保存しつつ画像データの圧縮を図るものであ
る。なお、縮小率ｎ＝２である。

全体構成は第１図と同様である。異なる点は、入力画像
信号ｎ×ｎ０及び出力画像信号ｎ×ｎ１が、第２４図に
示したように、２値画像部分の１ビットと面積データ部
分のＮビットからなること、及び各要素回路１〜９が面
積データ保存処理を行うため、その回路構成が異なるこ
との２点である。

第２６図は、本実施例に対する第１図の１〜４の回路で
ある。それぞれの機能に応じ、第１の実施例と同様、図
中ｎ×ｎ６の組合せ論理回路を選ぶ。

本実施例においても、１〜４の回路に対応する第２６図
の組合せ論理は、第ｎ×ｎ図〜第１３図に示すマスクの
とおりである。尚、第１図ｎ×ｎα、ｎ×ｎｂ内にお（
・て、１〜４のマスクの適用順は任意に定めても同一の
効果が得られる〇 第２６図において、ｎ×ｎ４は入力２値信号ｎ×ｎ２の
主走査方向の画素数の長さを持つ直列入力−直列出力型
のシフトレジスタであり、１ライン分の遅延素子として
働く。一方ｎ×ｎ５は１ビットのラッチであり、ｎ×ｎ
６の端子α〜ｉには第８図に示す５×６画素の信号が与
えられる。また、２０２は入力面積データでありＮビッ
トの幅を持つ。Ｎビット幅でｎ×ｎ４と同一の長さを持
つシフトレジスタ及び２段のＮビット幅ラッチ２０５ｄ
、　　＃によって、２値信号と同一の処理遅延を与えら
れて２０５へ出力される。回路全体は、入力信号の速度
に同期したクロックによって、同期的に動作する。

ＰＸ２７図〜第６０図は、本実施例に対する第１図の５
〜８の回路の詳細をあられしたものである。図中３００
は、第２６図に示した回路と同一であり、それぞれの組
合せ論理回路のマスクは、第２７図５００αに対して第
１４図、第２８図６００ｂに対して第１５図。

第２９図３００Ｃに対して第１６図、第６０図６００ｄ
に対して第１７図である。これらの回路では、パターン
の細め処理が行われた場合、面積データを隣接したパタ
ーン画素に加算し、０クリアする処理を行う口すなわち
、それぞれのマスクに〕くターンが一致した場合、第２
７図〜第６０図の回路は、第８図において画素−の面積
データの値をそれぞれ画素す。

ｆ、Ａ、ｄの面積データに加え画素−の面積データの値
を０とする。回路は第２６図の回路と同様、すべてクロ
ックに同期して動作する。図中、２ｎ×ｎはＮ個のＡＮ
Ｄゲートであり、Ｎビットの面積データをそのまま通す
か、あるいは、強制的に０にする。ま；７．２０９は加
算器である。なお、ＣＬＲはＮビットラッチ２０５の０
クリア端子であり、クロックに同期して出力がクリアさ
れる。出カ２値信号１２０け、出力面積データ信号２２
０に同期させるため−ラッチｎ×ｎ６、シフトレジスタ
ｎ×ｎ４により遅延を与えられる。尚、第１図１１内に
おいて、５〜８は任意の順序に変更しても同様の効果が
得られる。

第３１図は本実施例に対する第１図９の回路の詳細であ
る。入力２値信号ｎ×ｎ７け第１の実施例に示した笛９
図の回路と全く同じ構成、動作であり、２　×２画素を
１画素知変換して出力２値信号ｎ×ｎ８を出力する。一
方、入力面積データ信号２０７はＮビット幅で１ライン
の画素分の長さを持つシフトレジスタ２０４　ｔ−及び
４個のＮビットラッチ２０５八Ａ、、Ｉ−、−ｒｔによ
って２×２画素の面積データが同時に切り出され、加３
９：器２０９　ａ、　　ｂ、ｃ　Ｋヨリ加算される。Ｎ
ビットラッチ２０５＋ｚハ、ラッチｎ×ｎ５りをラッチ
し、出力面積データ信号２０８を出力する。

なお、本実施例による装置を単独あるいは、多段接続の
初段に用いる場合には、入力信号は、２値信号のみであ
るので、入力面積データ信号の最下位ビットは、入力２
値信号を接続し、残りのビットは、０にする必要がある
。

本実施例においても、装置をル段Ｉ頁列隣接続すること
によって、２Ａの縮小率が侍られることはいうまでもな
い。

本実施例によれば、パターンの連結関係のみならず、パ
ターン面積をも保存できるという効グがある。

本実施例に示した第２６図〜第６１図の回路を用いれば
、本実施例と同様の手法で、第２の実施例に面積保存機
能を付加し之第４の実施例と構成することができる。

なお、以上述べた実施例をそれぞれ多段隣接続する場合
、それぞれの間に、Ｆ　Ｉ　Ｆ　Ｏ（Ｆｉｒｓｔ　Ｉｎ
Ｆｉｒｓｔ　０ｔＬｔ　）型のバッファを設ければ、前
段のクロックの１の速度クロックでデータを次段に入力
することができるため、４段の接続で、データ速度を５
に低減できる。

〔発明の効果〕

以上説明したように本発明によれば、画像パターンの接
続関係および面積を保つ几まま、画像寸法を縮小できる
ので、パターンの接続情報あるいはその面積を欠陥判定
の規準とするようなパターン自動検査装置の欠陥判定処
理部分の処理速度の低減、あるいは、データ蓄積メモリ
容量の低減など、実効的に高速検査可能な装置を小型か
つ容易に実現できる。

【図面の簡単な説明】

第１図は本発明の画像処理装置の第一の実施例を示す概
略構成図、ｗｃ２図は４連結、８連結を説明する図、第
６図は本発明による画像寸法縮小処理を例示する図、第
４図及び＠５図は本発明による連結関係保存のための前
処理を例示する図、第６図は本発明によって連結関係が
保存できない場合を例示する図、第７図は本発明装置の
基本構成単位を示す図、第８図は第７図の動作の一部を
示す図、第９図は画像寸法縮小処理回路の一具体例を示
す図、第ｎ×ｎ図乃至第１７図は第１の実施例のマスク
パターンを示す図、第１８図は本発明の画像処理装置の
第２の実施例を示す概略構成図、第１９図乃至第２２図
は第２の実施例に固有なマスクパターンを示す図、第２
５図（α）〜（ｎ）は第１図に示す装置によって処理さ
れる２値パターンの一例を示す図、第２４図は、面精を
保存する場合の１画素のデータ構造を示す図、第２５図
は第５図に示すパターンについて面積保存を行った場合
の面積データの値を示す図、第２６図〜第６１図は面積
保存を行う場合の本発明装置の基本構成単位を示す図で
ある。 ｎ×ｎ・・・背景細め処理回路、 １１・・・パターン紀め処理回路、 ９・・・画像寸法縮小処理回路、 １２・・・パターン孤立点、端点除去回路、１６・・・
背景孤立応、端点除去回路、ｎ×ｎ４・・・シフトレジ
スタ１ ｎ×ｎ５　　・・ラッチ、 ＩＯ２・・組合せ論理回路、 ２０４・・・Ｎビットシフトレジス虜、２０５・・・Ｎ
ヒ゛ットラッチ一 ２０９・・・加算器、 ２Ｎ）・・・ＡＮＤゲート（Ｎ個） ２１１　・・・　ＮＯＴ　　ゲ　−　ト　。 、−゛、 ・、　：）

Claims (1)

1. 【特許請求の範囲】 １、２値画像の処理方法において、背景をその連結性を
   保存したまま少なくとも（２ｎ−２）画素（ｎは２以上
   の整数）細め、その結果をパターンの連結性を保存した
   まま少なくとも（ｎ−１）画素細め、その結果をｎ×ｎ
   画素単位に分割し、それらの分割されたｎ×ｎ画素のう
   ち少なくとも１画素がパターンに属すときパターン、そ
   うでないとき背景として１画素に変換する画像データ圧
   縮方法。 ２、ｎは２であることを特徴とする請求項１記載の画像
   データ圧縮方法。 ３、背景とパターンを識別するための１ビットと面積デ
   ータを格納するためのＮビット（Ｎは自然数）から１画
   素が構成される画像の処理方法において、画像全体に対
   して面積データの初期値として、背景の場合０、パター
   ンの場合１を代入し、背景とパターンを識別する１ビッ
   トで構成される２値画像に対して背景をその連結性を保
   存したまま少なくとも（２ｎ−２）画素（ｎは２以上の
   整数）細め、その結果をパターンの連結性を保存したま
   ま少なくとも（ｎ−１）画素細め、細めた際にパターン
   から背景に変換された画素の面積データが０でない場合
   その値を隣接した、パターンに属する画素の面積データ
   に加え前記面積データを０とし、その結果をｎ×ｎ画素
   単位に分割し、それらの分割されたｎ×ｎ画素のうち少
   なくとも１画素がパターンに属すときパターン、そうで
   ないとき背景として１画素に変換するとともに、ｎ×ｎ
   画素の面積データを加え変換した１画素の面積データと
   する画像データ圧縮方法。 ４、ｎは２であることを特徴とする請求項３記載の画像
   データ圧縮方法。 ５、２値画像の処理装置において、背景をその連結性を
   保存したまま少なくとも（２ｎ−２）画素（ｎは２以上
   の整数）細める手段と、上記背景細め手段からの出力の
   パターンをその連結性を保存したまま少なくとも（ｎ−
   １）画素細める手段と、上記パターン細め手段の出力の
   ｎ×ｎ画素の少なくとも１画素がパターン属する時、パ
   ターン、そうでないとき背景として１画素に変換する手
   段からなる画像データ圧縮装置。 ６、ｎは２であることを特徴とする請求項５記載の画像
   データ圧縮装置。 ７、請求項５記載の画像データ圧縮装置をｋ段（ｋは２
   以上の整数）直列に接続することを特徴とする画像デー
   タ圧縮装置。 ８、背景とパターンを識別するための１ビットと面積デ
   ータを格納するためＮビットから１画素が構成される画
   像の処理装置であって、背景とパターンを識別する１ビ
   ットで構成される２値画像に対して背景をその連結性を
   保存したまま少なくとも（２ｎ−２）画素細める手段と
   、その出力をパターンの連結性を保存したまま少なくと
   も（ｎ−１）画素細める手段と、上記パターン細め手段
   がパターンであった画素を背景に変換した場合、上記変
   換された画素の面積データが０でない場合、その値を隣
   接した、パターンに属する画素の面積データに加え上記
   第１の面積データを０とする手段と、上記パターン細め
   手段及び面積計算手段の出力をｎ×ｎ画素単位に分割し
   、それらの分割されたｎ×ｎ画素のうち少なくとも１画
   素がパターンに属すときパターン、そうでないとき背景
   として１画素に変換するとともに、上記ｎ×ｎ画素の面
   積データを加え変換した１画素の面積データとする手段
   とからなる画像データ圧縮装置。