JP2644830B2

JP2644830B2 - 画像データ圧縮方法及び装置

Info

Publication number: JP2644830B2
Application number: JP63159103A
Authority: JP
Inventors: 隆典二宮; 和士吉村
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-11-09
Filing date: 1988-06-29
Publication date: 1997-08-25
Anticipated expiration: 2012-08-25
Also published as: JPH01230183A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は２値画像信号のデータ圧縮に係り、特に、画
像パターンの図形的位相（トボロジー）および面積を保
存しつつ画像寸法を縮小するに好適な。画像処理方法及
び装置に関する。

〔従来の技術〕

従来、ファクシミリの画像寸法の変換を目的として、
図形のトボロジーを可能な限り保存した画像処理法が開
発されている。

例えば、電子情報通信学会論文誌D.Vol.J70−D.No.4,
第742頁から第749頁，若林他、「細線消失を防止した縮
小変換法」に、この種の方式が論じられている。しか
し、同論文に述べられているように、処理の目的は、縮
小変換によって、いかに文字の品質を損わないようにす
るかであって、パターン、あるいは線の接続関係を完全
に保存しようとするものではない。すなわち、文字の見
栄えが良ければ、線の切断、あるいは連結を許してい
る。

〔発明が解決しようとする問題点〕

電子回路の印刷配線パターンの検査を目的として、パ
ターンの接続関係によって、自動外観検査する方式が、
特願昭58−65659,特開昭61−15343に開示されている。
これらの方式では、パターンの接続関係にのみ着目して
いるため、検出された２値画像をパターンの接続関係を
保ったまま縮小できれば、画像のデータ量を低減でき、
欠陥認識処理装置の規模あるいは処理速度を小さくする
ことができる。これによって、検査の高速性と装置のコ
ンパクトさを兼ね備えた自動外観検査システムを容易に
構成できるようになる。

上記した画像寸法の変換法の従来技術は、検出された
パターンの接続関係を完全には保存しないため、上記し
た外観検査に適用すると、欠陥の見逃しや良品の欠陥と
の誤認を発生し、外観検査の信頼性を著しく損うことに
なる。

また、画像上で一つながりのパターンの面積を求め、
この面積を予め定められた値と比較してその大小を評価
することによって、パターン全体が太っている場合や、
細くなっている場合を欠陥として検出できるが、上記し
た従来技術では、面積の保存について考慮していない。

本発明の目的は、接続関係に着目した印刷配線パター
ンの欠陥判定方式の画像前処理として、配線パターンの
接続関係を変化させることなく、また、パターンの面積
情報を損うことなく、画像の寸法を縮小する画像処理装
置を提供することである。

〔問題点を解決するための手段〕

上記目的は、接続関係を保存すべきパターンの背景
（以降、単に背景）を連結関係を保ったまま細め、次
に、接続関係を保存すべきパターン（以降、単にパター
ン）を連係関係を保ったまま細め、最後にｎ×ｎ画素の
領域において、１画素でもパターンに属する場合、パタ
ーン、そうでない場合背景として、１画素に変換する処
理を実行することによって達成される。

〔作用〕

まず、本発明の原理について説明する。

以降、パターンに属する画素の値を1,背景に属する画
素の値を０として、上記手段の作用について論じる。も
ちろん、パターンを0,背景を１としても、作用を論理的
に等価な形で説明できる。また、パターンの連結性を４
連結，背景の連結性を８連結で定義する。ここで、４連
結,8連結とは、第２図（ａ）に示すように、上下左右の
画素のみを考慮し、それらに中心画素と同じ値を持つ画
素がある場合、その画素と中心画素が連結していると見
なすことを４連結、第２図（ｂ）に示すように、周囲８
画素すべてを考慮し、それらに中心画素と同じ値を持つ
画素がある場合、その画素と中心画素が連結していると
見なすことを８連結という。なお、パターンを８連結，
背景を４連結で定義する場合については、パターンと背
景を入れ換えて考えれば、全く等価な形で以下の議論が
適用できる。

さて、本発明による２値画像の寸法の縮小方式として
は、ｎ×ｎ画素の値の論理和をとり、その値を画素の値
として１画素に変換することを基本とする（第３図にｎ
＝２の場合を例示）。以下、この処理を縮小率ｎの画像
寸法縮小処理と呼ぶ。この処理によって、寸法で1/n,面
積で1/n²画像寸法の縮小ができる。

このような方法を単独に用いて、画像寸法の縮小を行
った場合、次に示すような場合パターンの連結関連に変
化を生じさせるという問題点があるが、本発明において
は、上記の画像寸法縮小処理を行う前に、パターン形状
の変形処理を行うことによって、これを防ぐ。

〔縮小率ｎの画像寸法縮小処理によって連結関係が変化する理合〕

２つの独立したパターンの距離ｄが（2n−１）画素以
下に近接した場合、２パターンがその部分で連結する可
能性がある。

ここで、パターンの距離ｄとは、独立した２つのパタ
ーンをP₁・P₂とし、それらの属する画素をｑ∈P₁,r∈P₂
とし、q,rのｘ座標をxq,xr,y座標をyq,yrとしたとき、
次式を満足するｄである。

すなわち、画素q,r間のｘ方向、ｙ方向の距離のうち
何れか大きい方をｑ−ｒ間の距離とし、ｑ−ｒ間の距離
を、パターンP₁、P₂のうち画素q,rについて、全ての組
み合わせについて調べた結果のうち、最小のものを、パ
ターンP₁とP₂の距離ｄと定義するものである。

上記の連結関係の変化を発生させないためには、ｄ≦
2n−１の条件を満たす画素を、満たさなくなるまで、パ
ターンの大局的な連結関係を保ったまま、移動又は削除
すれば良い。

一般に、このようなパターン形状の変形処理は式
（１）の定義そのももが、P₁とP₂が独立したパターンで
あることを前提としているため、一旦画像全体をラベル
付け処理し、パターンの連結関係を認識した後でなけれ
ば難しい。すなわち、一旦画像全体の個々のパターンの
連結関係を公知のラベル付け処理によった調べた上で、
距離ｄの算出を行い、その後、変形処理を行う必要があ
る。

本発明では、ｍ×ｍ画素の近傍演算に処理を限定し、
この範囲で可能なパターン形状の変形処理を行う。これ
によって、厳密には分離したパターンが連結する場合が
発生するが、画像寸法の縮小率を制限することによって
前述した印刷配線パターンの検査方式の欠陥判定結果に
は影響を及ぼさないことが多い。逆に,m×ｍ画素の処理
に限定することによって、実用的な規模で本発明方法が
装置化できるという効果をもたらす。

以下、ｄ＞2n−１の条件を満たすようにするため行
う、パターン形状の変形処理について述べる。

第４図（ａ）に示すよう（ｄ＝２の場合）に、半無限
に広い２つのパターンの距離ｄが（2n−１）以下,2以上
である場合、相方のパターンから（ｎ−１）画素の幅だ
け画素を削除すれば、ｄ＞2n−１の条件が常に満足し、
縮小率ｎの画素寸法縮小処理によってパターンの接続関
係は変化しない（第４図（ｂ）ｎ＝２の場合）。

一方、第５図（ａ）に示すように、幅１の２つのパタ
ーンが、距離ｄ＝２で平行して存在している場合、上記
の処理では、パターンが消失し、接続関係を保存できな
い。この場合、以下の処理によって、ｄ＞2n−１となる
ようパターンを移動させる。

（段階１）背景を、その連結性を保ったまま、少なくと
も（2n−２）画素細める。（第５図（ｂ）ｎ＝２の場
合）（段階２）パターンを、その連結性を保ったまま、少な
くとも（ｎ−１）画素細める。（第５図（ｃ）ｎ＝２の
場合）ここに、連結性を保ったまま背景又はパターンを細め
る方法（以降、単に細め処理と呼ぶ）としては、３×３
画素の局所処理を繰返す方法が、電子通信学会技術委員
会報告、PRL 75−66、田村「細線化法についての諸考
察」などに示されている。本発明では、実施例におい
て、ヒゲ状の端点の発生を抑えた細め処理の方法を示
す。

上記の（段階１）によって、第４図（ａ）の場合、パ
ターンの距離ｄ＝２となり、（段階２）によって、相方
のパターンから（ｎ−１）画素削除されることになるの
で、これら（段階１），（段階２）が第４図のような場
合にも適用できることがわかる。

以上、要約すると、本発明による縮小率ｎの画像寸法
縮小処理の基本は、以下に示すものである。

（段階１）背景を、その連結性を保ったまま少なくと
も（2n−２）画素細める。

（段階２）パターンを、その連結性を保ったまま少な
くとも（ｎ−１）画素細める。

（段階３）ｎ×ｎ画素ごとに、それらの値の論理和を
とり、その値を画素の値として、１画素に変換する。

縮小率n₁×n₂……の上記処理を繰返すことによって、
縮小率n₁×n₂×…の画像寸法縮小処理を実現することも
できる。

また、２値画像の各画素、すなわちパターンと背景と
を識別するための１ビットの情報に付随してＮビットか
らなる面積データを設け、以下に示す処理を行うことに
よって、画像寸法縮小後も、もとの画像の画素を単位と
した連結したパターンの面積を保存することができる。
この場合の各画素のデータ構造を第24図に示す。

まず、面積データの初期値として、２値画像の各画素
の値を与える。以下、次の処理を前述した方法と同様に
行う。

（段階１）２値画像部分に対して背景を、その連結性
を保ったまま少なくとも（2n−２）画素細める。

（段階２′）２値画像部分に対して、パターンをその
連結性を保ったまま少なくとも（ｎ−１）画素細める。
その際、面積データが０でないパターン画素について
は、隣接するパターン画素の面積データに前記０でない
面積データ値を加算し、前記０でない面積データ値は０
とする。

（段階３′）ｎ×ｎ画素単位に、２値画像の画素値の
論理和をとるとともに、ｎ×ｎ画素の面積データ値を加
算し、それらの値を画素の値として１画素に変換する。

この場合も、縮小率n₁×n₂…の上記処理を繰返すこと
によって、連結したパターンの面積データの総和が一
定、すなわち面積の情報を保存しつつ、パターンの連結
性を保ったまま、縮小率n₁×n₂×…の画像寸法縮小処理
を実現することができる。

第25図に第５図のパターンを上記（段階１）（段階
２′）（段階３′）をｎ＝２で行った場合の面積データ
の値を示す。

前述したように、本発明では、ｍ×ｍ画素の近傍演算
に処理を限定しているので、パターンの接続関係が完全
に保存されない場合が発生し得る。すなわち、（段階
１）（段階２）を行った後も、ｄ≦2n−１を満たす独立
の２パターンが存在する場合がある。たとえば、第６図
に示すように、幅１の３つのパターンがｄ＝２で平行し
て存在する場合などである。入力画像の性質，連結性保
存の対象となるパターンの性質（たとえば大きさ，幅）
などに応じて、縮小率ｎの決定、あるいは連結性保存の
対象外のパターンの事前除去を行うことにより、このよ
うな状況に対処する必要がある。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。本
実施例では縮小率ｎ＝２である。

10a,bは背景をそれぞれ１画素細め処理する回路であ
り、入力２値画像信号100を全体として２画素細める。1
1はパターンを１画素細め処理する回路である。９は、
２×２画素の領域の論理和をとる回路であり、その出力
101は縮小率２の縮小画像信号となる。

１〜８の回路は、具体的には、第７図に示すものであ
り、それぞれの機能に応じて図中106,組み合せ論理回路
を選ぶ。詳しくは、後述する。

104a,104bは、入力信号102の主走査方向の画素数の長
さを持つ直列入力−直列出力型のシフトレジスタであ
り、１ライン分の遅延素子として働く。汎用メモリと読
み書き制御回路の組合せ、又は周知技術である画像用ラ
インメモリを用いて容易に実現できる。一方、105は１
ビットのラッチであり、これらを直列に接続し、画像信
号のクロックに同期させて動作させることによって、第
７図106の端子ａ〜ｉには、第８図に示すように、３×
３画素の信号が与えられることになる。この回路全体を
画素信号のクロックに同期させて動作させることによっ
て、組み合せ論理回路106からは３×３画素の近傍演算
処理結果103が、１画素ずつ出力される。

以下、第１図の１〜８に対応した組み合せ論理回路10
6の論理を示す。説明を簡単にするため、第８図の３×
３の領域ａ〜ｉに対応させて、３×３の正方形（以下、
マスクと呼ぶ）を描き、１の画素をそのまま、０の画素
を反転、Ｘの画素を無視して論理積をとり、その結果が
１であった場合、図に付記した値、結果が０であった場
合、ｅの値（０又は１）をそのまま出力するものとす
る。尚、マスクが複数記されている場合は、いずれかの
結果が１であった場合、図に付記した値、すべての結果
が０であった場合、ｅの値がそのまま出力されるものと
する。第10図〜第17図に、順に第１図,1〜８の回路に対
応するマスクを示す。それぞれの図において、入力され
た画像の画素と位置とが対応するマスクの各画素データ
との間で、以下のような論理演算を実行し、出力を決定
する。すなわち、マスクの画素データが１の部分に対応
する入力画像の画素はそのままの値を、また、０の部分
は反転した値を、Ｘの部分は無視して論理積をとり、そ
の値が１であった場合、図に付した出力値を、結果が０
であった場合、マスクのｅの部分に対応する入力画像の
画その値をそのまま出力する。尚、第１図10a,10b,11内
において、１〜4,5〜８のマスクの適用順は任意に定め
ても同一の効果が得られる。

また、第１図に示す２×２画素を１画素に変換する回
路は、第９図に示すように、第７図に示した類似の回路
で実現できる。すなわち、２×２画素の領域を切り出
し、オアゲート109で論理和をとる。その出力は、１ラ
イン毎に、入力画像信号のクロックの1/2の周波数で動
作するラッチ105nによってラッチされ、出力信号108と
なる。

第23図に第１図に示す画像処理装置によって処理する
一例を示した。同図において、波線で囲まれた正方形の
領域が画素であり、内部が空白である場合、値が０、す
なわち背景に属する画素、内部にＸが付されている場
合、値が１、すなわちパターンに属する画素を示してい
る。第23図（ａ）は入力２値画像例100を示す。第23図
（ｂ）は背景細め処理回路10aの論理回路（マスク）1a
から出力される２値パターン、第23図（ｃ）は背景細め
処理回路10aの論理回路（マスク）2aから出力される２
値パターン、第23図（ｄ）は背景細め処理回路10aの論
理回路（マスク）3aから出力される２値パターン、第23
図（ｅ）は背景細め処理回路10aの論理回路（マスク）4
aから出力される２値パターンを示す。第23図（ｆ）は
背景細め処理回路10bの論理回路（マスク）1bから出力
される２値パターン、第23図（ｇ）は背景細め処理回路
10bの論理回路（マスク）2bから出力される２値パター
ン、第23図（ｈ）は背景細め処理回路10bの論理回路
（マスク）3bから出力される２値パターン、第23図
（ｉ）は背景細め処理回路10bの論理回路（マスク）4b
から出力される２値パターンを示す。第23図（ｊ）はパ
ターン細め処理回路11の論理回路（マスク）５から出力
される２値パターン、第23図（ｋ）はパターン細め処理
回路11の論理回路11の論理回路（マスク）６から出力さ
れる２値パターン、第23図（ｌ）はパターン細め処理回
路11の論理回路（マスク）７が出力される２値パター
ン、第23図（ｍ）はパターン細め処理回路11の論理回路
（マスク）８から出力される２値パターンを示す。第23
図（ｎ）は画像寸法縮小処理回路９によって得られる２
値パターン101を示す。

本実施例によれば、簡単な構成でパターンの接続関係
を保存した縮小率２の画像寸法縮小画像が得られる。も
ちろん、本実施例による装置をｋ個直列に接続すれば、
縮小率2kの縮小画像が得られる。

第18図に本発明の第２の実施例を示す。本実施例も、
第１の実施例と同様、縮小率ｎ＝２である。

１〜11の構成は、第１の実施例と全く同じである。全
体構成上の違いは、パターンの細め処理回路11が１段多
い（11b）ことである。これによって、背景とパターン
の細め回数を各２回として同数とし、第１の実施例で
は、処理を経るごとに太って行くパターンを、ほぼ同じ
幅に保つことができる。

第18図において、12は、パターンの幅１画素の凸及び
１画素孤立点、13は背景の幅１画素の凸及び１画素の孤
立点を除去する回路である。これらによって、接続関係
を着目するパターン以外の微小パターンあるいは、接続
関係に影響を及ぼさないパターンの凹凸を除去する。こ
れの結果は、〔作用〕で説明したように、第６図に例示
したような接続関係が本発明処理方式によって変化する
場合の出現する可能性を低め、本発明の適用可能なパタ
ーンの種類または縮小率ｎの範囲を広めることである。
12及び13の順序及び段数は、本実施例に示す以外、適用
対象パターンによって、任意に設定してよい。

第18図、20〜23に示す回路は、第７図に示した回路と
全く同一である。それぞれのマスクを第19図〜第22図に
示す。なお、処理の方法は、第10図〜第17図に示したマ
スクによるものと同様である。

本実施例においても、装置をｋ段直列に接続して、縮
小率2kの装置が得られることは、いうまでもない。

本実施例においては、パターンの幾何学的な変形を抑
え、かつ、縮小率2hをを大きくとることができるという
効果がある。

つぎに、第26図〜第31図を用いて第３の実施例につい
て説明する。本実施例は、パターンの連結関係に加え面
積をも保存しつつ画像データの圧縮を図るものである。
なお、縮小率ｎ＝２である。

全体構成は第１図と同様である。異なる点は、入力画
像信号100及び出力画像信号101が、第24図に示したよう
に、２値画像部分の１ビットと面積データ部分のＮビッ
トからなること、及び各要素回路１〜９が面積データ保
存処理を行うため、その回路構成が異なることの２点で
ある。

第26図は、本実施例に対する第１図の１〜４の回路で
ある。それぞれの機能に応じ、第１の実施例と同様、図
中106の組合せ論理回路を選ぶ。本実施例においても、
１〜４の回路に対応する第26図の組合せ論理は、第10図
〜第13図に示すマスクのとおりである。尚、第１図10a,
10b内において、１〜４のマスクの適用順は任意に定め
ても同一の効果が得られる。

第26図において、104は入力２値信号102の主走査方向
の画素数の長さを持つ直列入力−直列出力型のシフトレ
ジスタであり、１ライン分の遅延素子として働く。一方
105は１ビットのラッチであり、106の端子ａ〜ｉには第
８図に示す３×３画素の信号が与えられる。また、202
は入力面積データでありＮビット幅を持つ。Ｎビット幅
で104と同一の長さを持つシフトレジスタ及び２段のＮ
ビット幅ラッチ205d,eによって、２値信号と同一の処理
遅延を与えられて203へ出力される。回路全体は、入力
信号の速度に同期したクロックによって、同期的に動作
する。

第27図〜第30図は、本実施例に対する第１図の５〜８
の回路の詳細をあらわしたものである。図中300は、第2
6図に示した回路と同一であり、それぞれの組合せ論理
回路のマスクは、第27図300aに対して第14図．第28図30
0bに対して第15図，第29図300cに対して第16図，第30図
300dに対して第17図である。これらの回路では、パター
ンの細め処理が行われた場合、面積データを隣接したパ
ターン画素に加算し、０クリアする処理を行う。すなわ
ち、それぞれのマスクにパターンが一致した場合、第27
図〜第30図の回路は、第８図において画素ｅの面積デー
タの値をそれぞれ画素b,f,h,dの面積データに加え画素
ｅの面積データの値を０とする。回路は第26図の回路と
同様、すべてクロックに同期して動作する。図中、210
はＮ個のANDゲートであり、Ｎビットの面積データをそ
のまま通すか、あるいは、強制的に０にする。また、20
9は加算器である。なお、CLRはＮビットラッチ205の０
クリア端子であり、クロックに同期して出力がクリアさ
れる。出力２値信号120は、出力面積データ信号220に同
期させるため、ラッチ105、シフトレジスタ104により遅
延を与えられる。尚、第１図11内において、５〜８は任
意の順序に変更しても同様の効果が得られる。

第31図は本実施例に対する第１図９の回路の詳細であ
る。入力２値信号107は第１の実施例に示した第９図の
回路と全く同じ構成、動作であり、２×２画素を１画素
に変換して出力２値信号108を出力する。一方、入力面
積データ信号207はＮビット幅で１ラインの画素分の長
さを持つシフトレジスタ204c及び４個のＮビットラッチ
205j,k,l,mによって２×２画素の面積データが同時に切
り出され、加算器209a,b,cにより加算される。Ｎビット
ラッチ205nは、ラッチ105nと同様1/2の周期のクロック
で１ライン毎にデータをラッチし、出力面積データ信号
208を出力する。

なお、本実施例による装置を単独あるいは、多段接続
の初段に用いる場合には、入力信号は、２値信号のみで
あるが、入力面積データ信号の最下位ビットは、入力２
値信号を接続し、残りのビットは、０にする必要があ
る。

本実施例においても、装置をｋ段直列に接続すること
によって、2kの縮小率が得られることはいうまでもな
い。

本実施例によれば、パターンの連結関係のみならず、
パターン面積をも保存できるという効果がある。

本実施例に示した第26図〜第31図の回路を用いれば、
本実施例と同様の手法で、第２の実施例に面積保存機能
を付加した第４の実施例を構成することができる。

なお、以上述べた実施例をそれぞれ多段に接続する場
合、それぞれの間に、FIFO（First In First Out）型の
バッファを設ければ、前段のクロックの1/4の速度クロ
ックでデータを次段に入力することができるため、ｋ段
の接続で、データ速度を1/4kに低減できる。

〔発明の効果〕

以上説明したように本発明によれば、画像パターンの
接続関係および面積を保ったまま、画像寸法を縮小でき
るので、パターンの接続情報あるいはその面積を欠陥判
定の基準とするようなパターン自動検査装置の欠陥判定
処理部分の処理速度の低減、あるいは、データ蓄積メモ
リ容量の低減など、実効的に高速検査可能な装置を小型
かつ容易に実現できる。

【図面の簡単な説明】

第１図は本発明の画像処理装置の第一の実施例を示す概
略構成図、第２図は４連結,8連結を説明する図、第３図
は本発明による画像寸法縮小処理を例示する図、第４図
及び第５図は本発明による連結関係保存のための前処理
を例示する図、第６図は本発明によって連結関係が保存
できない場合を例示する図、第７図は本発明装置の基本
構成単位を示す図、第８図は第７図の動作の一部を示す
図、第９図は画像寸法縮小処理回路の一具体例を示す
図、第10図乃至第17図は第１の実施例のマスクパターン
を示す図、第18図は本発明の画像処理装置の第２の実施
例を示す概略構成図、第19図乃至第22図は第２の実施例
に固有なマスクパターンを示す図、第23図（ａ）〜
（ｎ）は第１図に示す装置によって処理される２値パタ
ーンの一例を示す図、第24図は、面積を保存する場合の
１画素のデータ構造を示す図、第25図は第５図に示すパ
ターンについて面積保存を行った場合の面積データの値
を示す図、第26図〜第31図は面積保存を行う場合の本発
明装置の基本構成単位を示す図である。 10……背景細め処理回路、 11……パターン細め処理回路、９……画像寸法縮小処理回路、 12……パターン孤立点，端点除去回路、 13……背景孤立点，端点除去回路、 104……シフトレジスタ、 105……ラッチ、 106……組合せ論理回路、 204……Ｎビットシフトレジスタ、 205……Ｎビットラッチ、 209……加算器、 210……ANDゲート（Ｎ個） 211……NOTゲート。

Claims

(57)【特許請求の範囲】

【請求項１】パターンの部分の画素の値として１、パタ
ーン以外の部分、すなわち背景の部分の画素の値として
０を各画素の値として持つ大きさｐ×ｑ画素（ｐ、ｑは
３以上の整数）の２値画像の処理方法であって、入力さ
れた大きさｐ×ｑ画素の２値画像の画素のうち、値が０
の全ての画素についてその画素を含むｍ×ｍ画素（ｍは
３以上でｐ以下およびｑ以下）の正方形領域を処理単位
として、前記ｍ×ｍ画素の正方形領域のそれぞれの画素
の値が予め定めた特定の値である場合に前記値が０の画
素の値を１に変更する１画素細め処理を少なくとも（2n
−２）回（ｎは２以上の整数）繰り返すことによって前
記背景をその連結性を保存したまま少なくとも（2n−
２）画素分細め、前記少なくとも（2n−２）画素分細め
た大きさｐ×ｑ画素の２値画像の画素のうち、値が１の
全ての画素についてその画素を含むｍ×ｍ画素（ｍは３
以上でｐ以下およびｑ以下）の正方形領域を処理単位と
して、前記ｍ×ｍ画素の正方形領域のそれぞれの画素の
値が予め定めた特定の値である場合に前記値が１の画素
の値を０に変更する１画素細め処理を少なくとも（ｎ−
１）回繰り返すことによって前記パターンをその連結性
を保存したまま少なくとも（ｎ−１）画素分細め、前記
少なくとも（2n−２）画素分細めた後さらに少なくとも
（ｎ−１）画素分パターンを細めた大きさｐ×ｑ画素の
２値画像をｎ×ｎ画素単位に分割し、前記分割された画
素単位のｎ×ｎ画素のうち少なくとも１画素の前記値が
１のときそのｎ×ｎ画素を値１を持つ１つの画素に、前
記分割された画素単位のｎ×ｎ画素の全ての画素の前記
値が０のときそのｎ×ｎ画素を値０を持つ１つの画素に
変換することを特徴とする画像データ圧縮方法。
【請求項２】前記ｎが２であることを特徴とする請求項
１記載の画像データ圧縮方法。
【請求項３】背景の場合に値０、パターンの場合に値１
を持つ、背景とパターンを識別するための１ビットの識
別データと、面積情報を格納するためのＮビット（Ｎは
自然数）の面積データから１画素が構成される大きさｐ
×ｑ画素（p,qは３以上の整数）の画像の処理方法であ
って、入力された大きさｐ×ｑ画素の画像全体に対して
前記面積データの初期値として前記識別データが０の場
合０、１の場合１を代入し、前記代入された大きさｐ×
ｑ画素の画像のうち、前記識別データの値が０の全ての
画素についてその画素を含むｍ×ｍ画素（ｍは３以上で
ｐ以下およびｑ以下）の正方形領域を処理単位として、
前記ｍ×ｍ画素の正方形領域のそれぞれの画素の前記識
別データの値が予め定めた特定の値である場合に前記識
別データが０の画素の前記識別データの値を１に変更す
る１画素細め処理を少なくとも（2n−２）回（ｎは２以
上の整数）繰り返すことによって前記背景をその連結性
を保存したまま少なくとも（2n−２）画素分細め、前記
背景を少なくとも（2n−２）画素分細めた大きさｐ×ｑ
画素の画像の画素のうち前記識別データの値が１の全て
の画素についてその画素を含むｍ×ｍ画素の正方形領域
を処理単位として、前記ｍ×ｍ画素の正方形領域のそれ
ぞれの画素の前記識別データの値が予め定めた特定の値
である場合に前記識別データ１の画素の前記識別データ
の値を０に変更するとともに前記識別データを１から０
に変更された画素の面積データをその画素に隣接する特
定の画素の前記面積データに加えて変更する１画素細め
処理を少なくとも（ｎ−１）回繰り返すことによって前
記パターンをその連結性を保存したまま少なくとも（ｎ
−１）画素分細め、前記背景を少なくとも（2n−２）画
素分細めた後さらにパターンを少なくとも（ｎ−１）画
素分細めた大きさｐ×ｑ画素の画像をｎ×ｎ画素単位に
分割し、前記分割された画素単位のｎ×ｎ画素のうち少
なくとも１画素の前記識別データが値１のとき、そのｎ
×ｎ画素を前記識別データ値を１とし前記面積データの
値を前記ｎ×ｎ画素の面積データの値の総和とする１つ
の画素に、前記分割された画素単位のｎ×ｎ画素の全て
の画素の前記識別データが値０のとき、そのｎ×ｎ画素
を前記識別データおよび面積データの値をそれぞれ０と
する１つの画素に変換することを特徴とする画像データ
圧縮方法。
【請求項４】前記ｎが２であることを特徴とする請求項
３記載の画像データ圧縮方法。
【請求項５】パターンの部分の画素の値として１、パタ
ーン以外の部分、すなわち背景の部分の画素の値として
０を各画素の値として持つ大きさｐ×ｑ画素（ｐ、ｑは
３以上の整数）の２値画像の処理装置であって、入力さ
れた大きさｐ×ｑ画素の２値画像の画素のうち値が０の
全ての画素についてその画素を含むｍ×ｍ画素（ｍは３
以上でｐ以下およびｑ以下）の正方形領域を処理単位と
して、前記ｍ×ｍ画素の正方形領域のそれぞれの画素の
値が予め定めた特定の値である場合に前記値が０の画素
の値を１に変更する１画素細め処理を少なくとも（2n−
２）回（ｎは２以上の整数）繰り返すことによって前記
背景をその連結性を保存したまま少なくとも（2n−２）
画素分細める背景細め手段と、前記背景細め手段からの
出力となる前記少なくとも（2n−２）画素分細めた大き
さｐ×ｑ画素の２値画像の画素のうち値が１の全ての画
素についてその画素を含むｍ×ｍ画素の正方形領域を処
理単位として、前記ｍ×ｍ画素の正方形領域のそれぞれ
の画素の値が予め定めた特定の値である場合に前記値が
１の画素の値を０に変更する１画素細め処理を少なくと
も（ｎ−１）回繰り返すことによって前記パターンをそ
の連結性を保存したまま少なくとも（ｎ−１）画素分細
めるパターン細め手段と、前記パターン細め手段の出力
となる前記背景を少なくとも（2n−２）画素分細めた後
さらに少なくとも（ｎ−１）画素分パターンを細めた大
きさｐ×ｑ画素の２値画像をｎ×ｎ画素単位に分割して
該分割された画素単位のｎ×ｎ画素のうち少なくとも１
画素の前記値が１であるｎ×ｎ画素を前記値を１とする
１つの画素に、前記分割された画素単位のｎ×ｎ画素の
全ての画素の前記値が０であるｎ×ｎ画素を前記値を０
とする１つの画素に変換する変換手段とを備えたことを
特徴とする画像データ圧縮装置。
【請求項６】前記ｎが２であることを特徴とする請求項
５記載の画像データ圧縮装置。
【請求項７】請求項５記載の画像データ圧縮装置を複数
直列に接続したことを特徴とする画像データ圧縮装置。
【請求項８】背景の場合に値０、パターンの場合に値１
を持つ、背景とパターンを識別するための１ビットの識
別データと、面積情報を格納するためのＮビット（Ｎは
自然数）の面積データから１画素が構成される大きさｐ
×ｑ画素（p,qは３以上の整数）の画像の処理装置であ
って、入力された大きさｐ×ｑ画素の画像全体に対して
前記面積データの初期値として前記識別データが０の場
合０、１の場合１を代入する代入手段と、前記代入手段
より出力された大きさｐ×ｑ画素の画像のうち、前記識
別データの値が０の全ての画素についてその画素を含む
ｍ×ｍ画素（ｍは３以上でｐ以下およびｑ以下）の正方
形領域を処理単位として、前記ｍ×ｍ画素の正方形領域
のそれぞれの画素の前記識別データの値が予め定めた特
定の値である場合に前記識別データが０の画素の前記識
別データの値を１に変更する１画素細め処理を少なくと
も（2n−２）回（ｎは２以上の整数）繰り返すことによ
って前記背景をその連結性を保存したまま少なくとも
（2n−２）画素分細める背景細め手段と、前記背景細め
手段により前記背景を前記少なくとも（2n−２）画素分
細めた大きさｐ×ｑ画素の画像に対して、前記識別デー
タの値が１の全ての画素についてその画素を含むｍ×ｍ
画素の正方形領域を処理単位として、前記ｍ×ｍ画素の
正方形領域のそれぞれの画素の前記識別データの値が予
め定めた特定の値である場合に前記識別データ１の画素
の前記識別データの値を０に変更するとともに前記識別
データを１から０に変更された画素の面積データを、そ
の画素に隣接する特定の画素の前記面積データに加えて
変更する１画素細め処理を少なくとも（ｎ−１）回繰り
返すことによって、前記パターンをその連結性を保存し
たまま少なくとも（ｎ−１）画素分細めるパターン細め
手段と、前記パターン細め手段で前記背景を少なくとも
（2n−２）画素分を細めたパターンを少なくとも（ｎ−
１）画素分細めた大きさｐ×ｑ画素の画像をｎ×ｎ画素
単位に分割し、該分割された画素単位のうちでｎ×ｎ画
素のうち少なくとも１画素の前記識別データが値１であ
る画素単位を前記識別データ値を１とし前記面積データ
の値を前記ｎ×ｎ画素の面積データの値の総和とする１
つの画素に、前記分割された画素単位のうちでｎ×ｎ画
素の全ての画素の前記識別データが値０である画素単位
を前記識別データおよび前記面積データの値をそれぞれ
０とする１つの画素に変換する変換手段とを備えたこと
を特徴とする画像データ圧縮装置。