JPH02294783A - 回路基板その他の物体の走査による検査の処理速度を増大するための方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は回路基板その他の物体における欠陥や不良を検
出するについて用いられるイメージ走査型検査装置に関
し、より詳しくは例えば本発明者の米国特許第４，５８
９，１４０号に記載されたタイプの装置やその他の検査
装置、及びそのオペレーションの有効処理速度を改良す
ることに向けられたものである。

〔従来の技術〕

例えば上記の米国特許に記載されているように、回路基
板やその他の表面を高速で走査し、回路基板における既
知の又は容認されている特徴とは異なる欠陥、表面凹凸
（パターン形状異常）その他の特異性の検出をモニター
するための技術が成功裏に使用されている。このような
従来の装置には、本出願人であるマサチューセッツ州ニ
ュートン所在のベルトロニクス，インコーボレーテッド
のＣｉｒｃｕｉｔ　Ｏｎｅという装置があり、これは前
述した米国特許に開示された方法及び装置の示すところ
に従って動作するものである。

〔発明の解決しようとする課題］ しかしながら場合によっては検査のスループット速度を
増大させることが望ましいことがある。そして本発明は
、新規な前処理方法又は技術を用いてかかる課題を解決
することに向けられており、それは特に前述したタイプ
の検査装置に適用されるものではあるが、より一般的に
他のタイプ又は原理による走査型検査についても適用可
能なものである。

従って本発明の課題は、表面の欠陥、異常その他の特異
性を検査するための新規且つ改良された方法及び装置で
あって、新規な画素前処理技術によってスループットの
速度の増大が図られるものを提供することである。

他の課題及びさらなる課題については以下に説明される
ところであり、より特定的には特許請求の範囲に関連し
て指摘されている。

〔課題を解決するための手段〕

本発明は概略的に言って、その広い側面の一つから見て
、欠陥、特徴又は特異性を判定すべく物体をカメラによ
って走査する光学走査の処理速度を増大させるための方
法を包含するものであって、物体を走査して物理的特性
の存在又は欠如に対応する２進値の小画素を生成し；小
画素のグループから各々構成される大画素のセットをこ
れらの小画素から生成し；大画素を構成する小画素の一
つ以上に含まれる欠陥、特徴又は特異性についての情報
を大画素へと伝達し；小画素に含まれている走査情報を
維持しながら、小画素の処理の場合に達成できるものの
倍数をなすデータ転送速度又は処理速度において大画素
を処理することからなる。好ましい実施例及び最適モー
ドの実施例並びにそれらの詳細については後述する。

一例として、回路基板を検査する実例を考えてみると、
前述したタイプやそれに関連したタイプによる現在の高
速検査装置は、ヘアクランク、非常に微細なショート、
ビンホール、スペック（小さな点）及び臨界的な微小な
誤差といった非常に小さな欠陥を検出するように設計さ
れねばならない。そのためには非常に小さな画像要素即
ち画素が選ばれねばならず、それらはかかる微小な欠陥
を検出することができるよう十分に小さなものである。

しかしあいにく、画素の大きさが非常に小さく、回路基
板のような物体が大きな場合には、処理される画素は非
常に多数に上る。このような画素の数の多さを滅するた
めに、そしてそれにより処理速度を増大させるために、
本発明は大画素（実際には小画素のグループ）を生成す
るスキームを提供するものである。即ち小画素のグルー
プ内にある情報について検査を行い、そのグループが欠
陥、つまりそれを取り囲んでいる画素とは異なる領域を
含んでいるかどうかを判定する。もしそうであるならば
、その情報を大画素へと伝達するのである。このように
して小画素を大画素即ち画素グループへと変換すること
により画素の数は減少され、従って小画素に含まれてい
る情報を大画素即ち画素グループへと伝達することを通
じて依然として小画素の情報を維持しつつ、データ転送
速度を減少することができる。

〔実施例］ さて以下に本発明を添付図面を参照して説明する。

第１図において、カメラの画素Ｐは導電性物質或いは他
の物理的特性又は特徴の存在又は欠如を示す２進値１又
は０を有している。大画素Ｐ’（４つのカメラ画素Ｐか
ら構成されて示されている）も、カメラの画素Ｐと同様
に１又は０という２進値を有している。しかしこの２進
値は、小さな欠陥又は変動を前述した米国特許に記載さ
れた如き形状認識アルゴリズムによって検出できるよう
に、これらを大画素ｐ＋において強調する仕方でもって
計算されたものであり、次いで大画素はこのアルゴリズ
ムにより処理される． このプロセスを以下に第２Ａ図及び第２Ｂ図の助けを借
りて説明する。これらはそれぞれ、回路基板上のライン
におけるピンホール（０で示されている）及びラミネー
ト基板上におけるスペック（１として示されている）を
図示している．大画素ｐｌの値を計算するためには、少
なくとも６×６個のカメラの画素の配列からなる近隣を
検査するが、これは第２Ｃ図における大画素ｐ＋の少な
くとも３×３個のセットに等しい。

中央にある４つのカメラ画素を取り囲んでいるカメラ画
素の多数値を、近隣の値とする。例えば第２Ｃ図のビン
ホールについて、多数値は１に等しい。また第２Ｄ図の
スペックについては多数値はＯに等しい。次いで多数値
とは異なる画素の数が計算される。中央にあるグループ
の画素のうち一定の又は幾らかの最小数Ｔ個が近隣値と
は異なる場合に、第２Ｃ図及び第２Ｄ図の中央の大画素
Ｐ’ｃの値は近隣値とは逆の値に等しくなるよう設定さ
れ、その異なる画素が強調される。そうでない場合には
、中央の大画素Ｐ’ｃの値は近隣と同じ値に等しく設定
される。

こうして第２Ｃ図のビンホールについて、大画素ｐ＋は
第３Ａ図に示されている値を有するようになり、その場
合第２Ｃ図の中央の大画素内に０という情報があるため
、中央の大画素Ｐ’ｃは０となっている。同様にして、
ラミネート基板にあるスペックの場合については、第３
Ｂ図の中央の大画素Ｐ’ｃはその１という値によって、
第２Ｄ図の中央の大画素Ｐ’ｃ内にある情報を反映して
いる。

カメラのタイミングに関して言うと、大画素Ｐ１はカメ
ラの画素一つおき毎に、そしてカメラのラインーつおき
毎に計算される。第４Ａ図及び第４Ｂ図は、第３Ａ図及
び第３Ｂ図のビンホール及びスペックの例のそれぞれに
ついて、カメラのライン番号及び画素のタイミングに関
連しての大画素の出力値を示している。大画素は偶数の
ライン番号（ライン番号２．４及び６）及び画素番号と
なる場合に計算されるものとして示されている． 本発明のパターン認識プロセッサは、カメラの画素のデ
ータ転送速度の半分の、大画素ｐ＋のデータ転送速度で
動作する。これは例えば２０メガヘルツのカメラについ
ては、１０メガヘルツに相当し得るものである。また、
この装置は種々のイメージについて、ラインを逃すこと
なく動作せざるを得ないものであるから、プロセッサの
データは一つおきのカメララインについてのみ分析され
得ることになる。

概念的には、２０メガヘルツの装置において大画素ＰＩ
が一つおきの即ち偶数のカメララインに際して生成され
ることから、半分の時間については処理すべきデータが
ないことになる。そこでこの時間を有効に使用し、本発
明によるデータ転送速度の減少に由来する利益を獲得す
るために、二つのカメラをインクリーブしてスループッ
ト速度を倍にすることができる。即ち第５図に示されて
いるように、一方は奇数番号のラインに際して大画素を
生成するようにし、他方はのカメラ偶数番号のラインに
際して大画素を生成するようにするのである。この配置
において、二つのカメラはプリント回路基板上にある隣
接する二つの導体ストリップを検査することになる。

本発明の処理装置との関連において二つのカメラの利点
を完全に得るためには、単一のプロセッサを設けて、そ
のメモリを半分ずつに分割するのが効果的である。メモ
リの一方の半分は第６図におけるように一方のカメラの
経路Ａについて使用し、メモリの他方の半部分はカメラ
の経路Ｂをサポートするものとする。かくして二つのカ
メラＡ及びＢは一つおきのラインについてインタリーブ
され、それらについてのデータをこれらに対応するメモ
リのＭＡ側及びＭＢ側に記憶し、かくして本装置は前述
した米国特許に記述されている技術及び前に言及したＣ
ｉｒｃｕｉｔＯｎｅという装置と同じモード及び同じ技
術と関連させてデータを処理しうる． 奇数及び偶数のラインをインタリーブするこの技術の魅
力は、共通に用いられる一つのデータ処理チャンネルの
みしか実際において必要とされないことである。メモリ
それ自体は、カメラＡからの画像及びデータを記憶し構
築するメモリの領域ＭＡと、カメラＢからの画像を記憶
するメモリの部分ＭＢとに分割されるため、必要なのは
二つのカメラ装置からの画像を記憶するのに十分な大き
さを持つメモリだけである。しかしながら、いかなる時
点においてもカメラＡ及びＢから大画素が同時に得られ
るという瞬間はないから、メモリへのフィードを行う処
理エレクトロニクス及びメモリ周辺のすべてのデータ処
理エレクトロニクスは一つだけあれば間に合うものであ
る。カメラＡから読み取られたデータは本装置によって
処理され、カメラＡについて割り当てられたメモリの領
域ＭＡに記憶される。

次のラインについては、カメラＢからのデータが、その
大画素によるイメージを記憶すべく割り当てられたメモ
リの領域ＭＢ内に置かれる。かくして一つのプロセッサ
のみしか必要でなく、従って元来の速度の４倍でデータ
を効率的に処理することができるという最終的な結果が
達成される． 第６図の例においては、小画素Ｐｌｌ−Ｐｈ＆が３×３
個の大画素ｐｉを作り上げており、近隣多数値及び中央
画素値の計算が前述したようにして実行される．つまり
中央のグループ内にあるＴ個以上の画素が近隣値と異な
る場合に、中央の大画素Ｐ’ｃの値はかかる多数値と等
しくされないのである．これにより周囲にある画素と異
なるカメラの画素Ｐ！３＋　Ｐ！４１　Ｐａｎｔ　Ｐａ
ａが強調されたならば、それらは多くの場合欠陥である
．この情報はかくして大きな画素のグループへと伝達さ
れ、その一方で平均転送速度は４分の１に低下される． カメラから最終的な出力に至るまでの有効なデータ転送
速度の圧縮の例として、二つのカメラがある所与のデー
タ転送速度Ｎ、例えば２０メガヘルツで動作していると
仮定する．第６図において、カメラからのデータは二次
抽出されて大画素ｐ＋のグループとされ、少なくとも２
分の１への減少を生ずる．従って大画素Ｐ′についての
２０メガヘルツのデータ転送速度は、事実上はＮ／２の
データ転送速度、即ち一つおきのライン毎についての１
０メガヘルツとなる。二つのカメラからのデータをイン
タリーブする（第６図のマルチブレクサ）ことにより、
カメラＡ及びＢの両者が２０メガヘルツのデータ転送速
度で連続的に動作するのに対し、プロセッサは連続的に
１０メガヘルツの速度で動作するだけである．かくして
、各々２０メガヘルツの二つのカメラは事実上４０メガ
ヘルツという真の基板走査速度を生ずるものであるが、
プロセッサは１０メガヘルツでデータを処理しているだ
けである． 本発明の基本をなす技術についてのこの実例においては
、小画素Ｐを４つだけ含む大画素ＰＩを生成して正味４
分の１への平均データ転送速度の減少をもたらすという
、最も単純なアプローチがとられた．だが一般に、所望
ならば４つよりも多くの画素を大画素に取り入れること
もできる．つまり３×３、４　Ｘ　４　，　・−−−−
−Ｍ　Ｘ　Ｍといったものである．また２×３その他で
あってもよい。それによるデータ転送速度の減少は、一
つの大画素ｐ＋にある画素Ｐの数に対応する．さらに例
を示すと、１／４の平均減少率をもたらす小画素Ｐ１の
２×２の配列を用いる代わりに３×３の配列を採用した
とすると、減少率は９分の１になる。また４×４の配列
では、減少は１６分の１になるといったことであり、こ
れに対応して処理速度は増大する． さらにまた、第２Ａ図から第６図にかけての先の例では
、６×６の小画素に相当する３×３の大画素ｐ＋のセッ
トが一般に近隣として関与したのであるが、さらなる例
を挙げれば４×４又は５×５の大画素のセットなどの他
の数を使用することもできる．この場合に増大する唯一
のものは、多数値を直ちに計算するために使用されるい
くつかの処理用ハードウエアである．しかしながらハー
ドウェアはより安価に、そしてより集積化されつつある
から、ごく近い将来には実施の上で、ここで典型として
示した３×３の大画素を用いることに限定されないよう
になるのは明らかである． 非常に重要な別の局面は、中央の大画素Ｐ’ｃの値が計
算される場合、この中央のグループ内に含まれている画
素の所定数（Ｔ）以上が多数値と異なるときに、中央の
画素のグループ即ち大画素の値が多数値と等しくされな
いということである．このことは周りにあるものと異な
っている画素を強調するが、それらは多くの場合に欠陥
であって、検査プロセスで検出することが望ましいもの
である．これについての特定のスレッシッルド値は変更
されるものであり、異なる結果を得るために実際に変更
されうるものである．例えば、回路基板を走査し、そし
て装置が非常に小さな欠陥、例えば非常に小さなピンホ
ールを拾わないことが要望される場合には、大画素ｐｌ
がその近隣とは異なるということについて、それは大画
素中の多数の小画素Ｐが実際に近隣とは異なっていなけ
ればならないことであるとして規則を設定することがで
きる。４つの画素Ｐのうち一つだけが近隣と異なるもの
である（例えば非常に小さなピンホールである）場合に
は、それが反映されることはなく、スレッショルドはこ
れに応じて設定される訳である．同様にして、物体を検
査する時点においてこれと全く反対の結果を得ることを
望む場合もあろう．即ちたった一つだけの画素でも多数
値とは異なっているという、小さなビンホールを見つけ
出す場合である．スレッショルドを変更することによっ
て、装置はこれらの異なる用途に合わせて調整すること
ができる。

結果を微調整する別の方法は、近隣のサイズを選定する
ことに関連している．仮に最初に近隣のサイズが大きく
、また１に等しい画素の数が約５０％である場合、より
小さな近隣を選択することで、中央の画素の周囲のデー
タ画素についてのより良好な評価を行うことができる。

例えば大きな近隣が６Ｘ６（３６）個の画素を含むもの
であり、１に等しいデータ画素の数が１７であるとする
と、多数値を決定するためには４×４（１６画素）の近
隣を選択してよい。また、第７Ａ図に示されている４つ
の２×２の画素グループの画素多数値を計算することも
できる。これらの画素グループは中央の画素グループＥ
の４つの角に広がって取り囲んでいるグループＡ、Ｂ，
Ｃ，Ｄとして参照されており、これらの多数値を用いて
近隣多数値を決定する一助とするものである。曖昧さを
除去するためにより小さな近隣を選択するこの機構は、
アルゴリズムのインテリジェンスを増大せしめる。６×
６のグループにおいて１に等しい画素の数が約５０％で
あるとすると、そのときより小さな４×４の局部グルー
プによって与えられる多数値が選択されて、中央のグル
ープＥの周囲の画素についてのより良好な評価がもたら
される。もしも１に等しい画素の数が５０％に近くない
場合には、６×６のグループについて与えられた２進数
の多数値が選択される． 第７図に示されているのは、近隣多数値、中央のグルー
プにある中央の画素の値、及び可変スレッショルドＴの
関数として、中央の画素グループである大画素Ｐ’ｃの
値がどのようにして定まるかを示すブロック回路ダイヤ
グラムである．画素の２進値の多数値が実際に１である
か０であるかを判定する、近隣多数値計算と呼ばれる機
能を行う計算回路ブロック１０が備えられる．中央の画
素のグループである大画素Ｐ’ｃがアクセスされ、多数
値の関数とされる．多数値が１に等しい場合には、中央
の画素のグループ内の０に等しい点の合計が合計回路１
２において計算される．多数値が０に等しい場合には、
中央の画素のグループ内の１に等しい点の合計が計算さ
れる．かくしてこの知的な合計回路１２の出力は、多数
値に等しくない画素の数を示すことになる．次いでコン
パレータ１４において、この等しくない画素の数とスレ
ッショルド入力値Ｔとの比較が行われるが、Ｔは前述の
ように欠陥又は検出可能なサイズの関数として変化しう
るちのである．多数値と異なる画素の数がスレッショル
ド値を超える場合には、これら異なる画素の数をそのス
レッショルド値Ｔと比較するコンバレータ１４の出力は
１に等しい。そうでない場合には、出力は０である。コ
ンパレータ１４の出力は実際の多数値それ自体との排他
的論理和を取られ、中央の画素グループＰ’ｃの値が生
成される。この中央の画素グループＰ’ｃ内の、多数値
と異なる画素の数がスレッショルド値Ｔを超えたならば
、そのとき中央の画素グループ即ち大画素の値は多数値
と逆のものとなる。また同様に、多数値と異なる画素の
数がスレッショルド値Ｔよりも少ない場合には、中央の
大画素の値は多数値と同じである。前に指摘したように
、中央のグループ（第７Ａ図のＡＳＢ．．Ｃ及びＤ）の
周りのより大きな近隣を選択することもできる． 強調すべき重要な点は、以上に記載してきたものは本質
的に見て、ブリプロセッサであるということである．そ
の後に行われる処理のタイプに関しては、いかなる仮定
も想定も行うものではない。従ってそれは、ライン幅の
測定であろうと、パターン認識システムであろうと、デ
ータを記憶するが記憶するデータピット数を減少するこ
とが望ましいシステムであろうと、或いはその他の同様
な用途についてであろうと、プリプロセッサとして多種
多様の装置について使用可能なものである。本発明はそ
のような多数の処理システムに適用できる、かなり包括
的なプリプロセッサを提供しているのである。

第７図の装置を実施する好ましい方法は、４つのＣＣＤ
カメラＡ，ＢＳＣ及びＤと８つのメモリ（“ＭＥＭＩ″
から“ＭＥＭ８”）を使用する（第８図）各々のメモリ
はＣＯＤカメラの１ライン分のデータを記憶することが
できる．この実施例では８Ｋ×８ビットのメモリ（パフ
ォーマンス社製のＰＣ１６４タイプ）と２５００エレメ
ントのＣＣＤ　（フエアチャイルド社製のＣＯＤ１８１
タイプ）を使用した．最初のＣＯＤクロック・サイクル
の間に、各々のＣＯＤの最初の画素が記憶される。

第８図に示されているように、画素Ａ．。とＢ。。

が？ＩＥＭＩに記憶され、Ｃ０。とＤ０。がＭＥＭ３に
記憶される．次のクロック・サイクルの間には、各々の
ＣＣＤの第二の画素が記憶される．即ちＡ。ＩとＢ　６
１がＭＥＭ２に、ＣＯｔとＤ．ＩがＭＥＭ４に記憶され
るのである．ここでＣｘｙは、カメラＣ１ライン番号Ｘ
、画素番号ｙを示している．メモリ？ＩＥ旧、２、３及
び４は、奇数のＣＯＤライン走査の間に満たされる。同
様の仕方で、メモリＭＥＭ５、６、７及び８は、偶数の
ＣＣＤライン走査の間に満たされる．第三のＣＯＤライ
ン走査の間に、新しく入力されるカメラ画素はメモリＭ
ＥＭＩ、２、３及び４の空いている半分に記憶され、そ
の一方でカメラＡ及びＢに対応している先に満たされた
同じメモリの他の半分から、大画素をなすグループが読
み出される． これらのメモリ（アクセス時間２５ナノ秒（ｎｓ＞　）
は十分に速く、１００ｎｓの１サイクルの間に一つのア
ドレスから大画素をなすグループのデータを読み出し、
次いで新たなカメラからのデータを別のアドレスへと書
き込むことができる。各々のクロック・サイクルにおい
て２つの大画素グループが読み出され、ＣＯＤ走査ライ
ン当たり２；１の増大がもたらされる．この読み出しフ
ォーマットは第９図に示されている。ライン４の間に、
カメラＡ，Ｂ，Ｃ及びＤからの新たな画素がメモリＭＥ
Ｍ５、６、７及び８の空いている半分に記憶され、その
一方でカメラＣ及びＤに対応する大画素が読み出される
．全体のアドレス空間すなわち各々のメモリの長さはＣ
ＣＤの１ライン分の長さのみしか必要でないが、これは
ライン当たりカメラの画素数の半分の大画素しかないか
らである．この方法は一般に、より多くのメモリを追加
することによって、より多くのカメラを取り扱うように
拡張することができる． 大画素をなすグループはメモリから読み出されるにつれ
て、垂直及び水平遅延線（例えばＰＣ１６４メモリと７
４３７４タイプのラッチを用いて作成される）に入れら
れる．これらの遅延線は、第７図に示された６×６の近
隣画素を形成する。

計３６個の画素は、近隣の多数値を計算するようプログ
ラムされたプログラム可能な論理デバイス（アルテラ社
製のＥＰ１２００タイプの如き）に入力され、前述した
手１＠を用いて、第７図の中央の画素Ｐ’ｃの値を生成
する。

本技術分野における当業者はさらなる設計変更に想到し
うるであろうが、それらは特許請求の範囲に規定された
本発明の思想及び範囲内に包含されるものと考えられる
． 〔発明の効果〕 以上の如く本発明によれば、小画素のグループから構成
される大画素が生成されるが、その場合に走査によって
得られた小画素の情報は２進の近隣多数値をモニターす
ることによって大画素へと伝達され、かくして大画素を
処理することにより、小画素に含まれている欠陥、特徴
又は特異性についての情報を失うことなしに、より増大
したデータ転送速度を達成することができる．従って欠
陥、特徴又は特異性を検出すべき物体についてのカメラ
走査の結果生成される膨大な画素数が滅少され、かくし
て処理速度の増大が図られる．

【図面の簡単な説明】 第１図は本発明の基礎をなす方法に従って用いられる、
カメラによる小画素から構成されている大画素の腺図で
あり； 第２Ａ図及び第２Ｂ図は、それぞれ典型的なビンホール
及びスペックといった欠陥の光学的走査による検出を示
す画素の配列の２進表示であり； 第２Ｃ図及び第２Ｄ図は、第２Ａ図及び第２Ｂ図のそれ
ぞれの場合についての本発明の大画素のセットを示す第
１図に類似の線図であり；第３Ａ図及び第３Ｂ図は近隣
多数値決定法の結果適宜割り当てられた２進値と共に示
す、それぞれ第２Ｃ図及び第２Ｄ図に対応する線図であ
り； 第４Ａ図及び第４Ｂ図は、カメラのタイミング及びライ
ンの割当を示す、それぞれ第３Ａ図及び第３Ｂ図の状況
に対応する説明図であり；第５図は二つのカメラのイン
タリーブを示す第４Ａ図及び第４Ｂ図に類似の説明図で
あり；第６図は本発明に従って動作する好ましいプリプ
ロセッサのブロック回路ダイヤグラムであり； 第７図は多数値決定及び割当のための回路の同様なダイ
ヤグラムであり； 第７Ａ図はより大きな頭域での多数値決定を示す線図で
あり； 第８図及び第９図はそれぞれ、第６図及び第７図の装置
の好ましい実施形態のブロック及び流れ図である． 出願人代理人　　古　谷　　　馨 同　　溝部孝彦 同　　古谷　聡

Claims (1)

1. 【特許請求の範囲】 １　欠陥、特徴又は特異性を判定すべく物体をカメラに
   よって走査する光学走査の処理速度を増大させるための
   方法であって、物体を走査して物理的特性の存在又は欠
   如に対応する２進値の小画素を生成し；小画素のグルー
   プから各々構成される大画素のセットをこれらの小画素
   から生成し；大画素を構成する小画素の一つ以上に含ま
   れる欠陥、特徴又は特異性についての情報を大画素へと
   伝達し；小画素に含まれている走査情報を維持しながら
   、小画素の処理の場合に達成できるものの倍数をなすデ
   ータ転送速度又は処理速度において大画素を処理するこ
   とからなる方法。 ２　大画素のセットは、小画素の中央グループを取り囲
   んでいる小画素の２進の多数値を判定するために大画素
   のセットに相当する小画素の配列からなる近隣を検査し
   、小画素の中央グループからなる中央の大画素の値をそ
   の大画素の全画素中の所定数又は最小数が近隣の多数値
   に等しい場合に前記近隣の多数値に設定し、そうでない
   場合に中央の大画素の値を逆の２進値に設定して、大画
   素中にある異なる小画素を強調することによって生成さ
   れる、請求項１の方法。 ３　前記所定数又は最小数は、処理速度の増大を変化さ
   せ及び／又は検出すべき欠陥、特徴又は特異性の大きさ
   を変化させるのに応じて変化される、請求項２の方法。 ４　カメラの小画素の配列は少なくとも６×６であり、
   大画素のセットは少なくとも３×３である、請求項２の
   方法。 ５　走査のために一対のカメラが使用され、各々のカメ
   ラの経路において生成された大画素のセットのそれぞれ
   がライン一つおきにメモリの別々の部分に記憶され、両
   方のカメラの経路について単一の共通するデータ処理チ
   ャンネルがある、請求項１の方法。 ６　小画素の欠陥、特徴又は特異性が形状認識によって
   検出される、請求項２の方法。 ７　欠陥、特徴又は特異性を判定するための物体のカメ
   ラ走査に用いる光学検査システムの前処理装置であって
   、検出された物理的特性の存在又は欠如に対応する２進
   値の小画素を生成するカメラ手段と；前記小画素を生成
   するカメラ手段に応答して小画素のグループから各々構
   成される大画素のセットを前記手段から発現させる手段
   と；前記大画素のセットを発現させる手段と協働して大
   画素のセット内における小画素のグループを取り囲んで
   いる小画素からなる近隣の２進の多数値を決定する手段
   と；セット中の小画素の中央グループからなる中央の大
   画素の値をその大画素の全画素中の所定数又は最小数が
   近隣の多数値に等しい場合に前記近隣の多数値に設定し
   、そうでない場合に中央の大画素の値を逆の２進値に設
   定して、大画素中にある異なる小画素を強調する手段と
   ；走査により得られた小画素に含まれている情報を維持
   しながら、小画素の処理の場合に達成できるものの倍数
   をなすデータ転送速度又は処理速度での大画素の処理を
   可能ならしめる手段とを組み合わせて有する装置。 ８　処理速度の増大の変化及び検出すべき欠陥、特徴又
   は特異性の大きさの変化の少なくとも一方を行うべく前
   記所定数又は最小数を変化させる手段が備えられる、請
   求項７の装置。 ９　大画素のセットは少なくとも３×３であり、各々の
   大画素にある小画素は少なくとも２×２である、請求項
   ８の装置。 １０　走査のために一対のカメラが使用され、各々のカ
   メラの経路において生成された大画素のセットのそれぞ
   れをライン一つおきにメモリ手段の別々の部分に記憶さ
   せる手段が備えられ、両方のカメラの経路について共通
   するデータ処理チャンネルがある、請求項７の装置。 １１　４つの奇数ライン用メモリ及び４つの偶数ライン
   用メモリについて４つのカメラが使用される、請求項１
   ０の装置。 １２　前記近隣は中央の大画素の４つのカメラ画素を取
   り囲んでいる４つの近隣大画素グループから構成される
   、請求項７の装置。