KR940006220B1 - 프린트기판상의 패턴을 검사하는 방법 및 장치 - Google Patents

프린트기판상의 패턴을 검사하는 방법 및 장치 Download PDF

Info

Publication number
KR940006220B1
KR940006220B1 KR1019910020843A KR910020843A KR940006220B1 KR 940006220 B1 KR940006220 B1 KR 940006220B1 KR 1019910020843 A KR1019910020843 A KR 1019910020843A KR 910020843 A KR910020843 A KR 910020843A KR 940006220 B1 KR940006220 B1 KR 940006220B1
Authority
KR
South Korea
Prior art keywords
data
image
operator
wiring pattern
pixel
Prior art date
Application number
KR1019910020843A
Other languages
English (en)
Inventor
다케오 가나이
히토시 아쓰타
요시노리 세자키
이치로우 만다이
Original Assignee
다이닛뽕스크린 세이조오 가부시키가이샤
이시다 아키라
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이닛뽕스크린 세이조오 가부시키가이샤, 이시다 아키라 filed Critical 다이닛뽕스크린 세이조오 가부시키가이샤
Application granted granted Critical
Publication of KR940006220B1 publication Critical patent/KR940006220B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/60—Analysis of geometric attributes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30141—Printed circuit board [PCB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Quality & Reliability (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

내용 없음.

Description

프린트기판상의 패턴을 검사하는 방법 및 장치
제1a도는 DRC 회로의 구성을 나타내는 블럭도.
제1b도는 DRC 회로(34)의 동작의 흐름을 나타내는 공정도.
제2a도는 본 발명의 실시예에 따른 패턴검사장치의 전체구성을 나타내는 블럭도.
제2b도는 패턴검사회로(30)의 구성을 나타내는 블럭도.
제3a 및 제3b도는 전기광학적인 주사를 통해서 판독을 나타내는 개념도.
제4도는 제3a도에 나타난 이메지 주사 판독기로 얻어진 신호파형과 그 파형으로부터 얻어진 배선패턴을 설명하는 도면.
제5도는 복수열 오퍼레이터 처리부(36)의 구성을 나타내는 블럭도.
제6도는 복수열 오퍼레이터(MOP)의 개념도.
제7도는 외관상의 ＋자 오퍼레이터(DOP)의 개념도.
제8도는 복수열 오퍼레이터(MOP)에서 외관상의 ＋자 오퍼레이터(DOP)를 얻는 공정도.
제9도는 제5도내의 처리블럭(G)의 구성도.
제10도 내지 제13도 및 제19도는 본 발명의 실시예에 따른 동작결과의 예를 설명하는 도면.
제14도 내지 제18도는 종래의 ＋자 오퍼레이터를 설명하는 도면.
제20도는 본 발명의 또다른 실시예에 따른 오퍼레이터를 설명하는 도면이다.
본 발명은 프린트기판상에 형성된 배선패턴을 검사하는 장치와 방법에 관한 것이다.
전자부품의 소형경량화, 고성능화에 따라서, 프린트기판 회로의 배선패턴도 미세화, 고밀도화가 진보되어 있다. 따라서 라인의 세선화, 스루홀의 소경화 등이 요구되고 있다.
이와같은 미세화된 라인에 대하여는, 이전과 비교하여 한층 그 폭이나 단선, 또는 단락등의 검사, 관리가 중요하게 되어 있다.
이 배선패턴 광학검사 관리에 있어서는, 프린트기판은 광전주사된다. 배선패턴을 2치화한 패턴이메지를 데이터로서 바꾸어, 이 데이터에 여러가지의 처리를 행하여 양부판단을 한다.
이와같은 2치화된 패턴이메지의 처리로서는 종래부터 화소오퍼레이터에 의한 처리가 행하여지고 있으며, 예를들면 특개소59-74627(1984)호 공보에 개시되어 있다.
제14도 내지 제18도에, 화소오퍼레이터의 예로서 ＋자 오퍼레이터(OP)를 나타내고, 오퍼레이터(OP)는 서로 교차하는 4개의 가로대를 가진다.
제14도는 패턴으로서의 라인(L)에 결함(MIS)이 생긴 경우를 도시하고 있으며, 이 경우에는 오퍼레이터(OP)의, 라인(L)에 평행한 가로대가 라인(L)상에 있으며, 라인폭은 라인(L)과 직교하는 가로대가 측정한다. 제14도에 도시된 예에서는 5화소의 폭이면 측정되어, 이 라인폭이 소정의 임계치를 밑돌고 있으면 이것으로 결함(MIS)으로서 검지한다.
그러나, 제14도에 도시하는 것과 같은 결함(MIS)이 반드시 현실의 라인(L)에 있어서의 결함을 의미하지 않고, 패턴이메지를 2치화 하는데 라인의 에지에서 기인하는 양자화 오차가 일어나게 된다.
또, 제15도 내지 제17도에 도시하는 것과 같이, 세로방향으로 달리는 2개의 라인(L)의 사이에 단락(SC)이 경사가 생겨있는 경우에는 ＋자 오퍼레이터(OP)가 어느위치에 있어도 가로방향의 가로대의 화소가 모두 "1"로 되는 것이 아니어서, 단락(SC)을 검지가 불가능하게 된다. 똑같이 제18도에 도시하는 것처럼 라인(L)에 있어서의 경사의 단선 혹은 불접속도 검출할 수 없다.
즉 종래의 ＋자 오퍼레이터(OP)에 의한 검사에서는, 라인(L)등의 패턴의 이상에 대하여 오류보고를 얻을 때가 있다고 하는 문제점이 있었다.
본 발명은 프린트 기판상에 형성된 배선패턴을 검사하는 방법에 관한 것이다.
본 발명에 따르면, 검사방법은 : (a) 상기 배선패턴의 이메지를 얻는 과정과 ; (b) 상기 이메지 오퍼레이터가 복수의 화소열로 형성된 복수의 오퍼레이터 가로대를 각각 가지고, 이메지 오퍼레이터가 제1데이터 어레이를 이메지로 작용하고 제1데이터 어레이는 데이터값의 복수열을 형성된 제1복수의 데이터 가로대를 각각 가지는 과정과 ; (c) 제1데이터 어레이를 데이터값의 단일열을 형성하는 제2복수의 데이터 가로대의 각각을 가지는 제2데이터 어레이로 변환하는 과정과 ; (d) 제2데이터 어레이의 기능으로 배선패턴을 검사하는 과정으로 이루어진다.
바람직하게는, 이메지 오퍼레이터가 잘 규정되어서 복수의 오퍼레이터 가로대가 이메지 오퍼레이터의 중앙에서 서로 교차한다. 본 발명의 상술된 실시예에서는, 복수의 오퍼레이터 가로대가 방사상 패턴으로 형성된다.
제2데이터 어레이로 제1데이터 어레이의 변환은 단일열의 데이터값을 얻는 복수열의 데이터값을 논리연산이 작용하는 과정을 통해서 이행된다.
본 발명의 실시예에 있어서, 복수형태의 논리연산은 이미 결정된다. 상기와 같은 것 중 하나가 이메지 오퍼레이터의 중앙에 대응하는 제1데이터 어레이의 중앙에서 데이터값의 기능으로 선택된다. 선택된 하나는 복수열의 데이터값을 단일열의 데이터값으로 변환하는데 사용된다.
본 발명에 있어서, 이메지 오퍼레이터를 작용함으로써 얻어지는 제1데이터 어레이는 대상화소상의 화소데이터를 나타낼뿐 아니라, 대상화소에 이웃하는 화소의 데이터까지도 나타낸다. 이것은 이메지 오퍼레이터안의 각 가로대가 복수의 오퍼레이터 가로대로 구성되어, 이메지상의 복수화소열이 고려되어지기 때문이다. 제1데이터 어레이는 제2데이터 어레이로 변환되고, 그안에 대상선상의 각 화소데이터와 이웃한 선이 합성하게 된다. 소수에러가 이메지 데이터상에 존재해도, 에러는 변환을 통해 보상되어, 배선패턴상에 오류정보를 제공하지 않는다.
그래서, 패턴의 비정상에서 오류정보를 감소하는 것과 패턴검사의 신뢰성을 향상시키는 것이 가능하다.
또한, 본 발명은 본 방법을 이행하기에 작동가능한 장치를 제공하는데 있다.
따라서, 본 발명의 목적은 패턴불량에 대한 오류검출에 기인하지 않고서 고신뢰성으로 이행되는 패턴검사에서 프린트기판의 패턴검사의 개선을 제공하는데 있다.
본 발명의 전술한 이외 목적, 특징, 형태와 잇점은 첨부도면과 관련하여 행하여지는 본 발명의 다음의 상세한 설명으로부터 더욱 명확해진다.
제2a도는, 본 발명의 한 실시예를 적용하는 패턴검사장치의 전체구성을 도시하는 블럭도이다. 스테이지(10)상에는, 검사대상이 되는 프린트기판(11)이 배치된다. 프린트기판(11)은, 라인방향 X마다에, 그 이메지를 판독장치(20)에 의하여 주사선 순차로 판독되면서, 반송반향 Y로 보내어진다. 판독장치(20)은, 수천소자를 가진 복수개의 CCD를 라인방향 X에 직열배열한 것으로서 화소마다에 프린트기판(11)의 패턴을 판독한다. 판독된 화상데이터는, 2치화 회로(21a,21b)에 보내어진다. 2치화 회로(21a)는, 후술하는 홀이메지원신호(HIS0)를 생성하며, 2치화 회로(21b)는 후술하는 패턴이메지 원신호(PIS0)를 생성한다. 신호(HIS0, PIS0)는 공히, 패턴 검사회로(30)에 입력된다.
패턴검사회로(30)는, 후술하는 기능을 가지며, 랜드를 포함한 배선패턴 및 이것과 스루홀과의 상대적 위치관계를 검사하여, 그 결과를 중앙 연산장치(MPU)(50)에 준다.
MPU(50)는, 제어계(51)를 통하여 장치 전체를 제어한다. 제어계(51)는 패턴검사회로(30)에서 얻어진 데이터의 어드레스를 특정하기 위한 X-Y 어드레스 등을 생성한다. 또, 이 X-Y 어드레스를 스테이지 구동계(52)에도 주어 스테이지(10)의 반송기구를 제어한다.
CRT는 MPU(50)에서의 지령을 받아서, 각종의 연산결과, 홀이메지와 같은 다양한 연산결과를 나타낸다. 키보드(70)는, MPU(50)에 대하여 여러가지의 명령을 입력하기 위하여 이용된다.
옵션부(80)에는, 결함확인 장치(81), 결함품제어장치(82) 및 결함위치 마킹장치(83) 등이 배치된다. 결함확인장치(81)는 확대이메지 형태로 CRT(60)에 검지된 결함을 표시하는데 사용된다. 또 결함품제거장치(82)는, 결함을 가진 프린트기판(11)을 검출하면 그 프린트기판(11)을 불량품용 트레이등에 반송하기 위한 장치이다. 또 결함위치 마킹장치(83)는, 프린트기판(11)상의 결함부분에 직접, 또는 그 부분에 해당하는 시트상의점에 마킹을 행하기 위한 장치이다. 이들의 장치는 필요에 응하여 부착된다.
제3a도는 본 발명에 채용된 판독광하계는 제2a도에 나타난 스테이지(10)과 판독장치(20)로 이루어져 있다.
제3a도에 있어서, 광원(22)에서의 빛은, 하프미러(23)에서 반사되어 스테이지(10)상의 프린트기판(11)상에 조사된다. 프린트기판(11)상에는, 하층으로 이용되는 베이스플레이트(B), 라인(L), 스루홀(H) 및 그 둘레의 랜드(R)가 존재한다. 프린트기판(11)에서의 반사광은 히프미러(23)를 통과하여, 렌즈(25)를 통하여, 판독장치(20)내에 설치된 CCD(24)에 입사된다. CCD(24)는, 반송방향 Y에 보내어지는 프린트기판(11)상의 베이스플레이트(B), 라인(L), 스루홀(H), 랜드(R)등에서의 반사광을 선순차로 판독해 나간다.
제4도는 제3a도의 A-A'선에 있어서 판독된 신호파형을 도시하는 그래프와, 프린트기판상의 2차원 에리어에 대한 각 신호파형을 합성하여 얻어지는 패턴의 한 예를 도시하는 도면이다.
제4도의 신호파형에 도시하는 것처럼, 베이스플레이트(B)에 있어서는 반사광은 비교적 적게, 임계치 TH1, TH2(TH1<TH2)의 사이의 신호레벨이 생성된다. 배선패턴(P)(라인 L 및 랜드 R)는, 구리등의 금속에 의하여 형성되어 있으므로, 이 부분에서의 반사광은 많고, 임계치(TH2) 이상의 신호레벨이 생성된다. 스루홀(H)에 있어서는, 반사광은 거의 없고, 임계치(TH1) 이하의 레벨의 신호가 생성된다. 또, 통상 스루홀(H)와 랜드(R)와의 사이나, 라인(L)과 베이스플레이트(B)와의 사이에는, 에지(E)가 존재한다. 이 부분에는 불균일이나 경사가 존재하며, 이 부분에서의 반사광 레벨은, 그의 임계치(TH1,TH2)와의 사이에 있으며, 특히 일정한 값을 취하지 않으므로 양자화(量子化) 오차가 생기기 쉽다.
판독장치(20)에서의 신호는, 제2a도의 2치화 회로(21a,21b)에 있어서 임계치(TH1,TH2)를 각각 이용하여 2치화 된다. 2치화 회로(21a)는, 스루홀(H)를 나타내는 홀이메지(HI)를 생성하며, 2치화 회로(21b)는 배선패턴(P)를 나타내는 패턴이메지(PI)를 생성한다. 이 2개의 이메지(HI,PI)가 후술하는 처리에 필요한 신호로서 이용된다.
제3b도는, 판독광학계의 다른 예를 도시하는 도면이다. 광원(22a)에서의 빛은, 제3a도에 도시하는 예와 같이, 반사광으로서 하프미러(23) 및 렌즈(25)를 통하여 판독장치(20)내의 CCD(24)상에 조사된다. 이 예에 있어서는, 더욱 스테이지(10)의 뒷쪽에 광원(22b)가 구비되어 있으며, 스루홀(H)에 있어서, 신호레벨이 가장 높게, 라인(L) 및 랜드(R)로 된 배선패턴(P)에 있어서, 신호레벨이 중간정도, 베이스플레이트(B) 및 에지(E)에 있어서 신호레벨이 비교적 낮게 된다.
또, 다른 예로서, CCD(24)를 2열이상 준비된다. 광원(22a)에 의하여, 라인(L) 및 랜드(R)로 된 배선패턴(P)를 검출하여, 광원(22b)에 의하여 스루홀(H)만을 검출한다. 이메지 신호는 후단에 설치된 각 2치화회로에 출력되게 된다.
제2b도는, 제2a도에 도시하는 패턴검사회로(30)의 내부구성을 도시하는 블럭도이다.
제2a도의 2치화 회로(21a,21b)에서 생성된 홀이메지 원신호(HIS0), 패턴이메지 원신호(PIS0)는, 인터페이스(31)를 통하여 노이즈필터(32a,32b)에 각각 주어진다. 노이즈필터(32a,32b)는 평활화 처리등을 행하여, 노이즈를 제거하고, 홀이메지 신호(HIS), 패턴이메지 신호(PIS)를 각각 생성한다.
홀이메지 신호(HIS)와 패턴이메지 신호(PIS)는 어느쪽도, 비교검사회로(33), DRC(Design Rule Check)회로(34), 스루홀 검사회로(35)의 모두에 주어진다.
비교검사 회로(33)은, 홀이메지 신호(HIS) 및 패턴이메지 신호(PIS)와, 미리 준비된 기준 프린트기판에 대하여 얻어진 이메지 신호와를 비교조합하여, 그것들이 상호에 다른 부분을 결합으로서 특정하는 회로이다. 기준 프린트기판으로서는, 검사대상이 되는 프린트기판(11)과 동일종류도, 또 미리 양품이라고 판정된 프린트기판(11)이 이용된다.
수루홀 검사회로(35)는 프린트기판(11)상의 랜드(R)와 홀(H)과의 상대적 위치관계를 검출하여, 이것이 설계상의 값에서 이탈하고 있는지 않는지를 판정함으로써 프린트기판(11)의 양부검사를 하는 회로이다.
DRC 회로(34)의 각부의 구조·동작의 설명을 하기전에, 그 개요에 대하여 아래에 서술한다.
제1a도는 DRC 회로(34)의 개요를 도시하는 블럭도, 제1b도는 동회로(34)의 동작의 흐름을 도시하는 공정도이다.
복수열 오퍼레이터 처리부(36)는 스텝 S100,S101에 대응하여, 패턴이메지 복수열 오퍼레이터(MOP)(제6도)를 작용시키고, 그 동작결과는 외관상 ＋자 오퍼레이터(DOP)(제7도)와 분명히 같은 형태인 디지탈 데이타로 변환된다.
에러판정부(37)는 스텝 S102에 대응하여, 상기 오퍼레이터 DOP를 받아서 패턴의 이상을 검출하는 처리를 한다. 외관상 ＋자 오퍼레이터에서 데이터는 단일열의 2치 데이터로 구성되는 각 4개를 가지는 외관상 ＋자 오퍼레이터(DOP)를 형성하므로, 에러판정부(37)은 종래의 ＋자 오퍼레이터로서 같은 회로로 된다(제14도∼제18도).
제5도는 복수열의 오퍼레이터 처리부(36)의 구성을 도시한다. 이메지 데이터는 2차원 데이터 어레이로 배열되는 각 주사선용의 패턴이메지 신호 혹은 한셋트의 온라인 쉬트트레지스터(SR) 및 제5도의 사각블럭으로 도시되는 한셋트의 하나의 화소 쉬프트레지스터에 의해 나타낸다. 중앙의 3개의 컬럼과 3개의 로에서의 하나의 화소 쉬프트레지스터의 각 출력은 처리블럭(G)으로 주어지도록 추출된다. 처리블럭(G)에 입력되는 한셋트의 신호는 복수열 오퍼레이터(MOP)가 이메지 데이터로 인가된 결과를 나타내는 데이터이다.
제6도는 오퍼레이터(MOP)에서 화소배치를 도시한다. 복수열 오퍼레이터(MOP)는 서로 교차하는 수평가로대(AH)와 수직가로대(AV)로 이루어지고 방사상 오퍼레이터 패턴을 형성한다. 각 가로대는 11개의 화소의 단위가로대(UA) 혹은 3개열로 이루어진 복수열 가로대이고 교차영역은 3×3=9 화소로 이루어진 화소매트릭스이다. 단위가로대는 화소가로대의 인접다발로 형성된다.
수평가로대(AH)는 X 방향으로 평행이고, 수직가로대(AV)는 Y 방향에 평행이다. 또 다른 관점에서, 오퍼레이터(MOP)는 수평 복수열 가로대의 직렬쌍과 수직 복수열 가로대의 직렬쌍과 3×3=9화소를 이루는 화소매트릭스에 대응하는 교차영역으로 이루어진다.
복수열 오퍼레이터(MOP)는 복수의 복수열 가로대(AH, AV)를 가지는 논리 오퍼레이터와 동등하다. 복수열 가로대(AH, AV)의 각각은 단위가로대(UA)의 인접다발로 구성된다.
각 단위가로대(UA)에서 각 유니트셀(UC)은 이메지 데이터내의 각 화소로부터 논리 "1"레벨을 추출하게 연산가능한 단위 오퍼레이터와 동일하고, 다른 화소에 논리 "0"레벨을 제공한다.
한편, 각 단위셀(UC)는 AND 회로 중 하나의 입력을 화소 이메지 데이터이고 다른 단을 논리 "1"레벨에 고정된다.
편의상 각 화소를 좌표계로 지정하기 위하여, X 방향으로 평행한 u축, Y 방향으로 평행한 v축으로 생각하여, 각각의 단위를 1화소로 하여, 원점을 중심 0에 맞춘다. 그리고 오퍼레이터(MOP)중의 화소를 A(u,v)의 형으로 나타낸다. 예를들면 중심 0에서 X 방향으로 (＋2)화소, Y 방향에 (＋1)화소의 위치에 있는 화소는 A(＋2,＋1)와, 또 중심 0에서 X 방향에 (-1)화소, Y 방향에 (＋4)화소의 위치에 있는 화소는 A(-1,＋4)라고 나타내는 것으로 한다. 중심 0은 A(0,0)라고 나타낼 수도 있다.
처리부(36)은 상기 복수열 오퍼레이터(MOP)가 복수열 가로대로 이루어진 2치 데이터의 복수 ＋자 어레이를 구하도록 각 화소에 대한 이메지 데이터를 인가하도록 동작하게 된다. 2치 데이터의 복수 ＋자 어레이는 외관상 ＋자 오퍼레이터(DOP)에 대응하는 2치 데이터의 단일 ＋자 어레이 안으로 처리블럭(G)에 의해 변환된다. 블럭(G)의 회로구성은 후에 기술된다. 또한 ＋자의 오퍼레이터(DOP)는 복수열 오퍼레이터(MOP)로서 같은 방법으로 나타나게 된다.
제7도에 도시하는 것처럼, 중심 0에서 X 방향에 -3화소의 위치에 있는 화소는 DA(-3,0), 중심 0에서 Y 방향에 ＋3화소의 위치에 있는 화소는 DA(0,＋3)이라고 표기한다. 오퍼레이터(MOP)의 경우와 같이 중심 D0는 DA(0,0)라 나타낼 수도 있다.
이하, 이메지 데이터에 대한 복수열 오퍼레이터(MOP)가 외관상 ＋자 오퍼레이터에 인가된 결과를 변환하는 기술에 대해 설명한다. 제8도는 제1b도의 스텝 S101의 상세도이다. 우선 복수열 오퍼레이터(MOP)의 중심 0이 작용하고 있는 화소가 "0"인지 "1"인지를 조사한다(처리스텝 S201). 라인(L)상의 양자화결함(MIS)의 제10도에 나타난 경우에 있어서, 중심화소(0)상의 2치 이메지 데이터는 :
0(=A(0,0))=1 ………………………………………………………………(1)
이다.
그래서 처리는 처리스텝 S202로 진행해서, 어떤 u에 대해 다음식(2)이 성립하는지 않는지를 조사해서
A(u,u ＋1)＋A(u,0)＋A(u,-1)=1…………………………………………(2)
이다.
단 심볼, "＋"는 논리합을 의미한다.
만약 식(2)이 만족하면, 2치 데이터 :
DA(u,0)=1……………………………………………………………………(3)
는 외관상 ＋자 오퍼레이터(DOP)에서 위치 u상의 화소에 주어진다(처리스텝 S203).
제10도에 나타난 예에서, 다음식(4)은 베이스플레이트(B)상의 화소를 만족시키게 된다.
A(-4,-1)=A(-4,0)=A(-4,＋1)=0……………………………………(4)
따라서, 2치 데이터 :
DA(-4,0)=0 ……………………………………………………………… (5)
는 화소 DA(-4,0)에 주어진다.
라인(L)의 중심부근에서는, 다음식(6)이
A(-1,-1)=A(-1,0)=A(-1,＋1)=1 …………………………………(6)
만족되고,
DA(-1,0)=1 ………………………………………………………………(7)
이 얻어진다.
양자화 결함(MIS)이 생긴부분에서는, 식
A(-3,-1)=A(-3,＋1)=1
A(-3,0)=1 …………………………………………………………………(8)
이 되고, 그러므로, 2치 데이터 :
DA(-3,0)=1…………………………………………………………………(9)
는 외관상 ＋자 오페레이터(DOP)상의 화소 DA(-3,0)에 주어져서, 외관상 ＋자 오퍼레이터 상에서 양자화결함(MIS)은 없어진다.
제12도는 그 결과 얻어진 외관상 ＋자 오퍼레이터가 도시된다. 외관상 오퍼레이터(DOP)상에 양자화결함이 나타나지 않고, 폭(W)을 가진 라인(L)과 Y 방향으로 따라서 그의 연장된 방향(LD)은 X 방향으로 연속적으로 정합된 "1"의 화소수를 계산함으로써 양자화결함의 영향없이 검출된다. 제11도에 나타난 대로, 2개의 라인(L) 사이에서 단락부(SC)가 존재할때 u의 모든값에 대한 다음식(10)과 식(11)이 처리스텝 S204, S205에서,
DA(u, 0)=1…………………………………………………………………(10)
DA(0,-1)=DA(0, 0)=DA(0,＋1)=1 …………………………………(11)
이 된다.
그 결과, 제13도의 외관상의 ＋오퍼레이터는 단락부(SC)가 존재하고, 그 폭이 검출된다.
이상은 중심 0이 "1"의 경우를 나타내었으나, "0"의 경우도 같다(처리스텝 S206).
예를들면 제19도에 도시하는 것처럼 라인(L)이 단선되어 있으면, 복수열 오퍼레이터(MOP)가 단선부분에 작용하고 있는 경우에는, 복수개 오퍼레이터(MOP)에서 얻어진 외관상의 ＋자 오퍼레이터(DOP)로서의 2치 데이터는 모든(u)의 값에 대하여 다음식(12)으로 주어진다.
DA(u, 0)=0………………………………………………………………(12)
그래서 단선부는 검출된다.
즉, 실시예에서, 중심 0이 "1"의 경우에는 오퍼레이터(MOP)의 폭방향에 인접한 3개의 화소중, 하나라도 "1"인 것이 있으면, 대응하는 오퍼레이터(DOP)의 화소를 논리 "1"로 하여, 중심 0이 "0"의 경우에는 오퍼레이터(MOP)의 폭방향에 인접한 3개의 화소중 하나라도 "0"인 것이 있으면, 대응하는 오퍼레이터(DOP)의 화소를 논리 "0"으로 하는 것이다.
이와같은 처리는 처리블럭(G)에서 행하여진다(제5도). 각 처리블럭(G)은, 예를들면 제9도에 도시하는 것과 같은 간단한 논리회로로 구성되어, 그 논리연산은
D01×(M1×M2×M3)＋D0×(M1＋M2＋M3) …………………………(13)
단 M1, M2, M3는 복수열 오퍼레이터(MOP)를 통해서 교차방향에 인접한 3개의 화소상의 2치 데이터를 나타낸다.
D0는 중심화소(0)상의 2치 데이터이고 ; D0는 중심화소(0)상의 2치 데이터(D0)의 반전이고 ; 심볼 "×"는 논리적을 나타내고 ; 심볼 "＋"는 논리합을 나타낸다.
단지 오퍼레이터(DOP)의 중심(D0)의 값에 대하여는 처리블럭(G)을 통하지 않고 오퍼레이터(MOP)의 중심 0의 값을 그대로 이용하면 된다.
지금, 외관상 ＋오퍼레이터(DOP)의 데이터를 사용하는 에러판정을 이행하는 방법을 기술한다.
우선 양자화 오차의 회복이나 단락의 경우에 대하여 서술한다.
＋자 오퍼레이터 DOP의 데이터 중에서
DA(u, v)=1………………………………………………………………(14)
가 모든 u에 대하여 성립하는지, 혹은 모든 v에 대하여 성립하는가를 안다. 모든 u에 대하여 (14)가 성립하면 라인(L)의 달리는 방향(LD)은 X 방향이며, 모든 v에 대하여 (14)가 성립하면 라인(L)가 달리는 방향 LD는 Y 방향이라고 판정한다. 어떠한 경우에도 성립하지 않으면 라인(L)의 검출은 없었다고 판정된다.
그리고, 이와같이 라인(L)가 달리는 방향(LD)가 정하여 졌으므로 이것과 직교하는 방향을 라인상의 폭방향으로 하여, 연속하는 "1"의 수를 구한다. 제12도와 같이 라인(L)이 달리는 방향(LD)이 Y방향(v 방향)이며, X 방향(u 방향)에서는 DA(-3, 0)에서 DA(+3,0)의 7화소가 연속하여 "1"이므로 라인(L)의 폭(W)은 7이라고 판정된다. 복수열 오퍼레이터(MOP)를 사용한 연산처리가 없으면, 제14도와 같이 양자화 오차에 따라서 폭(W)이 5이라고 오판정 되는 경우도 있으나, 이 실시예에 있어서는 상기에서 서술한 처리에 의하여 오판정을 회피할 수 있다.
제13도의 경우에는, 라인(L)이 달리는 방향(LD)가 X 방향(u 방향)이라고 판정되어, Y 방향(v 방향)에서는 DA(0,-1)에서 DA(0,+1)의 3화소가 연속하여 "1"이므로 이 라인(L)의 폭(W)은 3이라고 판정된다.
그러나, 여기서 라인폭의 최소허용치(Wmin)을 예를들면 4로 하여두고, 이것보다 작은 폭을 가진 라인(L)은 표준이라는 뜻의 판단기준을 만들어 둔다. 그렇게하면 여기서 라인(L)이라 판정된 부분은 이상(여기서는 단란(SC))이라고 되므로, 에러판정부(37)은 에러신호(ER)를 출력한다(제1a도).
또, 제19도에 도시하는 것과 같이 미소한 단선이 있는 경우에는, 중심 D0가 "0"의 경우의 판정에 의하여, 식(12)의 성립과,
DA(0, -2)=DA(0,+2)=1………………………………………………(15)
의 성립으로 단선이라고 판단하여, 에러신호(ER)를 출력한다.
(1) 상기 실시예에 있어서는 복수열 오퍼레이터(MOP)는 그 열폭을 3화소로 하였으나, 이 열폭을 5화소등으로 증가시켜도 된다. 이 열폭을 증가함으로써, 특히 단락(SC)나 단선이 X 방향, Y 방향에 대하여 경사지게 형성되어 있는 경우에 있어서 본 발명의 효과가 크게 된다. 또 배선패턴(P)의 특징에 대응하여, 각 가로대의 연장하는 방향에 따라서 열폭을 다르게 하여도 된다.
(2) 상기 실시예에 있어서는 복수열 오퍼레이터는 X 방향, Y 방향에만 그 가로대를 연장하고 있었으나, 제20도에 도시하는 것처럼 이들의 방향과 45°,135°의 각도를 이루는 방향에 가로대를 가지고 있도록 된다. 이것에 의하여, 라인 L나 단락(SC)나 단선이, X 방향에 대하여 45°, 135°의 각도를 이루어 달리고 있는 경우에 있어서 본 발명의 효과가 크게된다. 또, 배선패턴 P의 특징에 의하여, 각 가로대의 연장하는 방향에 따라서 열폭을 다르게 하여도 된다.
본 발명이 자세하고 분명하게 기술되었으나 이는 설명과 예제일뿐 본 발명의 기술사상을 벗어남이 없이 다양한 변형이 이루어짐을 알수 있다.

Claims (16)

  1. 프린트기판상에 형성되는 배선패턴을 검사하는 방법에 있어서, (a) 상기 배선패턴의 이메지를 얻는 과정과 ; (b) 복수의 데이터값열로 형성되는 복수의 제1데이터 가로대를 각각을 가지는 제1데이터 어레이를 얻기 위해 상기 이메지로 복수의 화소열을 형성하는 복수의 가로대 이메지 오퍼레이터를 인가하는 과정과 ; (c) 상기 제1데이터를 어레이를, 단일열의 데이터값으로 형성되는 복수의 제2데이터 가로대를 각각 가지는 제2데이터 어레이로 변환하는 과정과 ; (d) 상기 제2데이터 어레이의 기능으로서 상기 배선패턴을 검사하는 과정을 구비한 배선패턴 검사방법.
  2. 청구범위 제1항에 있어서, 과정(b)는 : (b-1) 상기 복수의 화소열이 병렬화소열의 근접다발로 형성되도록 상기 이메지 오퍼레이터를 규정하는 과정과 ; (b-2) 상기 이메지상에 각 화소를 일렬로 선택하는 과정과 ; (b-3) 상기 이메지 오퍼레이터의 중앙을 상기 이메지의 각 화소에 정합하는 동안 이메지 오퍼레이터를 상기 이메지에 작용시키는 과정을 구비한 배선패턴 검사방법.
  3. 청구범위 제2항에 있어서, 과정 (b-1)은 : (b-1-1) 상기 복수의 오퍼레이터 가로대가 상기 이메지 오퍼레이터의 상기 중앙에서 서로 교차하도록 상기 이메지 오퍼레이터를 규정하는 과정을 구비한 배선패턴 검사방법.
  4. 청구범위 제3항에 있어서, 과정(b-1-1)은 : (b-1-1) 상기 복수의 오퍼레이터 가로대가 방사상 패턴을 형성하도록 상기 이메지 오퍼레이터를 규정하는 과정을 구비한 배선패턴 검사방법.
  5. 청구범위 제4항에 있어서, 과정(c)은 : (c-1) 상기 데이터값의 상기 단일열을 얻기위해 상기 데이터값의 복수열로 논리연산을 작용하는 과정을 구비한 배선패턴 검사방법.
  6. 청구범위 제5항에 있어서, 과정(c-1)은 : (c-1-1) 제1형태의 논리연산과 제2형태의 논리연산을 결정하는 과정과 ; (c-1-1) 상기 이메지 오퍼레이터의 상기 중앙에 대응하는 상기 제1데이터 어레이의 중앙에서 상기 이메지 데이터의 데이터값을 얻는 과정과 ; (c-1-3) 상기 제1데이터 어레이의 상기 중앙에서 상기 데이터값의 기능으로써 상기 제1 및 제2형태의 논리연산 중 하나를 선택하는 과정과 ; (c-1-4) 상기 제1 및 제2형태의 논리연산을 상기 데이터값의 단일열을 얻기 위해 상기 복수의 데이터값열로 적용하는 과정을 구비한 배선패턴 검사방법.
  7. 청구범위 제6항에 있어서, 과정(c-1-4)은 : 상기 복수의 데이터 가로대를 횡단하는 각 방향으로 상기 복수의 데이터 가로대를 정합하는 회소데이터값의 각 열에 상기 제1 및 제2형태의 논리연산을 적용하는 과정을 구비한 배선패턴 검사방법.
  8. 청구범위 제3항에 있어서, 과정(d)은 : (d-1) 상기 제2의 복수의 가로대에서 각 가로대의 연장된 방향에 따라서 정합되고 같은 논리레벨을 가지는 다수의 화소를 검출하는 과정과 ; (d-2) 상기 다수의 화소를 상기 배선패턴을 검사하기 위해 임계수와 비교하는 과정을 구비한 배선패턴 검사방법.
  9. 프린트기판상에 형성되는 배선패턴을 검사하는 장치에 있어서, (a) 상기 배선패턴의 이메지를 얻기 위한 수단과 ; (b) 복수의 데이터값열로 형성되는 복수의 제1데이터 가로대를 각각을 가지는 제1데이터 어레이를 얻기 위해 상기 이메지로 복수의 화소열을 형성하는 복수의 가로대의 각각을 가지고 이메지 오퍼레이터를 적용하기 위한 수단과 ; (c) 상기 제1데이터 어레이를 데이터값의 단일열로 형성되는 제2복수의 데이터 가로대의 각각을 가지는 제2데이터 어레이로 변화하기 위한 수단과 ; (d) 상기 제2데이터 어레이의 기능으로서 상기 배선패턴을 검사하기 위한 수단을 구비한 배선패턴 검사장치.
  10. 청구범위 제9항에 있어서, 상기 수단(b)은 : (b-1) 상기 복수의 화소열이 병렬화소열의 인접한 다발을 형성하기 위하여 상기 이메지 오퍼레이터를 보지하기 위한 수단과 ; (b-2) 상기 이메지상에 각 화소를 일렬로 선택하기 위한 수단과 ; (b-3) 상기 이메지의 상기 각 화소의 상기 이메지 오퍼레이터의 중앙을 정합하는 동안에 상기 이메지 오퍼레이터를 상기 이메지에 작용위해 상기 수단(b-1)에 상기 이메지 데이터를 전달하기 위한 수단을 구비한 배선패턴 검사장치.
  11. 청구범위 제10항에 있어서, 상기 수단(b-1)은 : (b-1-1) 상기 복수의 오퍼레이터 가로대가 상기 이메지 오퍼레이터의 상기 중앙에서 서로 교차하도록 상기 이메지 오퍼레이터를 보지하기 위한 수단을 구비한 배선패턴 검사장치.
  12. 청구범위 제11항에 있어서, 상기 수단(b-1-1)은 : 상기 복수의 오퍼레이터 가로대가 방사상 패턴을 형성하도록 상기 이메지 오퍼레이터를 보지하기 위한 수단을 구비한 배선패턴 검사장치.
  13. 청구범위 제12항에 있어서, 상기 수단(c)은 : (c-1) 데이터값의 상기 단일열을 얻기위해 상기 복수열의 데이터값으로 논리연산을 적용하기 위한 수단을 구비한 배선패턴 검사장치.
  14. 청구범위 제13항에 있어서, 제1형태의 논리연산과 제2형태의 논리연산은 미리 결정되고 ; 상기 수단(c-1)은 : (c-1-1) 상기 이메지 오퍼레이터의 상기 중앙에 대응하는 상기 제1데이터 어레이의 중앙에서 상기 이메지 데이터의 데이터값을 얻기위한 수단과 ; (c-1-2) 상기 제1데이터 어레이의 상기 중앙에서 상기 데이터값의 기능으로써 상기 제1 및 제2형태의 논리연산중 하나를 선택하기 위한 수단과 ; (c-1-3) 상기 제1 및 제2형태의 논리연산 중 상기 하나를 상기 데이터값의 단일열을 얻기위해 상기 데이터의 복수열로 작용하기 위한 수단을 구비한 배선패턴 검사장치.
  15. 청구범위 제14항에 있어서, 상기 수단(c-1-3)은 : 상기 복수의 데이터 가로대를 횡단하는 각 방향으로 상기 복수의 가로대를 정합하는 화소데이터값의 각 열에서 상기 제1 및 제2형태의 논리연산을 작용하기 위한 수단을 구비한 배선패턴 검사장치.
  16. 청구범위 제15항에 있어서, 상기 수단(d)은 : (d-1) 상기 제2의 복수의 가로대에서 각 가로대의 연장된 방향에 따라서 정합되고 같은 논리레벨을 가지는 다수의 화소를 하기 위한 수단과 ; (d-2) 상기 다수의 화소를 상기 배선패턴을 검사하기 위해 임계수와 비교하기 위한 수단을 구비한 배선패턴 검사장치.
KR1019910020843A 1990-11-27 1991-11-21 프린트기판상의 패턴을 검사하는 방법 및 장치 KR940006220B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-327165 1990-11-27
JP2327165A JPH0769155B2 (ja) 1990-11-27 1990-11-27 プリント基板のパターン検査方法

Publications (1)

Publication Number Publication Date
KR940006220B1 true KR940006220B1 (ko) 1994-07-13

Family

ID=18196036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910020843A KR940006220B1 (ko) 1990-11-27 1991-11-21 프린트기판상의 패턴을 검사하는 방법 및 장치

Country Status (5)

Country Link
US (1) US5384711A (ko)
EP (1) EP0488206B1 (ko)
JP (1) JPH0769155B2 (ko)
KR (1) KR940006220B1 (ko)
DE (1) DE69128697D1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859923A (en) * 1992-12-29 1999-01-12 Cognex Corporation Mark quality inspection apparatus and method
JPH09172299A (ja) * 1995-12-20 1997-06-30 Matsushita Electric Ind Co Ltd 基板認識装置
US5760893A (en) * 1996-12-24 1998-06-02 Teradyne, Inc. Method and apparatus for inspecting component placement and solder connection in printed circuit board manufacture
US6072897A (en) * 1997-09-18 2000-06-06 Applied Materials, Inc. Dimension error detection in object
JP2888829B1 (ja) * 1998-06-05 1999-05-10 日本特殊陶業株式会社 ランド付基板の検査装置
DE19825829C2 (de) * 1998-06-10 2000-07-27 Leica Microsystems Verfahren zur Bestimmung des Abstandes P einer Kante eines Strukturelementes auf einem Substrat
US6154567A (en) * 1998-07-01 2000-11-28 Cognex Corporation Pattern similarity metric for image search, registration, and comparison
US7016539B1 (en) 1998-07-13 2006-03-21 Cognex Corporation Method for fast, robust, multi-dimensional pattern recognition
JP4013551B2 (ja) * 2000-04-27 2007-11-28 セイコーエプソン株式会社 透孔内異物検査方法及び透孔内異物検査装置
DE10043726C2 (de) * 2000-09-05 2003-12-04 Atg Test Systems Gmbh Verfahren zum Prüfen von Leiterplatten mit einem Paralleltester und eine Vorrichtung zum Ausführen des Verfahrens
US6959112B1 (en) 2001-06-29 2005-10-25 Cognex Technology And Investment Corporation Method for finding a pattern which may fall partially outside an image
US7190834B2 (en) * 2003-07-22 2007-03-13 Cognex Technology And Investment Corporation Methods for finding and characterizing a deformed pattern in an image
WO2005010561A2 (en) * 2003-07-22 2005-02-03 L-3 Communications Security and Detection Systems Corporation Methods and apparatus for detecting objects in baggage using x-rays
US8081820B2 (en) 2003-07-22 2011-12-20 Cognex Technology And Investment Corporation Method for partitioning a pattern into optimized sub-patterns
US8437502B1 (en) 2004-09-25 2013-05-07 Cognex Technology And Investment Corporation General pose refinement and tracking tool
US20060147707A1 (en) * 2004-12-30 2006-07-06 Jian Meng Compacted, chopped fiber glass strands
US8103085B1 (en) 2007-09-25 2012-01-24 Cognex Corporation System and method for detecting flaws in objects using machine vision
US9679224B2 (en) 2013-06-28 2017-06-13 Cognex Corporation Semi-supervised method for training multiple pattern recognition and registration tool models
CN109142358B (zh) * 2018-08-22 2020-09-29 王天骄 基于神经网络的金属材料力学性能测试方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8320016D0 (en) * 1983-07-25 1983-08-24 Lloyd Doyle Ltd Apparatus for inspecting printed wiring boards
JPS60263807A (ja) * 1984-06-12 1985-12-27 Dainippon Screen Mfg Co Ltd プリント配線板のパタ−ン欠陥検査装置
IL79098A0 (en) * 1985-07-15 1986-09-30 Visionetics Corp Fine flaw detector for printed circuit boards
US5011960A (en) * 1988-05-20 1991-04-30 Fujitsu Limited Wiring pattern detection method and apparatus
JPH0291504A (ja) * 1988-09-28 1990-03-30 Ricoh Co Ltd 微細パターンの断面プロファイルの検査方法
US5214712A (en) * 1990-09-11 1993-05-25 Matsushita Electric Industrial Co., Ltd. Pattern inspection system for inspecting defect of land pattern for through-hole on printed board

Also Published As

Publication number Publication date
US5384711A (en) 1995-01-24
JPH04194608A (ja) 1992-07-14
EP0488206A3 (en) 1994-06-15
EP0488206B1 (en) 1998-01-14
DE69128697D1 (de) 1998-02-19
JPH0769155B2 (ja) 1995-07-26
EP0488206A2 (en) 1992-06-03

Similar Documents

Publication Publication Date Title
KR940006220B1 (ko) 프린트기판상의 패턴을 검사하는 방법 및 장치
US7260256B2 (en) Method and system for inspecting a pattern
US7646908B2 (en) Defect detection apparatus and defect detection method
EP0467149B1 (en) Method of and device for inspecting pattern of printed circuit board
KR900007434B1 (ko) 패턴 검사 장치
US4707734A (en) Coarse flaw detector for printed circuit board inspection
JP2005529388A (ja) パターン検査方法
EP0466013B1 (en) Method of and device for inspecting pattern of printed circuit board
JPH0160767B2 (ko)
JP4230880B2 (ja) 欠陥検査方法
US5272761A (en) Method and apparatus for inspecting line width on printed board
USRE38716E1 (en) Automatic visual inspection system
JP2696000B2 (ja) プリント基板のパターン検査方法
EP0488188B1 (en) Method of and apparatus for inspecting the width of a wiring line on a printed board
JP3368644B2 (ja) 配線パターン検査装置及びその方法
JP3042939B2 (ja) 画像処理による傷検査方法
JPH05129397A (ja) 異物検出方法及び装置
JPH063541B2 (ja) パターン検査装置
JP2737467B2 (ja) 配線パターン検査装置
JPH0478854A (ja) 配線パターン検査装置
JPH05135157A (ja) 実装基板外観検査装置
JPH05343900A (ja) 回路基板実装状態検査装置
Ong et al. Dynamic Alignment for real-time CAD-driven PCB inspection
JPH0743753B2 (ja) 外観検査装置
JPH06323825A (ja) 印刷されたマークの検査装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010705

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee