JPH04194608A - プリント基板のパターン検査方法 - Google Patents

プリント基板のパターン検査方法

Info

Publication number
JPH04194608A
JPH04194608A JP2327165A JP32716590A JPH04194608A JP H04194608 A JPH04194608 A JP H04194608A JP 2327165 A JP2327165 A JP 2327165A JP 32716590 A JP32716590 A JP 32716590A JP H04194608 A JPH04194608 A JP H04194608A
Authority
JP
Japan
Prior art keywords
operator
pattern
line
printed circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2327165A
Other languages
English (en)
Other versions
JPH0769155B2 (ja
Inventor
Takao Kanai
孝夫 金井
Hitoshi Atsuta
熱田 均
Yoshiisa Sezaki
吉功 瀬崎
Ichiro Bandai
萬代 一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP2327165A priority Critical patent/JPH0769155B2/ja
Priority to US07/791,063 priority patent/US5384711A/en
Priority to KR1019910020843A priority patent/KR940006220B1/ko
Priority to EP91120263A priority patent/EP0488206B1/en
Priority to DE69128697T priority patent/DE69128697D1/de
Publication of JPH04194608A publication Critical patent/JPH04194608A/ja
Publication of JPH0769155B2 publication Critical patent/JPH0769155B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/60Analysis of geometric attributes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30141Printed circuit board [PCB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Quality & Reliability (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Image Analysis (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、プリント基板のパターン検査方法に関する
〔従来の技術〕
電子部品の小形軽量化、高性能化に伴なって、プリント
基板回路の配線パターンも微細化、高密度化が進んでお
り、ラインの細線化、スルーホールの小径化等が要求さ
れている。
このような細線化されたラインについては、以前と比較
して一層その幅や断線、又は短絡等の検査、管理が重要
になっている。
この配線パターンの検査、管理に際しては、プリント基
板を後述する様に光電走査し、配線パターンを二値化し
たパターンイメージをデータとして用い、このデータに
種々の処理をおこなって良否判断を行なう。
このような二値化されたパターンイメージの処理として
は従来より画素オペレータによる処理が行なわれており
、例えば特開昭59−74627号公報に開示されてい
る。
第14図乃至第18図に、画素オペレータの例として十
字オペレータOPを用いた場合を示す。
第14図はパターンとしてのラインLに欠陥MIsが生
じた場合を示しており、この場合にはオペレータOPの
、ラインLに平行な腕がラインL上にあり、ライン幅は
ラインLと直交する腕か測定する。ここでは、5画素の
幅であると測定され、このライン幅が所定の値を下まわ
っていればこれを欠陥MISとして検知する。
〔発明が解決しようとする課題〕
しかし、第14図に示すような欠陥MISが必ずしも現
実のラインLにおける欠陥を意味しない場合がある。後
述するように、光電走査によってパターンを二値化する
際に、このエッヂ部分は不安定となり、量子化誤差によ
りこれをもラインLの欠陥MISであると判別してしま
う場合である。
また、第15図乃至第17図に示す様に、縦方向に走る
2つのラインLの間に短絡SCが斜めに生していた場合
には、十字オベータOPがどの位置にあっても横方向の
腕の画素が全て“1”となることがなく、短絡SCを検
知することかできない。同様に第18図に示すように、
ラインLにおける斜めの断線をも検出てきない。
即ち従来の十字オペレータOPによる処理では、ライン
Lなどのパターン異常についていわゆる虚報を得ること
があるという問題点があった。
この発明は以上の問題点を解消するためになされたもの
で、ラインなとのパターン異常における虚報をなくし、
信頼性の高いプリント基板のパターン検査方法を得るこ
とを目的とする。
〔課題を解決するための手段〕
この発明のプリント基板のパターン検査方法は、配線パ
ターンを有するプリント基板を光電走査して画素ごとに
読取った画像データに基づいて、上記配線パターンの検
査を行う、プリント基板のパターン検査方法であって、
上記画像データに基づいて、上記配線パターンのイメー
ジを求める工程と、複数列からなる腕を複数有するオペ
レータを上記配線パターンのイメージに作用させ、その
作用結果に基づき前記腕のそれぞれについて複数列内の
論理演算を行い、見かけ上のオペレータを求める工程と
、上記見かけ上のオペレータのデータが所定の範囲内に
あるか否かを求める工程とを備える。
〔作用〕
この発明においては、パターンイメージに作用させたオ
ペレータの腕のそれぞれについて、その複数の列内で所
定の演算をおこなうことにより、周囲の状況をも考慮し
て見かけ上のオペレータをもとめる。この見かけ上のオ
ペレータのデータを処理することにより、周囲の状況を
も考慮したパターン異常を検出する。
〔実施例〕
A、全体構成と概略動作 第2A図は、この発明の一実施例を適用するパターン検
査装置の全体構成を示すブロック図である。
ステージ10上には、検査対象となるプリント基板11
が配置される。プリント基板11は、ライン方向Xごと
に、そのイメージを読取装置20によって走査線順次に
読みとられながら、搬送方向Yに送られる。読取装置2
0は、数千素子を有するCCD複数個をライン方向Xに
直列配列したものであり、画素ごとにプリント基板11
のパターンを読み取る。読み取られた画像データは、2
値化回路21a、21bに送られる。2値化回路21a
は、後述するホールイメージ原信号HIS。を生成し、
2値化回路21bは後述するパターンイメージ原信号P
 I Soを生成する。信号HISo、PISoは共に
、パターン検査回路30に入力される。
パターン検査回路30は、後述する機能を有し、配線パ
ターン(ランドを含む)や、これとスルーホールとの相
対的位置関係を検査し、その結果を中央演算装置(MP
U)50に与える。
MPU50は、制御系51を介して、装置全体を制御す
る。制御系51は、パターン検査回路30において得ら
れたデータのアドレスを特定するためのX−Yアドレス
などを生成する。また、このX−Yアドレスをステージ
駆動系52にも与えて、ステージ10の搬送機構を制御
する。
CRT60は、MPU50からの指令を受けて、各種の
演算結果、例えばホールイメージなどを表示する。キー
ボード70は、MPU50に対して種々の命令を入力す
るために用いられる。
オプション部80には、欠陥確認装置81.欠陥品除去
装置82および欠陥位置マーキング装置83などが配置
される。欠陥確認装置81は、検出された欠陥を、例え
ばCRT60上に拡大して表示するための装置である。
また、欠陥品除去装置82は、欠陥を有するプリント基
板11を検出したら、そのプリント基板11を不良品用
トレーなどに搬送するための装置である。また、欠陥位
置マーキング装!F83は、プリント基板11上の欠陥
部分に直接、または、その部分に該当するシート上の点
にマーキングを行うための装置である。
これらの装置は必要に応じて取り付けられる。
B、読取り光学系 第3A図は、第2A図に示すステージ10.プリント基
板11および読取装置20などによって構成される読取
り光学系の一例を示す図である。
第3A図において、光源22からの光は、ハーフミラ−
23で反射されてステージ10上のプリント基板11上
に照射される。プリント基板ll上には、下地となるベ
ースB、ラインL、スルーホールHおよびそのまわりの
ランドRが存在する。
プリント基板11からの反射光はハーフミラ−23を通
過し、さらにレンズ25を介して、読取装置20内に設
けられたCCD24に入射される。
CCD24は、搬送方向Yに送られるプリント基板11
上のベースB、ラインL、スルーホールH2ランドRな
どからの反射光を線順次に読取っていく。
第4図は第3A図のA−A’線において読み取られた信
号波形を示すグラフと、この信号波形を合成して得られ
るパターンの一例を示す図である。
第4図の信号波形に示すように、ベースBにおいては反
射光は比較的少く、閾値THI、TH2(THI <T
H2)の間のレベルの信号が生成される。配線パターン
P(ラインL及びランドR)は、銅などの金属によって
形成されているので、この部分での反射光は多く、閾値
TH2以上のレベルの信号が生成される。また、スルー
ホールHにおいては、反射光はほとんど無く、閾値TH
I以下のレベルの信号が生成される。さらに、通常スル
ーホールHとランドRとの間や、ラインLと下地Bとの
間には、エツジEが存在する。この部分にはガタつきや
傾斜が存在し、この部分での反射光レベルは、はぼ閾値
THIと閾値TH2との間にあり、特に一定の値を取ら
ないので量子化誤差が生じやすい。
読取装置20からの信号は、第2A図の2値化回路21
a、21bにおいて、例えば閾値THI。
TH2をそれぞれ用いて2値化される。2値化回路21
aは、スルーホールHを示すホールイメージH1を生成
し、2値化回路21bは配線パターンP(ラインL及び
ランドR)を示すパターンイメージPIを生成する。こ
の2つのイメージHI。
PIが、後述する処理に必要な信号として用いられる。
第3B図は、読取光学系の他の例を示す図である。光源
22aからの光は、第3A図に示す例と同様に、反射光
としてハーフミラ−23およびレンズ25を介して読取
装置20内のCCD24上に照射される。この例におい
ては、さらにステージ10の裏側に光源22bか備えら
れており、スルーホールHを通過した光もCCD24上
に照射される。従って、スルーホールHにおいて、信号
レベルが最も高く、配線パターンP(ラインL及びラン
ドR)において、信号レベルが中程度、ベースBおよび
エツジEにおいて信号レベルか比較的低くなる。
さらに、他の例として、CCD24を2列以上用意し、
光源22aによって、配線パターンP(ラインL及びラ
ンドR)を検出し、光源22bによってスルーホールH
のみを検出し、それらのデータを別々に後段の2値化回
路に出力するように構成してもよい。
C,パターン検査回路 第2B図は、第2A図に示すパターン検査回路30の内
部構成を示すブロック図である。
第2A図の2値化回路21a、21bで生成されたホー
ルイメージ原信号HIS  、パターンイメージ原信号
PISoは、インターフェース31を介してノイズフィ
ルタ32a、32bにそれぞれ与えられる。ノイズフィ
ルタ32a、32bは平滑化処理などを行って、ノイズ
を除去し、ホールイメージ信号H1s、パターンイメー
ジ信号PIsをそれぞれ生成する。
ホールイメージ信号HISとパターンイメージ信号PI
Sはどちらも、比較検査回路33.DRC(Desl、
gn Ru1e Check)回路34.スルーホール
検査回路35のすべてに与えられる。
比較検査回路33は、ホールイメージ信号HIS及びパ
ターンイメージ信号PISと、あらかじめ準備された基
準プリント基板について得られたイメージ信号とを比較
照合し、それらが相互に異なる部分を欠陥として特定す
る回路である。基準プリント基板としては、検査対象と
なるプリント基板11と同一種類で、かつあらかじめ良
品であると判定されたプリント基板が用いられる。この
方法(比較法)はたとえば本出願人による特開昭60−
263807号公報に開示されている。
スルーホール検査回路35はプリント基板]1上のラン
ドRとホールHとの相対的位置関係を検出し、これが設
計上の値から逸脱しているかどうかを判定することによ
ってプリント基板11の良否検査を行う回路である。こ
の検査方法については、たとえば本出願人による特願平
1−82117号に開示されている。
D、DRC回路 (D−1)、概要 DRC回路34の各部の構造・動作の説明をする前に、
その概要について以下に述べる。
第1A図はDRC回路34の概要を示すプロ・ンク図、
第1B図は同回路34の動作の流れを示すフローチャー
トである。
複数列オペレータ処理部36はステップ5100.51
01に対応し、パターンイメージP1に複数列オペレー
タMOPを作用させることにより、見かけ上、従来の十
字オペレータと同一であるオペレータDOPを求める。
エラー判定部37はステップ5102に対応し、上記オ
ペレータDOPを受けてパターンの異常を検出する処理
を行なう。エラー判定部37に送られるのは見かけ上の
十字オペレータDOPであるから、従来のオペレータO
Pに対応するものと同構成のものを用いることができる
(D−2)  複数列オペレータによる処理第5図に複
数列オペレータ処理部36の構成を示す。パターンイメ
ージ信号PISをシフトレジスタ群で2次的に展開しく
第1B図のステ・ノブ5100)、これら展開された画
素上に複数列オペレータMOPを作用させる。
第6図にオペレータMOPの概念を示す。ここではX、
Y方向共に長さが11画素、列幅が3画素のものを例示
した。便宜上各画素を指定するために、X方向に平行な
U軸、Y方向に平行なV軸を考え、それぞれの単位を1
画素とし、原点を中心Oに合わせる。そしてオペレータ
MOP中の画素をA (u、v)の形で表わす。例えば
中心O力・らX方向へ+2画素、Y方向へ+1画素の位
置1こある画素はA (+2.+1)と、又中心O力)
らX方向へ一1画素、Y方向へ+4画素の位置1こある
画素はA (−1,+4)と表わすことにする。中心O
はA (0,0)と表わす二ともてきる。
処理部36は上記複数列オペレータM OP +、:お
いて演算を行ない、見かけ上の十字オペレータDOPを
求める。そこでこのオペレータDOPも同様に表記を行
なう。第7図に示すように、中心OからX方向へ一3画
素の位置にある画素はDA(−3,0)、中心0からY
方向へ+3画素の位置にある画素はDA (0,+3)
と表記する。MOPの場合と同様、中心DoはDA (
0,0)と表わすこともてきる。
以下、複数列オペレータMOPから十字オペレータDO
Pを求める手法について説明する。第8図は第1B図の
ステップ5101の詳細である。
まず複数列オペレータMOPの中心0が作用している画
素が“Ooか“1′かを調べる(ステ・ンブ5201)
。例えば第10図に示す場合(ラインL上に量子化欠陥
MISがある場合)には、0 (−A (0,0) )
 −1・・・(1)である。よってステップ5202へ
と流れ、あるUに対して A (u、+1)+A (u、0) +A (u、  −1) =1  ・・・(2)(演算
は論理和) が成立するか否かを調べ、(2)式を満足すれば、見か
け上の十字オペレータDOPの、位置Uにある画素につ
いて DA (u、  0) −1−(3) とする(ステップ5203)。
第10図においては、下地Bの部分は例えばA (−4
,−1)−A (−4,0)−A (−4,+1) −
0・・・(4)より DA (−4,0)−0・・・(5) となる。またラインLの中心付近では例えばA (−1
,−1)−A (−1,0)−A <−1,+1)−1
・ (6) より DA (−1,0) −1=(7) となる。
量子化欠陥M I Sが生した部分では、A (−3,
−1)−A (−3,+1.)−1゜A (−3,0)
 −0・・(8) より DA (−3,0)−1・(9) を得て、量子化欠陥MISを修復することかできる。
結局得られた見かけ上の十字オペレータDOPは第12
図の様になり、後述する手法によりその走る方向LDが
Y方向て幅WのラインLを検出したことになる。
また第11図に示すように、2つのラインL間で短絡部
SCが存在する場合には、全てのUに対して DA (u、  O) = 1          −
110>となり、またY方向に対しても(ステップ52
04、 5205) DA  (0,−1)  −DA  (0,0)−DA
  (0,+1)  −1・・・(11)となり、結局
第13図のオペレータDOPを得て、その走る方向LD
がX方向で幅WのラインLを検出したことになる。
以上は中心0が“1”の場合を示したが0”の場合も同
様である(ステップ5206)。
例えば第19図に示すようにラインLが断線しており、
複数列オペレータMOPが断線部分に作用している場合
には、複数オペレータMOPから得られた見かけ上の十
字オペレータDOPとしてのデータは全てのUに対して DA (u、 O) =O−・(12)となる。
即ち、中心0が“1′の場合にはオペレータMOPの幅
方向に隣接した3つの画素のうち、1つでも1”のもの
があれば、対応するオペレータDOPの画素を“1°と
し、中心Oが“0”の場合にはオペレータMOPの幅方
向に隣接した3っの画素のうち1つでも“0“のものが
あれば、対応するオペレータDOPの画素を“0”とす
るのである。
このような処理は第5図の処理ブロックGて行なわれる
。処理ブロックGは、例えば第9図に示すような簡単な
論理回路で構成され、その論理式%式%) (演算は論理積又は論理和、Ml、M2.M3は幅方向
に隣接し、た3つの画素の出力を示す。)で表わされる
但しオペレータDOPの中心Doの値については処理ブ
ロックGを通さずにオペレータMOPの中心0の値をそ
のまま用いればよい。
(D−3)、  エラー判定 (D−2)に述べた処理によって得た見かけ上の十字オ
ペレータDOPのデータを用いてエラー判定を行なう方
法について説明するが、前述の様に二の部分は従来のオ
ペレータOPに対応するものと同様であるので簡単に述
べる。
まず量子化誤差の修復や短絡の場合について述べる。
十字オペレータDOPのうち、 DA (u、  v) = 1          =
i14)が全てのUについて成立するか、あるいは全て
のVについて成立するかを知る。全てのUについて(1
4)が成立すればラインLの走る方向LDはX方向であ
り、全てのVについて(14)が成立すればラインLの
走る方向LDはX方向であると判定する。
いずれの場合にも成立しなければラインLとしての検出
はなかったと判定される。
さて、このようにラインLの走る方向LDが定まったの
でこれと直交する方向をライン上の幅方向とし、連続す
る“1”の数を求める。第12図のようにラインLの走
る方向LDがX方向(V方向)であり、X方向(U方向
)ではDA (−3゜0)からDA (+3.0)の7
画素が連続して“1”であるのでラインLの幅Wは7で
あると判定される。複数列オペレータMOPを使用した
演算処理がなければ、第14図のように量子化誤差によ
って幅Wが5であると誤判定される場合もあるが、この
実施例においては(D−2)で述べた処理により誤判定
を回避できる。
第13図の場合には、ラインLの走る方向LDがX方向
(U方向)であると判定され、X方向(V方向)ではD
A (0,−1)からDA (0゜+1)の3画素が連
続して“1゛であるのてこのラインLの幅Wは3である
と判定される。
しかし、ここでライン幅の最小許容値Wainを例えば
4としておき、これよりも小さな幅を有するラインLは
異常である旨の判断基準を設けておく。するとここでラ
インLと判定された部分は異常(ここでは短絡SC)で
あるとされるので、エラー判定部37はエラー信号ER
を出力する(第1A図)。
また、第19図に示される様に微少な断線があった場合
には、中心DOが“0”の場合の判定により、(12)
の成立と、 DA (0,−2) −DA (屹+2)−1・・・(
15) の成立を以て断線であると判断し、エラー信号ERを出
力する。
E、変形例 この発明にかかるパターンの検査方法は上記実施例に限
定されるものではなく、以下の様な変形例においてもそ
の効果を奏する。
(1)上記実施例においては複数列オペレータMOPは
その列幅を3画素としたが、この列幅を5画素などに増
してもよい。この列幅を増すことにより、特に短絡SC
や断線がX方向、X方向に対して斜めに形成されている
場合においてこの発明の効果が大きくなる。また、配線
パターンPの特徴に対応して、各腕の延びる方向によっ
て列幅を異なるようにしてもよい。
(2)上記実施例においては複数列オペレータはX方向
、X方向にのみその腕を延ばしていたが、第20図に示
すようにこれらの方向と45”、135°の角度を成す
方向に腕を有していてもよい。
これにより、ラインLや短絡SCや断線が、X方向に対
して45’、135’の角度を成して走っている場合に
おいてこの発明の効果が大きくなる。
また、配線パターンPの特徴により、各腕の延びる方向
によって列幅を異なるようにしてもよい。
〔発明の効果〕
この発明のプリント基板のパターン検査方法では、パタ
ーンイメージに作用させるオペレータとして、複数列か
らなる腕を有するものを使用し、しかも、その腕につい
て複数列内の論理演算を行って得た見かけ上のオペレー
タに基づいて、パターン異常を判定する。そして、見か
け上のオペレータのデータには、複数列のデータすなわ
ち周囲の状況も考慮されているため、ライン等のパター
ンの異常における虚報をなくし、パターン検査の信頼性
を高くすることができる。
【図面の簡単な説明】
第1A図はDRC回路34の構成を示すブロック図、 第1B図はDRC回路34の動作の流れを示すフローチ
ャート、 第2A図はこの発明の一実施例を適用するパターン検査
装置の全体構成を示すブロック図、第2B図はパターン
検査回路30の構成を示すブロック図、 第3A図及び第3B図は光電走査による読取を示す概念
図、 第4図は第3A図によって読みとられた信号波形及びそ
れを合成して得られるパターンを示す図、第5図は複数
列オペレータ処理部36の構成を示すブロック図、 第6図は複数列オペレータMOPの概念図、第7図は見
かけ上の十字オペレータDOPの概念図、 第8図は複数列オペレータMOPから見かけ上の十字オ
ペレータDOPを得るフローチャート、第9図は第5図
内の処理ブロックGの構成図、第10図乃至第13図及
び第19図はこの発明の一実施例を示す図、 9J14図乃至第18図は従来の技術の問題点を示す図
、 第20図はこの発明の他の実施例のオペレータを示す図
である。 11・・・プリント基板、 36・・・複数列オペレータ処理部、 37・・・エラー判定部、 P・・・配線パターン、  PI・・・パターンイメー
ジ、L・・・ライン、     Ll・・・ラインイメ
ージ、W・・・ライン幅、  MOP・複数列オペレー
タ、DOP・・・見かけ上のオペレータ

Claims (1)

    【特許請求の範囲】
  1. (1)配線パターンを有するプリント基板を光電走査し
    て画素ごとに読取った画像データに基づいて、上記配線
    パターンの検査を行う、プリント基板のパターン検査方
    法であって、 (a)上記画像データに基づいて、上記配線パターンの
    イメージを求める工程と、 (b)複数列からなる腕を複数有するオペレータを上記
    配線パターンのイメージに作用させ、その作用結果に基
    づき前記腕のそれぞれについて複数列内の論理演算を行
    い、見かけ上のオペレータを求める工程と、 (c)上記見かけ上のオペレータのデータが所定の範囲
    内にあるか否かを求める工程と、 を備えるプリント基板のパターン検査方法。
JP2327165A 1990-11-27 1990-11-27 プリント基板のパターン検査方法 Expired - Fee Related JPH0769155B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2327165A JPH0769155B2 (ja) 1990-11-27 1990-11-27 プリント基板のパターン検査方法
US07/791,063 US5384711A (en) 1990-11-27 1991-11-12 Method of and apparatus for inspecting pattern on printed board
KR1019910020843A KR940006220B1 (ko) 1990-11-27 1991-11-21 프린트기판상의 패턴을 검사하는 방법 및 장치
EP91120263A EP0488206B1 (en) 1990-11-27 1991-11-27 Method of and apparatus for inspecting connection pattern on a printed circuit board
DE69128697T DE69128697D1 (de) 1990-11-27 1991-11-27 Verfahren und Gerät zur Prüfung von Verbindungen auf einer gedruckten Leiterplatte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2327165A JPH0769155B2 (ja) 1990-11-27 1990-11-27 プリント基板のパターン検査方法

Publications (2)

Publication Number Publication Date
JPH04194608A true JPH04194608A (ja) 1992-07-14
JPH0769155B2 JPH0769155B2 (ja) 1995-07-26

Family

ID=18196036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2327165A Expired - Fee Related JPH0769155B2 (ja) 1990-11-27 1990-11-27 プリント基板のパターン検査方法

Country Status (5)

Country Link
US (1) US5384711A (ja)
EP (1) EP0488206B1 (ja)
JP (1) JPH0769155B2 (ja)
KR (1) KR940006220B1 (ja)
DE (1) DE69128697D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002156342A (ja) * 2000-09-05 2002-05-31 Atg Test Systems Gmbh & Co Kg 回路基板を試験する方法およびこの方法を実施する装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859923A (en) * 1992-12-29 1999-01-12 Cognex Corporation Mark quality inspection apparatus and method
JPH09172299A (ja) * 1995-12-20 1997-06-30 Matsushita Electric Ind Co Ltd 基板認識装置
US5760893A (en) * 1996-12-24 1998-06-02 Teradyne, Inc. Method and apparatus for inspecting component placement and solder connection in printed circuit board manufacture
US6072897A (en) * 1997-09-18 2000-06-06 Applied Materials, Inc. Dimension error detection in object
JP2888829B1 (ja) * 1998-06-05 1999-05-10 日本特殊陶業株式会社 ランド付基板の検査装置
DE19825829C2 (de) * 1998-06-10 2000-07-27 Leica Microsystems Verfahren zur Bestimmung des Abstandes P einer Kante eines Strukturelementes auf einem Substrat
US6154567A (en) * 1998-07-01 2000-11-28 Cognex Corporation Pattern similarity metric for image search, registration, and comparison
US7016539B1 (en) 1998-07-13 2006-03-21 Cognex Corporation Method for fast, robust, multi-dimensional pattern recognition
TW502111B (en) * 2000-04-27 2002-09-11 Seiko Epson Corp Inspection method for foreign matters inside through hole
US6959112B1 (en) 2001-06-29 2005-10-25 Cognex Technology And Investment Corporation Method for finding a pattern which may fall partially outside an image
US7613316B2 (en) * 2003-07-22 2009-11-03 L-3 Communications Security and Detection Systems Inc. Methods and apparatus for detecting objects in baggage
US7190834B2 (en) * 2003-07-22 2007-03-13 Cognex Technology And Investment Corporation Methods for finding and characterizing a deformed pattern in an image
US8081820B2 (en) 2003-07-22 2011-12-20 Cognex Technology And Investment Corporation Method for partitioning a pattern into optimized sub-patterns
US8437502B1 (en) 2004-09-25 2013-05-07 Cognex Technology And Investment Corporation General pose refinement and tracking tool
US20060147707A1 (en) * 2004-12-30 2006-07-06 Jian Meng Compacted, chopped fiber glass strands
US8103085B1 (en) 2007-09-25 2012-01-24 Cognex Corporation System and method for detecting flaws in objects using machine vision
US9679224B2 (en) 2013-06-28 2017-06-13 Cognex Corporation Semi-supervised method for training multiple pattern recognition and registration tool models
CN109142358B (zh) * 2018-08-22 2020-09-29 王天骄 基于神经网络的金属材料力学性能测试方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8320016D0 (en) * 1983-07-25 1983-08-24 Lloyd Doyle Ltd Apparatus for inspecting printed wiring boards
JPS60263807A (ja) * 1984-06-12 1985-12-27 Dainippon Screen Mfg Co Ltd プリント配線板のパタ−ン欠陥検査装置
IL79098A0 (en) * 1985-07-15 1986-09-30 Visionetics Corp Fine flaw detector for printed circuit boards
US5011960A (en) * 1988-05-20 1991-04-30 Fujitsu Limited Wiring pattern detection method and apparatus
JPH0291504A (ja) * 1988-09-28 1990-03-30 Ricoh Co Ltd 微細パターンの断面プロファイルの検査方法
US5214712A (en) * 1990-09-11 1993-05-25 Matsushita Electric Industrial Co., Ltd. Pattern inspection system for inspecting defect of land pattern for through-hole on printed board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002156342A (ja) * 2000-09-05 2002-05-31 Atg Test Systems Gmbh & Co Kg 回路基板を試験する方法およびこの方法を実施する装置

Also Published As

Publication number Publication date
DE69128697D1 (de) 1998-02-19
JPH0769155B2 (ja) 1995-07-26
EP0488206A2 (en) 1992-06-03
US5384711A (en) 1995-01-24
KR940006220B1 (ko) 1994-07-13
EP0488206A3 (en) 1994-06-15
EP0488206B1 (en) 1998-01-14

Similar Documents

Publication Publication Date Title
JPH04194608A (ja) プリント基板のパターン検査方法
JP4230880B2 (ja) 欠陥検査方法
JP4454428B2 (ja) 部品エッジ検出方法、部品エッジ検出プログラム及び検査装置
JP2696000B2 (ja) プリント基板のパターン検査方法
JPH0820214B2 (ja) プリント基板のライン幅検査方法
US6603875B1 (en) Pattern inspection method, pattern inspection apparatus, and recording medium which records pattern inspection program
JP2002267619A (ja) 欠陥検査方法及び装置
JP4357666B2 (ja) パターン検査方法および装置
JPH04184244A (ja) プリント基板のパターン検査方法
JP2601232B2 (ja) Icリードずれ検査装置
JP2819905B2 (ja) 配線パターン検査装置
JP2715634B2 (ja) 配線パターン検査装置
JP3189488B2 (ja) プリント配線基板の検査装置
KR20090109294A (ko) 반도체 기판의 광학적 검사 방법 및 그 장치
WO2001013333A1 (fr) Dispositif de controle de motifs et procede de controle de motifs
JPH0720061A (ja) プリント基板パターン検査装置
JP2701872B2 (ja) 面付パターンの欠陥検査装置
CN116818797A (zh) 基于机器视觉的pcb裸板自动检测方法和系统
JP2559921B2 (ja) プリント基板のパターン検査方法
KR100190707B1 (ko) 화상 처리 장치를 이용한 부품의 흡착 오류 검사장치및방법
JPH0619252B2 (ja) 印刷配線基板のはんだ付検査装置
JPH0763692A (ja) パターン欠陥検査方法及びその装置
JPH0526641A (ja) プリント基板のライン幅検査方法
JP2003270171A (ja) プリント回路板検査装置
JPH0830643B2 (ja) プリント基板のライン幅検査方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees