JPH0830643B2 - プリント基板のライン幅検査方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はプリント基板のライン幅検査方法に関す
る。

〔従来の技術〕

電子部品の小形軽量化、高性能化に伴なって、プリン
ト基板回路の配線パターンも微細化、高密度化が進んで
おり、ラインの細線化、スルーホールの小径化等が要求
されている。

このような細線化されたラインについては、以前と比
較して一層その幅の検査、管理が重要になっている。

この配線パターンのライン幅の検査、管理に際しては
ライン幅についてある許容値を設け、その範囲内にある
寸法を有するラインは良とし、その範囲外にある寸法を
有するラインは不良として良否判断を行なう。

このようなライン幅の自動的な検査においては従来よ
り画素オペレータによる処理が行なわれており、例えば
特開昭59−74627号公報に開示されている。

第13図（ａ）〜（ｄ）に画素オペレータの例として十
字オペレータOPを用いた場合を示す。

同図（ａ）はラインＬに欠陥MISが生じた場合を示し
ており、この場合にはオペレータOPの、ラインＬに平行
な腕L₁,L₂がラインＬ上にあり、ライン幅はラインＬと
直交する腕L₃,L₄が測定する。欠陥MIS部分ではライン幅
が所定の値を下まわっており、欠陥MISを検知する。

〔発明が解決しようとする課題〕

しかし、同図（ｂ）に示すようにランドＲ内にオペレ
ータOPが作用すると、このランドＲ内にピンホールPHが
あった場合に、これをもラインＬの欠陥MISであると判
別してしまう。同様にして配線パターンＰが同図（ｃ）
に示された電源ミックスパターンであったり、同図
（ｄ）に示されたロゴパターンであった場合にもライン
Ｌの欠陥MISとして判別してしまう。即ちラインＬ上以
外のところでもオペレータOPがライン幅異常と判別し、
いわゆる虚報となり検査の信頼性を著しく低下させると
いう問題点があった。

この発明は以上の問題点を解消するためになされたも
ので、ライン幅異常における虚報をなくし、信頼性の高
いプリント基板のライン幅検査方法を得ることを目的と
する。

〔課題を解決するための手段〕

請求項１の発明にかかるプリント基板のライン幅検査
方法では、配線パターンが形成されたプリント基板を光
電走査して画素ごとに読取った画像データに基づいて、
上記配線パターンに含まれるラインの幅の検査を行うに
あたって、まず、（ａ）上記画像データに基づいて、上
記配線パターンのイメージを求める。

次に、（ｂ）上記配線パターンのイメージの各部分の
うち、ひとつの方向へは所定長さ以上連続し、かつ上記
ひとつの方向に直交する方向へは上記所定長さ以下の広
がりを持った部分をライン部分として認識する。

また、（ｃ）上記ひとつの方向に直交する上記方向に
ついて上記ライン部分のライン幅を求めるとともに、
（ｄ）上記ライン幅が所定の範囲内にあるか否かを判定
することによって上記ライン幅の検査を行う。

また、（ｅ）上記検査結果を二次元的に展開してライ
ン幅マップを作成した後、（ｆ）所定方向に伸び、しか
もその外側付近の画素にのみ作用するオペレータを上記
ライン幅マップに作用させて上記工程（ｄ）でライン幅
が所定の範囲内にないと判定されたライン部分がライン
上の欠陥であるか否かを判定することによって上記検査
結果を訂正する。

なお、（ｂ）の工程において配線パターンのイメージ
の各部分の値の幅を求めている場合には、（ｃ）の工程
におけるライン幅の検出は、（ｂ）の工程で得られてい
る値を利用することによって行ってもよい。

一方、請求項２の発明にかかるプリント基板のライン
幅検査方法では、（ｇ）上記工程（ａ）で求められたイ
メージを二次元的に展開して２次元展開イメージを形成
した後、（ｈ）上記所定方向に伸び、しかもその中心付
近の画素にのみ作用するオペレータを上記２次元展開イ
メージに作用させて２本の平行ラインの存在の有無を判
別することによって上記工程（ｆ）を補正する。

〔作用〕

請求項１の発明においては、配線パターンのイメージ
の各部分のうち、ひとつの方向へは所定長さ以上連続
し、かつ上記ひとつの方向に直交する方向へは上記所定
長さ以下の広がりを持った部分をライン部分として認識
することによって、ライン部分とそれ以外の部分とを区
別できる。このため、ライン部分のみについて正確な幅
検査が可能である。

しかも、上記検査結果を二次元的に展開してライン幅
マップを作成することで、当該マップではラインがどの
方向に走っているかまたはランド上にあったのか等につ
いての情報は失われており、この中から真にラインの欠
陥であるもののみを検出することができる。

ここで、ライン幅マップを用いた判定（真にラインの
欠陥か否かの判定）では、２つの平行なラインが存在す
る場合、虚報を避けることができない。これに対し、請
求項２の発明においては、さらに上記工程（ａ）で求め
られたイメージを二次元的に展開して２次元展開イメー
ジを形成し、この２次元展開イメージから２本の平行ラ
インの存在の有無を判別することによって上記判定方法
の補正を行っているので、平行なラインの存在による虚
報を防止することができる。

〔実施例〕

A.全体構成と概略動作 第2A図は、この発明の一実施例を適用するパターン検
査装置の全体構成を示すブロック図である。

ステージ10上には、検査対象となるプリント基板11が
配置される。プリント基板11は、ライン方向Ｘごとに、
そのイメージを読取装置20によって走査線順次に読みと
られながら、搬送方向Ｙに送られる。読取装置20は、数
千素子を有するCCD複数個をライン方向Ｘに直列配列し
たものであり、画素ごとにプリント基板11のパターンを
読み取る。読み取られた画像データは、２値化回路21a,
21bに送られる。２値化回路21aは、後述するホールイメ
ージ原信号HIS₀を生成し、２値化回路21bは後述するパ
ターンイメージ原信号PIS₀を生成する。信号HIS₀,PIS₀
は共に、パターン検査回路30に入力される。

パターン検査回路30は、後述する機能を有し、配線パ
ターン（ランドを含む）や、これとスルーホールとの相
対的位置関係を検査し、その結果を中央演算装置（MP
U）50に与える。

MPU50は、制御系51を介して、装置全体を制御する。
制御系51は、パターン検査回路30において得られたデー
タのアドレスを特定するためのＸ−Ｙアドレスなどを生
成する。また、このＸ−Ｙアドレスをステージ駆動系52
にも与えて、ステージ10の搬送機構を制御する。

CRT60は、MPU50からの指令を受けて、各種の演算結
果、例えばホールイメージなどを表示する。キーボード
70は、MPU50に対して種々の命令を入力するために用い
られる。

オプション部80には、欠陥確認装置81,欠陥品除去装
置82および欠陥位置マーキング装置83などが配置され
る。欠陥確認装置81は、検出された欠陥を、例えばCRT
上に拡大して表示するための装置である。また、欠陥品
除去装置82は、欠陥を有するプリント基板11を検出した
ら、そのプリント基板11を不良品用トレーなどに搬送す
るための装置である。また、欠陥位置マーキング装置83
は、プリント基板11上の欠陥部分に直接、または、その
部分に該当するシート上の点にマーキングを行うための
装置である。これらの装置は必要に応じて取り付けられ
る。

B.読取り光学系 第3A図は、第2A図に示すステージ10,プリント基板11
および読取装置20などによって構成される読取り光学系
の一例を示す図である。

第3A図において、光源22からの光は、ハーフミラー23
で反射されてステージ10上のプリント基板11上に照射さ
れる。プリント基板11上には、下地となるベースB,ライ
ンL,スルーホールＨおよびそのまわりのランドＲが存在
する。プリント基板11からの反射光はハーフミラー23を
通過し、さらにレンズ25を介して、読取装置20内に設け
られたCCD24に入射される。CCD24は、搬送方向Ｙに送ら
れるプリント基板11上のベースB,ラインL,スルーホール
H,ランドＲなどからの反射光を線順次に読取っていく。

第４図は第3A図のＡ−Ａ′線において読み取られた信
号波形を示すグラフと、この信号波形を合成して得られ
るパターンの一例を示す図である。

第４図の信号波形に示すように、ベースＢにおいては
反射光は比較的少く、閾値TH1,TH2（TH1＜TH2）の間の
レベルの信号が生成される。配線パターンＰ（ラインＬ
及びライドＲ）は、銅などの金属によって形成されてい
るので、この部分での反射光は多く、閾値TH2以上のレ
ベルの信号が生成される。また、スルーホールＨにおい
ては、反射光はほとんど無く、閾値TH1以下のレベルの
信号が生成される。さらに、通常スルーホールＨとラン
ドＲとの間や、ラインＬと下地Ｂとの間には、エッジＥ
が存在する。この部分にはガタつきや傾斜が存在し、こ
の部分での反射光レベルは、特に一定の値を取らない
が、ほぼ閾値TH1と閾値TH2との間にある。

読取装置20からの信号は、第2A図の２値化回路21a,21
bにおいて、例えば閾値TH1,TH2をそれぞれ用いて２値化
される。２値化回路21aは、スルーホールＨを示すホー
ルイメージHIを生成し、２値化回路21bは配線パターン
Ｐ（ラインＬ及びラインＲ）を示すパターンイメージPI
を生成する。この２つのイメージHI,PIが、後述する処
理に必要な信号として用いられる。

第3B図は、読取光学系の他の例を示す図である。光源
22aからの光は、第3A図に示す例と同様に、反射光とし
てハーフミラー23およびレンズ25を介して読取装置20内
のCCD24上に照射される。この例においては、さらにス
テージ10の裏側に光源22bが備えられており、スルーホ
ールＨを通過した光もCCD24上に照射される。従って、
スルーホールＨにおいて、信号レベルが最も高く、配線
パターンＰ（ラインＬ及びラインＲ）において、信号レ
ベルが中程度、ベースＢおよびエッジＥにおいて信号レ
ベルが比較的低くなる。

さらに、他の例として、CCD24を２列以上用意し、光
源22aによって、配線パターンＰ（ラインＬ及びランド
Ｒ）を検出し、光源22bによってスルーホールＨのみを
検出し、それらのデータを別々に後段の２値化回路に出
力するように構成してもよい。

C.パターン検査回路 第2B図は、第2A図に示すパターン検査回路30の内部構
成を示すブロック図である。

第2A図の２値化回路21a,21bで生成されたホールイメ
ージ原信号HIS₀,パターンイメージ原信号PIS₀は、イン
ターフェース31を介してノイズフィルタ32a,32bにそれ
ぞれ与えられる。ノイズフィルタ32a,32bは平滑化処理
などを行って、ノイズ除去し、ホールイメージ信号HIS,
パターンイメージ信号PISをそれぞれ生成する。

ホールイメージ信号HISとパターンイメージ信号PISは
どちらも、比較検査回路33,DRC（Design Rule Check）
回路34,スルーホール検査回路35のすべてに与えられ
る。

比較検査回路33は、ホールイメージ信号HIS及びパタ
ーンイメージ信号PISと、あらかじめ準備された基準プ
リント基板について得られたイメージ信号とを比較照合
し、それらが相互に異なる部分を欠陥として特定する回
路である。基準プリント基板としては、検査対象となる
プリント基板11と同一種類で、かつあらかじめ良品であ
ると判定されたプリント基板が用いられる。この方法
（比較法）はたとえば本出願人による特開昭60−263807
号公報に開示されている。

スルーホール検査回路35はプリント基板11上のランド
ＲとホールＨとの相対的位置関係を検出し、これが設計
上の値から逸脱しているかどうかを判定することによっ
てプリント基板11の良否検査を行う回路である。この検
査方法については、たとえば本出願人による特願平１−
82117号に開示されている。

D.DRC回路 （Ｄ−１）．概要 DRC回路34の各部の詳細な構造・動作の説明をする前
に、その概要について以下に述べる。

第1A図はDRC回路34の概要を示すブロック図、第1B図
は同回路34の動作の流れを示すフローチャートである。

ライン及びライン幅検出部36はステップS100に対応
し、入力されたパターンイメージ信号PISの中からプリ
ント基板11上の配線パターンＰの幅を測定し、これがラ
インＬか否かを判断するライン検出信号LKを出力する回
路である。又MPU50からライン幅の所定の許容最大値W
_max及び許容最小値W_minを入力し、ラインＬが太ってい
る可能性を示す太り候補信号LFC,細っている可能性を示
す細り候補信号LTCを出力する。

ライン幅マップ作成部37はステップS200に対応し、ラ
イン検出信号LKのみで異常なラインＬか否かを判断せ
ず、ここでは図示しない後述のパターン検出信号XP,YP
をも考慮して判断することにより、虚報、例えばランド
Ｒ上でのパターンの幅がライン幅の許容値の最大値W_max
を超えていることをラインＬの幅の異常であるとするな
どの判断をなくし、真にラインＬ上にある場合のみ判断
する回路である。

タイミグ調整回路38は、ライン幅マップ作成部37であ
る処理時間を要して得られたライン上信号LSと、太り候
補信号LFC,細り候補信号LTCとをタイミングよく判定回
路39へ伝達させる遅延回路である。

判定回路39はステップS400に対応し、太り候補信号LF
Cや細り候補信号LTCを与えたパターンＰがラインＬであ
れば太り信号LF,細り信号LTを出力する。これらの信号L
F,LTのうちのいずれかが活性レベルになると、MPU50は
ライン幅の異常であると判断する。

（Ｄ−２）．ライン及びライン幅の検出 第５図はライン及びライン幅検出部36の概要を示すブ
ロック図であり、第９図及び第10図は第1B図のステップ
S101に相当する動作の流れを示すフローチャートであ
る。また第11図は第1B図のステップS102に、第12図はス
テップS103に相当するフローチャートである。

二次元展開部36aは、第９図のステップS300に対応し
てパターン信号PISを二次元的に展開してパターンイメ
ージPIを生成する回路であり、第６図に示すようにシフ
トレジスタ群から形成されている。同図において画素PI
Xはパターン信号PISを成す構成単位であるが、必ずしも
最小単位である必要はなく、所定の最小単位が複数個ま
とまったものでもよく、その場合には多数決等の方法に
より“0"か“1"に定められる。なおここでは配線パター
ンＰが存在することを示す信号は“1"であり、下地Ｂを
示す信号は“0"であるとしている。

シフトレジスタ群により二次元的に展開された画素PI
Xに対して十字オペレータOPを作用させてラインＬか否
かの判断と、パターンＰの幅Ｗを測定する。第６図にお
いてＯはオペレータOPの中心であり、Ｘ方向,Y方向（そ
れぞれ正負を含む）に腕が延びている。

第７図はＹ方向に走るラインＬにオペレータOPを作用
させた場合を示す。実際に作用されるのはラインイメー
ジLI及び下地イメージBIであるが、理解を容易にするた
めラインL,下地Ｂとも表記した。

さて、今オペレータOPの中心Ｏは“1"なる値を有する
画素PIX上にある。もし中心Ｏに対応する画素が“0"で
あれば、そこは下地Ｂであることになり、もはやパター
ンＰではなく、幅を測定する必要もないのでライン候補
信号LKOを“0"として出力する（第９図のステップS301,
S302）。ハード上は、第５図のANDゲート36f,36gに、二
次元展開部36aからＯ＝０を出力し、SX＝SY＝０としてO
Rゲート36jの出力であるライン候補信号LKOを“0"にす
る。

第７図に戻って中心Ｏに対応する画素PIXが“1"の場
合、即ちＯ＝１の場合にはオペレータの腕L₁〜L₄のそれ
ぞれ長さ、LD₁〜LD₄を求める（第９図のステップS301,S
303）。ハード上はプライオリティエンコーダ36b〜36e
によって、中心Ｏから遠ざかる方向で画素PIXの値“1"
をカウントする。第７図の場合では LD₁＝10,LD₂＝10 …（１） LD₃＝3,LD₄＝５ …（２） となる（中心Ｏはカウントしない）。

次に上記LD₁〜LD₄の値を用いて中心ＯがラインＬ上に
あるのか否か、また中心Ｏが在るパターンＰの幅を求め
る。第９図のステップS304,S305において腕L_i全ビット
で“1"ならば全ビット導体信号としてLO_i＝１とする
（ｉ＝１〜４のそれぞれについて処理する）。第７図の
場合には、L₁及びL₂が全ビット“1"であり、L₃及びL₄は
“0"を含むので、 LO₁＝1,LO₂＝１ …（３） LO₃＝0,LO₄＝０ …（４） となる。この全ビット導体信号の生成もプライオリティ
エンコーダ36b〜36eで行なわせる。

（３）式が成立するということは、配線パターンＰが
中心Ｏ付近でＹ方向に走っている可能性を示し、換言す
れば（３）式の成立を以って配線パターンＰがラインＬ
の可能性があると判断し、（４）式の腕長LD₃,LD₄から
ライン幅Ｗを求めればよいことになる。第10図はこの流
れを示したもので、第７図の場合にはステップS311で配
線パターンＰをラインＬであると判断し、ステップS312
でライン方向信号としてSY＝１とする。

ハード上ではANDゲート36fがONし、ライン方向信号SY
＝１がORゲート36jとマルチプレクサ36kに送られる。

ラインＬがＸ方向に走る場合も同様であり、ステップ
S311からステップS313へと流れ、ステップS314によりラ
イン方向信号をSX＝１とする。

ハード上ではANDゲート36gがONし、ライン方向信号SX
＝１がORゲート36jとマルチプレクサ36kに送られる。

中心ＯがＸ方向、あるいはＹ方向に走っているライン
Ｌ上にあると判断された場合には（ステップS311,S31
3）ライン候補信号LKOを“1"にする（ステップS315）。
ハード上ではORゲート36jがこれに対応している。

なおオペレータOPが電源パターン等の非常に広い配線
パターンＰに作用した場合には、腕L₁〜L₄及び中心Ｏの
全てのビットが“1"となり、 LO₁＝LO₂＝LO₃＝LO₄＝１ …（５） が成立する場合がある。この場合にはANDゲート36f,36g
はOFFとなり、ライン方向信号は、 SX＝SY＝０ …（６） となるのでORゲート36jはOFFし、ライン候補信号LKOは
“0"となりラインＬとは判断しない（ステップS316）。
これからわかるように腕長L₁〜L₄は想定されるライン幅
より長く設定する必要がある。

次に第11図に示されるステップS102において、ライン
幅Ｗを求める。第10図のステップS311,S313からわかる
ようにステップS102へ流れてくるのは SX＝０かつSY＝１ …（７） または SX＝１かつSY＝０ …（８） のいずれかの場合であるので、第11図のステップS317の
ようにSXの値のみでライン幅Ｗの計算の選択を行なって
よい。

上式（７）に該当する場合、即ちラインＬがＹ方向に
走っている可能性がある場合には、ステップS318によ
り、そのライン幅Ｗを、中心Ｏを考慮して Ｗ＝LD₃＋LD₄＋１ …（９） として求める。

ハード上では加算器36iによってLD₃＋LD₄＋１が求め
られ、マルチプレクサ36kの入力D₂に送られている。こ
のマルチプレクサ36kはSY＝１で出力ＱをD₂に等しくす
るように設けられており、結局（９）式の出力を得るこ
とができる。

上式（８）に該当する場合、即ちラインＬがＸ方向に
走っている可能性がある場合には、ステップS319により Ｗ＝LD₁＋LD₂＋１ …（10） として求める。

ハード上では、加算器36hによってLD₁＋LD₂＋１が求
められ、マルチプレクサ36kの入力D₁に送られている。
このマルチプレクサ36kはSX＝１で出力ＱをD₁に等しく
するように設けられており、結局（10）式の出力を得る
ことができる。

また、第８図は中心ＯがラインＬ上になく、ランドＲ
上にある場合を示す。腕L₁〜L₄の中で全ビット“1"とな
っているのはL₄のみであり、従って LO₁＝LO₂＝LO₃＝０ …（11） LO₄＝１ …（12） が成立する。よってステップS311,S313により中心Ｏは
ラインＬ上には存在していないと判断されてステップS3
16へ流れ、ライン候補信号LKOは“0"となる。ハード上
ではANDゲート36f,36gがOFFし、（６）が成立してい
る。

第1B図のステップS103及び第12図に対応するのが第５
図の比較器36l,36m及びその出力の論理積をとるANDゲー
ト36p,36q,36rである。

ライン候補信号LKOが“0"ならばANDゲート36p,36q,36
rはOFFしている（ステップS500）。ライン候補信号LKO
が“1"ならばステップS322,S324,S323にそれぞれ対応し
たANDゲート36p,36q,36rがONしている。

一方、マルチプレクサ36kから出力されたライン幅Ｗ
は比較器36l,36mにおいて、それぞれライン幅許容最大
値W_max,ライン幅許容最小値W_minと比較され、許容範囲
内にあるか否か判断される（ステップS320,S321）。よ
ってライン候補信号LKOが“1"のときのみ、即ちオペレ
ータOPが作用している位置がライン上にある可能性を有
するときのみ、ANDゲート36p,36q,36rによってそれぞれ
太り候補信号LFC,許容幅であることを示すライン検出信
号LK,細り候補信号LTCが出力される。

（Ｄ−３）．ライン幅マップの作成 第14図はライン幅マップ作成部37の構成を示すブロッ
ク図であり、第1B図のステップS200に対応する。

ライン及びライン幅検出部36で求まったライン検出信
号LKとパターンイメージ信号PISがそれぞれシフトレジ
スタ37a,37bに入力され、第５図の二次元展開部36aと同
様に、これらのデータを二次元的に展開する。

ライン検出信号LKは二次元的に展開されてライン幅マ
ップＭを形成し（ステップS201）、Ｘ方向のライン上検
出回路37c及びＹ方向のライン上検出回路37dに送られ、
それぞれライン上検出信号XC,YCを出力する。第15図に
Ｙ方向のライン上検出回路37dの構成例を示す。これは
十字オペレータOPのＹ方向の腕L₁,L₂のうち外側付近の
画素のみに作用するオペレータから成る。ここでは外側
５画素について作用する。

二次元的に展開されたパターンイメージ信号PIS2はＸ
方向のパターン上検出回路37e及びＹ方向のパターン上
検出回路37fに送られ、それぞれパターン検出信号XP,YP
を出力する。第16図にＹ方向のパターン上検出回路37f
の構成例を示す。これは十字オペレータOPのＹ方向の腕
L₁,L₂のうち、中心Ｏを除いた中心付近の画素にのみ作
用するオペレータから成り、中心Ｏを除いては、Ｙ方向
のライン上検出回路37dと相補的である。ここでは中心
付近10画素について作用する。

第19A図，第19B図はラインＬ上に欠陥MISがある場合
を示し、第19A図は信号PIS2を、また第19B図はこれに対
応するライン幅マップＭをそれぞれ概念的に示してい
る。但し説明の便宜上実際のパターンについての記号を
用いている。

第５図での比較器36l,36mの動作から明らかなよう
に、所定のライン幅許容範囲W_min〜W_maxにある画素のみ
がライン検出信号LKとして出力される。よって第19B図
のように、許容最大値W_maxよりも幅が大きいランドＲの
部分や、許容最小値W_minよりも幅が小さい欠陥MISの部
分は、ライン幅マップＭでは“0"となる。但し、ライン
及びライン幅検出部36においては全ビット信号LO₁〜LO₄
がラインＬの走る方向を判別し、これと直交する方向の
幅を測定したため、所定の許容範囲内にあるパターンの
みがライン検出信号LKとして出力されたが（第５図）、
一旦ライン検出信号LKを二次的に展開してライン幅マッ
プＭとすると（第19B図）、ラインＬがどの方向に走っ
ていたかまたはランドＲ上にあったのかなどについての
情報は失なわれている。したがってライン幅マップＭに
おいて“0"となっている部分は所定の許容範囲になかっ
たことを示すのみであり（ステップS103の“N"の流
れ）、この中から真にラインＬの欠陥であるもののみを
検出することで、第13図（ｂ）〜（ｄ）に示す虚報をな
くすことができる（ステップS202,S203）。

ステップS202に対応するのが検出回路37c〜37fであ
る。まずライン上検出回路37c,37dの動作について述べ
る。

第19C図は第19B図の欠陥MIS付近を拡大したものであ
る。欠陥MIS付近に検出回路37dのオペレータが作用した
場合、図示する様に２グループの外側５画素共に全ての
画素が“1"となっており、従ってこのとき中心Ｏがある
位置は本来Ｙ方向に走るべきラインＬについてのもので
あったことが判別されてＹ方向ライン候補信号YCを“1"
とする。

一方、第19D図は第19B図のネック付近を拡大したもの
である。この付近に検出回路37dのオペレータが作用し
た場合、上側の５画素が“0"となっており、このとき中
心Ｏがある位置は本来ラインＬではなかったと判別され
てＹ方向ライン候補信号YCを“0"とする。

以上の様にして、ライン幅マップＭ上で“0"の部分
が、ラインＬ上の欠陥か否かを判別する。ラインＬがＸ
方向に走っている場合には検出回路37cによって同様の
判別がなされ、Ｘ方向ライン候補信号XCを出力する。

しかし、上記の判別方法のみでは、なお虚報を避ける
ことができない場合がある。第20A図はこのことを示し
たものであり、Ｘ方向に走る２つの平行なラインＬが存
在する場合のライン幅マップＭである。検出回路37dの
オペレータがこのような配線パターンに作用した場合に
は、第15図に示す構成例からわかる様にＹ方向ライン候
補信号YC＝１としてこれをＹ方向に走るパターンである
と誤認してしまう。パターン上検出回路37e,37fはこの
ような誤認をさけるためのものである。第16図にその構
成例が示されるＹ方向のパターン上検出回路37fを、上
記配線パターンの二次元的展開PIS2に作用させた場合を
第20B図に示す。この場合、中心Ｏの両側の近傍10画素
のうち“1"となっているのは下端の１画素のみであり、
YP＝０である。よってＹ方向ライン候補信号YC＝１であ
っても、第14図のANDゲート37hの出力は“0"となる。即
ちＹ方向に走るラインとは認めない。

これに対して、第19C図に対応した第20C図のような場
合には、パターンイメージ信号に対して検出回路37fの
オペレータが作用した場合には、全画素が“1"となり、
パターン検出信号YP＝１となり、第15図及び第19C図か
らわかるようにYC＝１となり、第14図のANDゲート37hの
出力は“1"となる。即ちライン幅マップＭでは、“0"で
あった中心Ｏのある場所は、本来ラインＬ上にあること
が判断されるのである。Ｘ方向に走るラインＬについて
も同様であり、ANDゲート37gにおいて判断され、パター
ン検出信号XPを出力する。

第14図に戻って今注目している場所が本来Ｘ方向また
はＹ方向に走るラインＬ上にあると判断されればORゲー
ト37iによってライン上信号LS＝１が出力される。即ち
ゲート37g,37h,37iが第1B図のステップS203に対応して
いる。

なお、第14図に示されたライン幅マップ作成部37の構
成からわかるように今注目している場所が許容範囲のラ
イン幅であるとしてライン検出信号LKの値自体には関係
なくライン幅マップＭが作成される。次に述べる判定回
路39で太り候補信号LFC,細り候補信号LTCとを考慮する
ため、ライン検出信号LKの値に拘わらずこのライン幅マ
ップＭを作成しても差支えないためである。

（Ｄ−４）．ライン幅異常判定 第17図にタイミング調整回路38の構成を、また第18図
に判定回路39の構成をそれぞれ示す。

（Ｄ−３）で説明したライン幅マップＭの作成にはあ
る程度の処理時間が必要であり、従って注目した場所が
ラインＬ上か否かを示すライン上信号LSも処理時間分遅
れて出力される。従って、ライン及びライン幅検出部36
から出力された太り候補信号LFCや細り候補信号LTCをそ
のまま判定回路39に入力すると誤動作を招く。従って第
17図に示すようにシフトレジスタ38aを用いて信号LFC,L
TCを遅延させ、ライン上信号LSとタイミングを合わせて
判定回路39に入力する。

判定回路39は第1B図のステップS400に対応し、第18図
のように LF＝LS×LFC …（13） LT＝LS×LTC …（14） （いずれも論理積） で表わされる太り信号LF及び細り信号LTが出力される。
ここではライン及びライン幅検出部36で、ラインＬの太
り又は細りの可能性があるか否かの情報を有する信号LF
C,LTCについて、その注目する場所が真にラインＬ上（L
S＝１）であれば、これを太り又は細りであると判定す
るのである。

E.変形例 この発明は上記実施例に限られるものではなく、例え
ば次のような変形も可能である。

（１）同一基板上に複数のライン幅の基準値（所定の寸
法範囲）が存在する場合にはステップS100の処理系、即
ちライン及びライン幅検出部36の回路を必要なだけ並列
に複数個設ければ、各基準値に対するライン幅検査が同
時に行なえるので、検査時間を短縮することができる。

（２）Ｘ方向,Y方向に対して45゜,135゜方向のラインも
存在する場合には、第６図に示す十字オペレータでな
く、第21図に示すような８つの腕L₁〜L₈を備えたオペレ
ータを用いても良い。

またオペレータの腕長を求めるのに第５図ではプライ
オリティエンコーダー36b〜36eを用いているが各腕L₁〜
L₄をアドレスとするROMテーブルを用いてもよい。

（３）第1A図及び第５図に示すように、ライン幅の許容
範囲についてのデータW_max,W_minはMPU50からライン及び
ライン幅検出部36に入力されている。しかしW_max,W_min
をDRC回路34内で設定するようにしてもよい。即ち一旦
プリント基板全体をチェックし、その配線パターンの特
徴を読み取り、W_max,W_minを求める処理部をDRC回路34中
に内蔵しておけば、ライン幅検査の自動化が進み、検査
時間の短縮ができる。

〔発明の効果〕

以上説明したように、請求項１の発明にかかるプリン
ト基板のライン幅検査方法では、配線パターンのイメー
ジの各部分のうち、ひとつの方向へは所定長さ以上連続
し、かつ上記ひとつの方向に直交する方向へは上記所定
長さ以下の広がりを持った部分をライン部分として認識
することによって、ライン部分とそれ以外の部分とを区
別できる。

しかも、上記検査結果を二次元的に展開してライン幅
マップを作成した後、所定方向に伸び、しかもその外側
付近の画素にのみ作用するオペレータを上記ライン幅マ
ップに作用させてライン幅が所定の範囲内にないと判定
されたライン部分がライン上の欠陥であるか否かを判定
することによって上記検査結果を訂正することによっ
て、例えば、第13図（ｂ）〜（ｄ）に示すような虚報を
効果的に防止することができる。

このため、真にライン上でのみラインの太りやライン
の細りを判定し、ライン幅異常における虚報をなくし、
信頼性の高いプリント基板のライン幅検査ができるとい
う効果がある。

また、請求項２の発明にかかるプリント基板のライン
幅検査方法では、２次元展開イメージを形成した後、上
記所定方向に伸び、しかもその中心付近の画素にのみ作
用するオペレータを上記２次元展開イメージに作用させ
て２本の平行ラインの存在の有無を判別し、ライン幅マ
ップを利用した判定を補正しているので、同判定方法で
は避けることができない虚報の発生を防止することがで
き、より高い信頼性を得ることができる。

【図面の簡単な説明】

第1A図はDRC回路34の構成を示すブロック図、 第1B図はDRC回路34の動作の流れを示すフローチャー
ト、 第2A図はこの発明の一実施例を適用するパターン検査装
置の全体構成を示すブロック図、 第2B図はパターン検査回路30の構成を示すブロック図、 第3A図及び第3B図は光電走査による読取を示す概念図、 第４図は第3A図によって読みとられた信号波形及びそれ
を合成して得られるパターンを示す図、 第５図はライン及びライン幅検出部36の構成を示すブロ
ック図、 第６図は二次元展開部36aを示す図、 第７図及び第８図は十字オペレータOPの概念図、 第９図乃至第12図はライン及びライン幅検出部36の動作
の流れを示すフローチャート、 第13図は従来の技術の問題点を示す図、 第14図はライン幅マップ作成部37の構成を示すブロック
図、 第15図はＹ方向ライン上検出回路37dの構成図、 第16図はＹ方向パターン上検出回路37fの構成図、 第17図はタイミング調整回路38の構成図、 第18図は判定回路39の構成図、 第19A図は配線パターンＰのパターンイメージを示す
図、 第19B図は配線パターンＰのライン幅マップＭを示す
図、 第19C図及び第19D図は第19B図の部分拡大図、 第20A図はＹ方向ライン上検出回路37dの動作を示す図、 第20B図及び第20C図はＹ方向パターン上検出回路37fの
動作を示す図、 第21図はこの発明の他の実施例のオペレータを示す図で
ある。 11……プリント基板、 36……ライン及びライン幅検出部、 39……判定回路、 Ｐ……配線パターン、PI……パターンイメージ、 Ｌ……ライン、LI……ラインイメージ、 Ｗ……ライン幅、 W_min……ライン幅許容最小値、 W_max……ライン幅許容最大値

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｔ 7/00 7/60 Ｈ０４Ｎ 7/18 Ｂ Ｈ０５Ｋ 3/00 Ｑ (72)発明者 熱田 均 京都府京都市上京区堀川通寺之内上る４丁 目天神北町１番地の１ 大日本スクリーン 製造株式会社内 (72)発明者 萬代 一郎 京都府京都市伏見区羽束師古川町322番地 大日本スクリーン製造株式会社洛西工場 内 (56)参考文献 特開 昭57−168105（ＪＰ，Ａ) 特開 昭62−263404（ＪＰ，Ａ)

Claims (2)

【特許請求の範囲】
1. 【請求項１】配線パターンが形成されたプリント基板を
   光電走査して画素ごとに読取った画像データに基づい
   て、上記配線パターンに含まれるラインの幅の検査を行
   う、プリント基板のライン幅検査方法であって、 （ａ）上記画像データに基づいて、上記配線パターンの
   イメージを求める工程と、 （ｂ）上記配線パターンのイメージの各部分のうち、ひ
   とつの方向へは所定長さ以上連続し、かつ上記ひとつの
   方向に直交する方向へは上記所定長さ以下の広がりを持
   った部分をライン部分として認識する工程と、 （ｃ）上記ひとつの方向に直交する上記方向について上
   記ライン部分のライン幅を求める工程と、 （ｄ）上記ライン幅が所定の範囲内にあるか否かを判定
   することによって上記ライン幅についての検査結果を得
   る工程と、 （ｅ）上記検査結果を二次元的に展開してライン幅マッ
   プを作成する工程と、 （ｆ）所定方向に伸び、しかもその外側付近の画素にの
   み作用するオペレータを上記ライン幅マップに作用させ
   て上記工程（ｄ）でライン幅が所定の範囲内にないと判
   定されたライン部分がライン上の欠陥であるか否かを判
   定することによって上記検査結果を訂正する工程と、 を備えるプリント基板のライン幅検査方法。
2. 【請求項２】請求項１の発明において、 （ｇ）上記工程（ａ）で求められたイメージを二次元的
   に展開して２次元展開イメージを形成する工程と、 （ｈ）上記所定方向に伸び、しかもその中心付近の画素
   にのみ作用するオペレータを上記２次元展開イメージに
   作用させて２本の平行ラインの存在の有無を判別するこ
   とによって上記工程（ｆ）を補正する工程と、 をさらに備えたプリント基板のライン幅検査方法。