JP3084285B2

JP3084285B2 - 回路基板その他の物体の走査による検査の処理速度を増大するための方法及び装置

Info

Publication number: JP3084285B2
Application number: JP02096159A
Authority: JP
Inventors: ロバート・ビショップ
Original assignee: ベルトロニクス，インコーポレーテッド
Priority date: 1989-04-10
Filing date: 1990-04-10
Publication date: 2000-09-04
Anticipated expiration: 2015-09-04
Also published as: US5046120A; CN1021599C; JPH02294783A; CN1046601A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は回路基板その他の物体における欠陥や不良を
検出するについて用いられるイメージ走査型検査装置に
関し、より詳しくは例えば本発明者の米国特許第4,589,
140号に記載されたタイプの装置やその他の検査装置、
及びそのオペレーションの有効処理速度を改良すること
に向けられたものである。

〔従来の技術〕

例えば上記の米国特許に記載されているように、回路
基板やその他の表面を高速で走査し、回路基板における
既知の又は容認されている特徴とは異なる欠陥、表面凹
凸（パターン形状異常）その他の特異性の検出をモニタ
ーするための技術が成功裏に使用されている。このよう
な従来の装置には、本出願人であるマサチューセッツ州
ニュートン所在のベルトロニクス，インコーポレーテッ
ドのCircuit Oneという装置があり、これは前述した米
国特許に開示された方法及び装置の示すところに従って
動作するものである。

〔発明の解決しようとする課題〕

しかしながら場合によっては検査のスループット速度
を増大させることが望ましいことがある。そして本発明
は、新規な前処理方法又は技術を用いてかかる課題を解
決することに向けられており、それは特に前述したタイ
プの検査装置に適用されるものではあるが、より一般的
に他のタイプ又は原理による走査型検査についても適用
可能なものである。

従って本発明の課題は、表面の欠陥、異常その他の特
異性を検査するための新規且つ改良された方法及び装置
であって、新規な画素前処理技術によってスループット
の速度の増大が図られるものを提供することである。

他の課題及びさらなる課題については以下に説明され
るところであり、より特定的には特許請求の範囲に関連
して指摘されている。

〔課題を解決するための手段〕

本発明は概略的に言って、その広い側面の一つから見
て、欠陥、特徴又は特異性を判定すべく物体をカメラに
よって走査する光学走査の処理速度を増大させるための
方法を包含するものであって、物体を走査して物理的特
性の存在又は欠如に対応する２進値の小画素を生成し；
小画素のグループから各々構成される大画素のセットを
これらの小画素から生成し；大画素を構成する小画素の
一つ以上に含まれる欠陥、特徴又は特異性についての情
報を大画素へと伝達し；小画素に含まれている走査情報
を維持しながら、小画素の処理の場合に達成できるもの
の倍数をなすデータ転送速度又は処理速度において大画
素を処理することからなる。好ましい実施例及び最適モ
ードの実施例並びにそれらの詳細については後述する。

一例として、回路基板を検査する実例を考えてみる
と、前述したタイプやそれに関連したタイプによる現在
の高速検査装置は、ヘアクラック、非常に微細なショー
ト、ピンホール、スペック（小さな点）及び臨界的な微
小な誤差といった非常に小さな欠陥を検出するように設
計されねばならない。そのためには非常に小さな画像要
素即ち画素が選ばれねばならず、それらはかかる微小な
欠陥を検出することができるよう十分に小さなものであ
る。しかしあいにく、画素の大きさが非常に小さく、回
路基板のような物体が大きな場合には、処理される画素
は非常に多数に上る。このような画素の数の多さを減ず
るために、そしてそれにより処理速度を増大させるため
に、本発明は大画素（実際には小画素のグループ）を生
成するスキームを提供するものである。即ち小画素のグ
ループ内にある情報について検査を行い、そのグループ
が欠陥、つまりそれを取り囲んでいる画素とは異なる領
域を含んでいるかどうかを判定する。もしそうであるな
らば、その情報を大画素へと伝達するのである。このよ
うにして小画素を大画素即ち画素グループへと変換する
ことにより画素の数は減少され、従って小画素に含まれ
ている情報を大画素即ち画素グループへと伝達すること
を通じて依然として小画素の情報を維持しつつ、データ
転送速度を減少することができる。

〔実施例〕

さて以下に本発明を添付図面を参照して説明する。

第１図において、カメラの画素Ｐは導電性物質或いは
他の物理的特性又は特徴の存在又は欠如を示す２進値１
又は０を有している。大画素P¹（４つのカメラ画素Ｐか
ら構成されて示されている）も、カメラの画素Ｐと同様
に１又は０という２進値を有している。しかしこの２進
値は、小さな欠陥又は変動を前述した米国特許に記載さ
れた如き形状認識アルゴリズムによって検出できるよう
に、これらを大画素P¹において強調する仕方でもって計
算されたものであり、次いで大画素はこのアルゴリズム
により処理される。

このプロセスを以下に第2A図及び第2B図の助けを借り
て説明する。これらはそれぞれ、回路基板上のラインに
おけるピンホール（０で示されている）及びラミネート
基板上におけるスペック（１として示されている）を図
示している。大画素P¹の値を計算するためには、少なく
とも６×６個のカメラの画素の配列からなる近隣を検査
するが、これは第2C図における大画素P¹の少なくとも３
×３個のセットに等しい。中央にある４つのカメラ画素
を取り囲んでいるカメラ画素の多数値を、近隣の値とす
る。例えば第2C図のピンホールについて、多数値は１に
等しい。また第2D図のスペックについては多数値は０に
等しい。次いで多数値とは異なる画素の数が計算され
る。中央にあるグループの画素のうち一定の又は幾らか
の最小数Ｔ個が近隣値とは異なる場合に、第2C図及び第
2D図の中央の大画素P¹cの値は近隣値とは逆の値に等し
くなるよう設定され、その異なる画素が強調される。そ
うでない場合には、中央の大画素P¹cの値は近隣と同じ
値に等しく設定される。こうして第2C図のピンホールに
ついて、大画素P¹は第3A図に示されている値を有するよ
うになり、その場合第2C図の中央の大画素内に０という
情報があるため、中央の大画素P¹cは０となっている。
同様にして、ラミネート基板にあるスペックの場合につ
いては、第3B図の中央の大画素P¹cはその１という値に
よって、第2D図の中央の大画素P¹c内にある情報を反映
している。

カメラのタイミングに関して言うと、大画素P¹はカメ
ラの画素一つおき毎に、そしてカメラのライン一つおき
毎に計算される。第4A図及び第4B図は、第3A図及び第3B
図のピンホール及びスペックの例のそれぞれについて、
カメラのライン番号及び画素のタイミングに関連しての
大画素の出力値を示している。大画素は偶数のライン番
号（ライン番号2,4及び６）及び画素番号となる場合に
計算されるものとして示されている。

本発明のパターン認識プロセッサは、カメラの画素の
データ転送速度の半分の、大画素P¹のデータ転送速度で
動作する。これは例えば20メガヘルツのカメラについて
は、10メガヘルツに相当し得るものである。また、この
装置は種々のイメージについて、ラインを逃すことなく
動作せざるを得ないものであるから、プロセッサのデー
タは一つおきのカメララインについてのみ分析され得る
ことになる。

概念的には、20メガヘルツの装置において大画素P¹が
一つおきの即ち偶数のカメララインに際して生成される
ことから、半分の時間については処理すべきデータがな
いことになる。そこでこの時間を有効に使用し、本発明
によるデータ転送速度の減少に由来する利益を獲得する
ために、二つのカメラをインタリーブしてスループット
速度を倍にすることができる。即ち第５図に示されてい
るように、一方は奇数番号のラインに際して大画素を生
成するようにし、他方はのカメラ偶数番号のラインに際
して大画素を生成するようにするのである。この配置に
おいて、二つのカメラはプリント回路基板上にある隣接
する二つの導体ストリップを検査することになる。

本発明の処理装置との関連において二つのカメラの利
点を完全に得るためには、単一のプロセッサを設けて、
そのメモリを半分ずつに分割するのが効果的である。メ
モリの一方の半分は第６図におけるように一方のカメラ
の経路Ａについて使用し、メモリの他方の半部分はカメ
ラの経路Ｂをサポートするものとする。かくして二つの
カメラＡ及びＢは一つおきのラインについてインタリー
ブされ、それらについてのデータをこれらに対応するメ
モリのMA側及びMB側に記憶し、かくして本装置は前述し
た米国特許に記述されている従来及び前に言及したCirc
uit Oneという装置と同じモード及び同じ技術と関連さ
せてデータを処理しうる。

奇数及び偶数のラインをインタリーブするこの技術の
魅力は、共通に用いられる一つのデータ処理チャンネル
のみしか実際において必要とされないことである。メモ
リそれ自体は、カメラＡからの画像及びデータを記憶し
構築するメモリの領域MAと、カメラＢからの画像を記憶
するメモリの部分MBとに分割されるため、必要なのは二
つのカメラ装置からの画像を記憶するのに十分な大きさ
を持つメモリだけである。しかしながら、いかなる時点
においてもカメラＡ及びＢから大画素が同時に得られる
という瞬間はないから、メモリへのフィードを行う処理
エレクトロニクス及びメモリ周辺のすべてのデータ処理
エレクトロニクスは一つだけあれば間に合うものであ
る。カメラＡから読み取られたデータは本装置によって
処理され、カメラＡについて割り当てられたメモリの領
域MAに記憶される。次のラインについては、カメラＢか
らのデータが、その大画素によるイメージを記憶すべく
割り当てられたメモリの領域MB内に置かれる。かくして
一つのプロセッサのみしか必要でなく、従って元来の速
度の４倍でデータを効率的に処理することができるとい
う最終的な結果が達成される。

第６図の例においては、小画素P₁₁−P₆₆が３×３個の
大画素P¹を作り上げており、近隣多数値及び中央画素値
の計算が前述したようにして実行される。つまり中央の
グループ内にあるＴ個以上の画素が近隣値と異なる場合
に、中央の大画素P¹cの値はかかる多数値と等しくされ
ないのである。これにより周囲にある画素と異なるカメ
ラの画素P₃₃,P₃₄,P₄₃,P₄₄が強調されたならば、それら
は多くの場合欠陥である。この情報はかくして大きな画
素のグループへと伝達され、その一方で平均転送速度は
４分の１に低下される。

カメラから最終的な出力に至るまでの有効なデータ転
送速度の圧縮の例として、二つのカメラがある所与のデ
ータ転送速度Ｎ、例えば20メガヘルツで動作していると
仮定する。第６図において、カメラからのデータは二次
抽出されて大画素P¹のグループとされ、少なくとも２分
の１への減少を生ずる。従って大画素P¹についての20メ
ガヘルツのデータ転送速度は、事実上はN/2のデータ転
送速度、即ち一つおきのライン毎についての10メガヘル
ツとなる。二つのカメラからのデータをインタリーブす
る（第６図のマルチプレクサ）ことにより、カメラＡ及
びＢの両者が20メガヘルツのデータ転送速度で連続的に
動作するのに対し、プロセッサは連続的に10メガヘルツ
の速度で動作するだけである。かくして、各々20メガヘ
ルツの二つのカメラは事実上40メガヘルツという真の基
板走査速度を生ずるものであるが、プロセッサは10メガ
ヘルツでデータを処理しているだけである。

本発明の基本をなす技術についてのこの実例において
は、小画素Ｐを４つだけ含む大画素P¹を生成して正味４
分の１への平均データ転送速度の減少をもたらすとい
う、最も単純な４アプローチがとられた。だが一般に、
所望ならば４つよりも多くの画素を大画素に取り入れる
こともできる。つまり３×３、４×４、……Ｍ×Ｍとい
ったものである。また２×３その他であってもよい。そ
れによるデータ転送速度の減少は、一つの大画素P¹にあ
る画素Ｐの数に対応する。さらに例を示すと、1/4の平
均減少率をもたらす小画素P¹の２×２の配列を用いる代
わりに３×３の配列を採用したとすると、減少率は９分
の１になる。また４×４の配列では、減少は16分の１に
なるといったことであり、これに対応して処理速度は増
大する。

さらにまた、第2A図から第６図にかけての先の例で
は、６×６の小画素に相当する３×３の大画素P¹のセッ
トが一般に近隣として関与したのであるが、さらなる例
を挙げれば４×４又は５×５の大画素のセットなどの他
の数を使用することもできる。この場合に増大する唯一
のものは、多数値を直ちに計算するために使用されるい
くつかの処理用ハードウェアである。しかしながらハー
ドウェアはより安価に、そしてより集積化されつつある
から、ごく近い将来には実施の上で、ここで典型として
示した３×３の大画素を用いることに限定されないよう
になるのは明らかである。

非常に重要な別の局面は、中央の大画素P¹cの値が計
算される場合、この中央のグループ内に含まれている画
素の所定数（Ｔ）以上が多数値と異なるときに、中央の
画素のグループ即ち大画素の値が多数値と等しくされな
いということである。このこは周りにあるものと異なっ
ている画素を強調するが、それらは多くの場合に欠陥で
あって、検査プロセスで検出することが望ましいもので
ある。これについての特定のスレッショルド値は変更さ
れるものであり、異なる結果を得るために実際に変更さ
れうるものである。例えば、回路基板を走査し、そして
装置が非常に小さな欠陥、例えば非常に小さなピンホー
ルを拾わないことが要望される場合には、大画素P¹がそ
の近隣とは異なるということについて、それは大画素中
の多数の小画素Ｐが実際に近隣とは異なっていなければ
ならないことであるとして規則を設定することができ
る。４つの画素Ｐのうち一つだけが近隣と異なるもので
ある（例えば非常に小さなピンホールである）場合に
は、それが反映されることはなく、スレッショルドはこ
れに応じて設定される訳である。同様にして、物体を検
査する時点においてこれと全く反対の結果を得ることを
望む場合もあろう。即ちたった一つだけの画素でも多数
値とは異なっているという、小さなピンホールを見つけ
出す場合である。スレッショルドを変更することによっ
て、装置はこれらの異なる用途に合わせて調整すること
ができる。

結果を微調整する別の方法は、近隣のサイズを選定す
ることに関連している。仮に最初に近隣のサイズが大き
く、また１に等しい画素の数が約50％である場合、より
小さな近隣を選択することで、中央の画素の周囲のデー
タ画素についてのより良好な評価を行うことができる。
例えば大きな近隣が６×６（36）個の画素を含むもので
あり、１に等しいデータ画素の数が17であるとすると、
多数値を決定するためには４×４（16画素）の近隣を選
択してよい。また、第7A図に示されている４つの２×２
の画素グループの画素多数値を計算することもできる。
これらの画素グループは中央の画素グループＥの４つの
角に広がって取り囲んでいるグループＡ、Ｂ、Ｃ、Ｄと
して参照されており、これらの多数値を用いて近隣多数
値を決定する一助とするものである。曖昧さを除去する
ためにより小さな近隣を選択するこの機構は、アルゴリ
ズムのインテリジェンスを増大せしめる。６×６のグル
ープにおいて１に等しい画素の数が約50％であるとする
と、そのときより小さな４×４の局部グループによって
与えられる多数値が選択されて、中央のグループＥの周
囲の画素についてのより良好な評価がもたらされる。も
しも１に等しい画素の数が50％に近くない場合には、６
×６のグループについて与えられた２進数の多数値が選
択される。

第７図に示されているのは、近隣多数値、中央のグル
ープにある中央の画素の値、及び可変スレッショルドＴ
の関数として、中央の画素グループである大画素P¹cの
値がどのようにして定まるかを示すブロック回路ダイヤ
グラムである。画素の２進値の多数値が実際に１である
か０であるかを判定する、近隣多数値計算と呼ばれる機
能を行う計算回路ブロック10が備えられる。中央の画素
のグループである大画素P¹cがアクセスされ、多数値の
関数とされる。多数値が１に等しい場合には、中央の画
素のグループ内の０に等しい点の合計が合計回路12にお
いて計算される。多数値が０に等しい場合には、中央の
画素のグループ内の１に等しい点の合計が計算される。
かくしてこの知的な合計回路12の出力は、多数値に等し
くない画素の数を示すことになる。次いでコンパレータ
14において、この等しくない画素の数とスレッショルド
入力値Ｔとの比較が行われるが、Ｔは前述のように欠陥
又は検出可能なサイズの関数として変化しうるものであ
る。多数値と異なる画素の数がスレッショルド値を超え
る場合には、これら異なる画素の数をそのスレッショル
ド値Ｔと比較するコンパレータ14の出力は１に等しい。
そうでない場合には、出力は０である。コンパレータ14
の出力は実際の多数値それ自体との排他的論理和を取ら
れ、中央の画素グループP¹cの値が生成される。この中
央の画素グループP¹c内の、多数値と異なる画素の数が
スレッショルド値Ｔを超えたならば、そのとき中央の画
素グループ即ち大画素の値は多数値と逆のものとなる。
また同様に、多数値と異なる画素の数がスレッショルド
値Ｔよりも少ない場合には、中央の大画素の値は多数値
と同じである。前に指摘したように、中央のグループ
（第7A図のＡ、Ｂ、Ｃ及びＤ）の周りのより大きな近隣
を選択することもできる。

強調すべき重要な点は、以上に記載してきたものは本
質的に見て、プリプロセッサであるということである。
その後に行われる処理のタイプに関しては、いかなる仮
定も想定も行うものではない。従ってそれは、ライン幅
の測定であろうと、パターン認識システムであろうと、
データを記憶するが記憶するデータビット数を減少する
ことが望ましいシステムであろうと、或いはその他の同
様な用途についてであろうと、プリプロセッサとして多
種多様の装置について使用可能なものである。本発明は
そのような多数の処理システムに適用できる、かなり包
括的なプリプロセッサを提供しているのである。

第７図の装置を実施する好ましい方法は、４つのCCD
カメラＡ、Ｂ、Ｃ及びＤと８つのメモリ（“MEM1"から
“MEM8"）を使用する（第８図）。各々のメモリはCCDカ
メラの１ライン分のデータを記憶することができる。こ
の実施例では8K×８ビットのメモリ（パフォーマンス社
製のPC164タイプ）と2500エレメントのCCD（フェアチャ
イルド社製のCCD181タイプ）を使用した。最初のCCDク
ロック・サイクルの間に、各々のCCDの最初の画素が記
憶される。第８図に示されているように、画素A₀₀とB₀₀
がMEM1に記憶され、C₀₀とD₀₀がMEM3に記憶される。次の
クロック・サイクルの間には、各々のCCDの第二の画素
が記憶される。即ちA₀₁とB₀₁がMEM2に、C₀₁とD₀₁がMEM4
に記憶されるのである。ここでC_xyは、カメラＣ、ライ
ン番号ｘ、画素番号ｙを示している。メモリMEM1、２、
３及び４は、奇数のCCDライン走査の間に満たされる。
同様の仕方で、メモリMEM5、６、７及び８は、偶数のCC
Dライン走査の間に満される。第三のCCDライン走査の間
に、新しく入力されるカメラ画素はメモリMEM1、２、３
及び４の空いている半分に記憶され、その一方でカメラ
Ａ及びＢに対応している先に満たされた同じメモリの他
の半分から、大画素をなすグループが読み出される。

これらのメモリ（アクセス時間25ナノ秒（ns））は十
分に速く、100nsの１サイクルの間に一つのアドレスか
ら大画素をなすグループのデータを読み出し、次いで新
たなカメラからのデータを別のアドレスへと書き込むこ
とができる。各々のクロック・サイクルにおいて２つの
大画素グループが読み出され、CCD走査ライン当たり2:1
の増大がもたらされる。この読み出しフォーマットは第
９図に示されている。ライン４の間に、カメラＡ、Ｂ、
Ｃ及びＤからの新たな画素がメモリMEM5、６、７及び８
の空いている半分に記憶され、その一方でカメラＣ及び
Ｄに対応する大画素が読み出される。全体のアドレス空
間すなわち各々のメモリの長さはCCDの１ライン分の長
さのみしか必要でないが、これはライン当たりカメラの
画素数の半分の大画素しかないからである。この方法は
一般に、より多くのメモリを追加することによって、よ
り多くのカメラを取り扱うように拡張することができ
る。

大画素をなすグループはメモリから読み出されるにつ
れて、垂直及び水平遅延線（例えばPC164メモリと74374
タイプのラッチを用いて作成される）に入れられる。こ
れらの遅延線は、第７図に示された６×６の近隣画素を
形成する。計36個の画素は、近隣の多数値を計算するよ
うプログラムされたプログラム可能な論理デバイス（ア
ルテラ社製のEP1200タイプの如き）に入力され、前述し
た手順を用いて、第７図の中央の画素P¹cの値を生成す
る。

本技術分野における当業者はさらなる設計変更に想到
しうるであろうが、それらは特許請求の範囲に規定され
た本発明の思想及び範囲内に包含されるものと考えられ
る。

〔発明の効果〕

以上の如く本発明によれば、小画素のグループから構
成される大画素が生成されるが、その場合に走査によっ
て得られた小画素の情報は２進の近隣多数値をモニター
することによって大画素へと伝達され、かくして大画素
を処理することにより、小画素に含まれている欠陥、特
徴又は特異性についての情報を失うことなしに、より増
大したデータ転送速度を達成することができる。従って
欠陥、特徴又は特異性を検出すべき物体についてのカメ
ラ走査の結果生成される膨大な画素数が減少され、かく
して処理速度の増大が図られる。

【図面の簡単な説明】

第１図は本発明の基礎をなす方法に従って用いられる、
カメラによる小画素から構成されている大画素の線図で
あり；第2A図及び第2B図は、それぞれ典型的なピンホール及び
スペックといった欠陥の光学的走査による検出を示す画
素の配列の２進表示であり；第2C図及び第2D図は、第2A図及び第2B図のそれぞれの場
合についての本発明の大画素のセットを示す第１図に類
似の線図であり；第3A図及び第3B図は近隣多数値決定法の結果適宜割り当
てられた２進値と共に示す、それぞれ第2C図及び第2D図
に対応する線図であり；第4A図及び第4B図は、カメラのタイミング及びラインの
割当を示す、それぞれ第3A図及び第3B図の状況に対応す
る説明図であり；第５図は二つのカメラのインタリーブを示す第4A図及び
第4B図に類似の説明図であり；第６図は本発明に従って動作する好ましいプリプロセッ
サのブロック回路ダイヤグラムであり；第７図は多数値決定及び割当のための回路の同様なダイ
ヤグラムであり；第7A図はより大きな領域での多数値決定を示す線図であ
り；第８図及び第９図はそれぞれ、第６図及び第７図の装置
の好ましい実施形態のブロック及び流れ図である。

Claims

(57)【特許請求の範囲】

【請求項１】欠陥、特徴又は特異性を判定すべく物体を
カメラによって走査する光学走査の処理速度を増大させ
るための方法であって、物体を走査して物理的特性の存在又は欠如に対応する２
進値の小画素を生成し、小画素のグループから各々構成される大画素のセットを
これらの小画素から生成し、大画素のセットに相当する小画素の配列内において近隣
を検査して、この近隣を構成する小画素の２進の多数値
を判定し、小画素の中央グループからなる中央の大画素
の値をその中央グループの画素中の所定数又は最小数が
近隣の多数値に等しい場合に前記近隣の多数値に設定
し、そうでない場合に中央の大画素の値を逆の２進値に
設定して、大画素中にある少なくとも一つの異なる小画
素を強調することによって、大画素を構成する小画素の
一つ以上に含まれる欠陥、特徴又は特異性についての情
報を大画素に取り入れ、小画素に含まれている走査情報を維持しながら、小画素
の処理の場合に達成できるものの倍数をなすデータ転送
速度又は処理速度において大画素を処理することからな
る方法。
【請求項２】前記所定数又は最小数は、処理速度の増大
を変化させ及び／又は検出すべき欠陥、特徴又は特異性
の大きさを変化させるのに応じて変化される、請求項１
の方法。
【請求項３】カメラの小画素の配列は少なくとも６×６
であり、大画素のセットは少なくとも３×３である、請
求項１の方法。
【請求項４】走査のために一対のカメラが使用され、各
々のカメラの経路において生成された大画素のセットの
それぞれがライン一つおきにメモリの別々の部分に記憶
され、両方のカメラの経路について単一の共通するデー
タ処理チャンネルがある、請求項１の方法。
【請求項５】小画素の欠陥、特徴又は特異性が形状認識
によって検出される、請求項１の方法。
【請求項６】欠陥、特徴又は特異性を判定するための物
体のカメラ走査に用いる光学検査システムの前処理装置
であって、検出された物理的特性の存在又は欠如に対応する２進値
の小画素を生成するカメラ手段と、前記小画素を生成するカメラ手段に応答して小画素のグ
ループから各々構成される大画素のセットを前記手段か
ら発現させる手段と、前記大画素のセットを発現させる手段と協働して大画素
のセット内における小画素のグループを取り囲んでいる
小画素からなる近隣の２進の多数値を決定する手段と、セット中の小画素の中央グループからなる中央の大画素
の値をその中央グループの画素中の所定数又は最小数が
近隣の多数値に等しい場合に前記近隣の多数値に設定
し、そうでない場合に中央の大画素の値を逆の２進値に
設定して、大画素中にある少なくとも一つの異なる小画
素を強調する手段と、小画素に含まれている走査情報を維持しながら、小画素
の処理の場合に達成できるものの倍数をなすデータ転送
速度又は処理速度での大画素の処理を可能ならしめる手
段とを組み合わせて有する装置。
【請求項７】処理速度の増大の変化及び検出すべき欠
陥、特徴又は特異性の大きさの変化の少なくとも一方を
行うべく前記所定数又は最小数を変化させる手段が備え
られる、請求項６の装置。
【請求項８】大画素のセットは少なくとも３×３であ
り、各々の大画素にある小画素は少なくとも２×２であ
る、請求項７の装置。
【請求項９】走査のために一対のカメラが使用され、各
々のカメラの経路において生成された大画素のセットの
それぞれをライン一つおきにメモリ手段の別々の部分に
記憶させる手段が備えられ、両方のカメラの経路につい
て共通するデータ処理チャンネルがある、請求項６の装
置。
【請求項１０】４つの奇数ライン用メモリ及び４つの偶
数ライン用メモリについて４つのカメラが使用される、
請求項９の装置。
【請求項１１】前記近隣は中央の大画素の４つのカメラ
画素のそれぞれを各々に含む４つの近隣大画素グループ
から構成される、請求項６の装置。