JPH01230135A - 暴走防止回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は暴走防止回路に関するもので、特にマイクロコ
ンピュータなどのプログラム暴走防止に適用して効果の
あるものである。

〔従来の技術〕

暴走防止回路は、制御回路における暴走の発生の防止を
目的とするもので、これにより制御回路が一つの系とし
ての回路動作を確実になし得るようにしたものである。

最近、マイクロコンピュータが急激に発達し広く普及し
始めているが、このような装置が共通に抱える問題点は
、プログラム暴走による誤制御である。

すなわち、このプログラマブルな制御系では、何んらか
の外部要因によってプログラム・カウンタが暴走し、正
常とは異なる数値信号を出力するかまたは、プログラム
カウンターが停止してしまいプログラマブルな制御系が
動作不能となる問題が往々にして発生する。

従って、このプログラム・カウンタの暴走に対する暴走
防止回路が、特に半導体集積回路技術の立場から非常に
注目さ九ている。

従来、このプログラムカウンタの暴走に対する暴走検出
回路には、ウオッチドックタイマ回路と電圧検出回路と
がある。

ウオッチドックタイマ回路は、ウオッチドックタイマ信
号でリセットされるリセット付カウンタで構成される。

すなわち、このカウンタは常時入力されるクロックでカ
ウントされ、ウオッチドックタイマ信号の入力でリセッ
トされる。プログラムカウンタの動作に異常がなければ
、このウオッチドックタイマ信号は定期的に入力され、
リセット付カウンタがオーバーフローしないようにリセ
ットする。従って、プログラムカウンタが暴走状態とな
り、この定期信号に途切れが生ずると、リセット付カウ
ンタはカウントアツプしオーバーフローして割込み信号
を発生し、プログラムカウンタを正常状態に戻すので、
暴走状態から抜は出ることができる。

また、電圧検出回路は、上記外部要因が電源電圧の低下
による場合に効果がある。すなわち、半導体集積回路に
動作電圧以下となる電源電圧が印加された場合、プログ
ラムメモリーのデータが正しく出力されず、この誤った
データが、プログラムカウンタに入力されプログラムカ
ウンタが暴走する。そこで、半導体集積回路に電圧検出
回路を付加し、動作電圧以下となるとリセット信号を出
力し集積回路をリセット状態にします。その後電源電圧
が動作電圧以上に復帰した時、リセット状態から抜は出
し正常な動作を行なえるようにしている。

〔発明が解決しようとする課題〕

しかし、上述した従来の暴走防止回路のうちウオッチド
ックタイマ回路の場合マイクロコンピュータ程度のもの
でも１２ビツトを超える回路規模のカウンタを準備する
必要があり、また、電圧検出回路は、大規模な電圧検出
用アナログ回路が必要であり、その検出電圧の精度は製
造条件によりばらつきやすいという欠点がある。

また、上記回路を付加することにより半導体チップと消
費電力の増大を招くという欠点もある。

〔課題を解決するための手段〕

本発明の暴走防止回路は、複数の出力回路と、前記複数
の出力回路の出力を選択する選択回路と、命令をデコー
ドする第１のデコード回路と、前記選択回路の出力と前
記デコード回路の出力とを入力とする第２のデコード回
路を有している。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示す接続回路図で、出力回
路１は、パスラインからの信号をラッチし、出力端子２
〜５へ出力し、選択回路６は出力回路１の出力を入力と
し、そのまま出力するかまたはＶＤＤ　（ハイレベル）
を出力するかの選択スイッチにて構成され、デコード回
路７はパスラインからの信号をラッチし各命令をデコー
ドするプログラマブルロジックアレイ（ＰＬＡと記す）
にて構成されている。この命令は特に中央演算装置（Ｃ
ＰＵと記す）の機能を一時停止し外部または内部よりの
割り込みを待つ命令であるストップ命令、ホールト命令
をさす。デコード回路８は２人力ＮＯＲゲート４つと４
人力ＮＯＲゲート１つとインバータ２ケで構成し、選択
回路６の４つの出力とデコード回路７の１つの出力を入
力としている。リセット信号線９はデコード回路８の出
力である。

通常プログラマブルな制御系では出力回路１およびデコ
ード回路７は必要不可欠であるので、本発明実施におい
て追加の必要な回路は選択回路６およびデコード回路８
だけである。

さて、プログラマブルな制御系での暴走状態としてプロ
グラマブルカウンタが暴走したため、応用上割り込みを
かけるべき出力回路の出力レベルが割り込みをかけられ
ないレベルにおきかえられることがあり、この場合もは
や通常動作に復帰することはない。

この暴走状態を防止するためあらかじめ応用上割り込み
をかける出力回路の出力端子を選んでおき、暴走状態（
割り込みのかかる他、入力回路のストップまたはホール
ト命令実行）となったらただちにリセットする回路を追
加すればよい。

プログラマブルな制御系が１つの出力回路を持ち（出力
回路１）その４つの端子のうち１つが応用上割り込みを
かけるものとすると（端子２）、第１図においてＮ０Ｒ
１３の１つの入力は割り込みをかける出力回路の出力端
子２に接続され、もう一方の入力はストップ命令または
ホールト命令がロウレベル状態で入力される。また、Ｎ
０ＲＩ０゜１１．１２は割り込みをかけない出力回路の
出力端子３，４．５に対応するため、一方の入力はハイ
レベル固定となっている従ってその出力はロウレベル固
定である。

正常動作時はストップまたはホールト命令が来て、Ｎ０
Ｒ１３の入力にはロウレベルがはいり、かつ割り込みを
かける端子２がハイレベル出力となります。従ってＮ０
Ｒ１３の出力はロウレベルとなり、ＮＯＲ１４の入力は
、全てロウレベル入力、その出力はハイレベルになりま
す。このためリセット信号線９はロウレベルとなるので
リセットはかかりません。

ここで、プログラムカウンターが暴走し、端子２の出力
がロウレベルで、ホールトまたはストップ命令が実行さ
れると、Ｎ０Ｒ１３の入力は２人力ともにロウレベルで
出力はハイレベルになる。

従ってＮＯＲ１４の１つの入力がハイレベルとなるので
リセット信号線９はハイレベルセリセットがかかりプロ
グラマブルな制御系が暴走状態から復帰する。

〔発明の効果〕

以上説明したように本発明は従来のウオッチドックタイ
マ回路や電圧検出回路に比べ簡単な回路構成の暴走防止
回路を提供できる。

従ってチップ形状および消費電力を増大させずにすます
ことができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図である。 １・・・・・・出力回路、２〜５・・・・・・出力端子
、６・・・・・・選択回路、７〜８・・・・・・デコー
ド回路、９・・・・・・リセット信号線、１０〜１６・
・・・・・論理ゲート。 代理人　弁理士　　内　原　　　晋

Claims (1)

【特許請求の範囲】
1. 　複数の出力回路と、これら出力回路の出力を選択する
   選択回路と、命令をデコードする第１のデコード回路と
   、前記選択回路の出力と前記デコード回路の出力とを入
   力とする第２のデコード回路を有し、前記第２のデコー
   ド回路の出力をリセット信号としたことを特徴とする暴
   走防止回路。