JPH0122643B2 - - Google Patents
Info
- Publication number
- JPH0122643B2 JPH0122643B2 JP55166296A JP16629680A JPH0122643B2 JP H0122643 B2 JPH0122643 B2 JP H0122643B2 JP 55166296 A JP55166296 A JP 55166296A JP 16629680 A JP16629680 A JP 16629680A JP H0122643 B2 JPH0122643 B2 JP H0122643B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- output
- emitter
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Bipolar Transistors (AREA)
Description
本発明は集積回路における基準電圧回路に関す
る。電源電圧、温度、製造パラメータ等の変動に
対して常に一定の電圧を出力することができる基
準電圧回路はレギユレータ、演算増幅器等のアナ
ログ集積回路のみでなく、電流切換型論理回路の
リフアレンス電圧発生回路等デイジタル集積回路
にもよく使用されその必要性は高い。基準電源と
してはアバランシエ降伏電圧や、シリコンの禁止
帯幅電圧の応用が一般的である。すなわち、前者
ではベース・エミツタ接合のアバランシエ降伏電
圧（約５〜７ボルト、温度係数＋２〜３ｍＶ／
℃）をダイオードのベース・エミツタ間順方向電
圧（約0.8ボルト、温度係数−２ｍＶ／℃）と組
み合わせることにより温度係数が０の基準を得る
もので５ボルト以上の比較的高い電圧が得られる
が、アバランシエ降伏電圧がプロセス条件に依存
するため精度上問題があり、又、低い基準電圧は
不可能である。後者はウイドラ（Widler）によ
り提案されたもので電流密度の異なる２つのトラ
ンジスタのベース・エミツタ間順方向電圧の差が
正の温度係数を有することを利用し負の温度係数
をもつベース・エミツタ間順方向電圧と組み合わ
せることにより温度依存性のないシリコンの禁止
帯幅電圧に等しい基準電圧をとりだすものであ
る。禁止帯幅電圧は温度係数が小さく、物質固有
の定数であるため極めて精度が良く製造パラメー
タの影響を受けないが、出力電圧として、禁止帯
電圧に等しい値のみしか得られない。又、この応
用として演算増幅器を組み合わせた定電圧回路も
あるが、やはり禁止帯幅電圧以上の比較的高い出
力電圧となつている。しかるに近年、集積回路、
特にデイジタル集積回路の電源回路の電源電圧は
消費電力の点から低下する傾向にあり、特に電流
切換型論理回路では高速化に伴う論理振幅の減少
により比較的低い出力電圧で精度の良い基準電源
がリフアレンス電位の発生や、ゲートの定電流源
を制御するためにチツプ内に必要となつてきてい
る。第１図は従来よりある禁止帯幅電圧を利用し
た基準電源の代表例を示す回路接続図である。以
下第１図により動作の詳細を説明する。出力電圧
はトランジスタQ1とQ2の電流密度の差により抵
抗R3の両端に発生した両トランジスタのベー
ス・エミツタ間順方向電圧の差に抵抗比をかけて
得られる抵抗R2の両端に得られる電圧とトラン
ジスタQ3のベース・エミツタ間順方向電圧VBE3
との和で表わされる。すなわち、出力電圧VOUT
はベース電流を無視すると、 VOUT＝VBE3＋R2／R3・kT／ｑlnＡ・I1／I2 ……(1) で表わされる。ここでｋ，ｑはそれぞれ、ボルツ
マン定数及び電子の電荷であり、ＡはQ1に対す
るQ2の面積比（Ａ＞１）である。また、I1、I2は
夫々トランジスタQ1、Q2の各エミツタ電流であ
る。 トランジスタのベース・エミツタ間順方向電圧
VBEの温度係数は dVBE／dT＝VBE−Vgp／Ｔ で表わされることが良く知られている。ここで
Vgpはシリコンの禁止帯幅電圧であり、約1.2Vの
物理定数である。これにより、(1)式をＴで微分す
ると、I1／I2の比はＴに依らず一定であるから定
数と考えて dVOUT／dT＝VBE3−Vgp／Ｔ＋R2／R3・ｋ／ｑlnＡ・I1
／I2 ……(2) dVOUT／dT＝０の時、(2)式の両辺にＴを掛けると VBE3−Vgp＋R2／R3・kT／ｑlnＡ・I1／I2＝０ ∴VBE3＋R2／R3KT／ｑlnA・I2／I1＝Vgp ……(3) 上式の左辺は(1)式からVOUTそのものである。従
つてVOUT＝Vgpに設定すれば、出力電圧として温
度に依らない基準電圧が得られるものである。こ
の回路は出力電圧Vgpだけで決定されるため、精
度は高いが得られる出力電圧がVgpのみであり、
それ以外の特に低い基準電圧が得られないという
欠点があつた。 本発明は基準電圧としてトランジスタのベース
エミツタ間順方向電圧VBEを抵抗分割して低い電
圧を発生し、これに前記トランジスタのVBEと電
流密度の異なるトランジスタのVBEとの差電圧を
加えることにより、上記欠点を解消しバンドギヤ
ツプ電圧を基準電源として低い出力電圧を安定に
供給することのできる基準電圧回路を提供するも
のである。 この発明の基準電圧回路はトランジスタのベー
ス・エミツタ間順方向電圧を基準電源とし、抵抗
比による昇圧により出力電圧を得る半導体定電圧
回路の出力に前記基準電源用トランジスタに比較
して大きなエミツタ面積を有するトランジスタの
ベースを接続し、各々抵抗を介して所定の電源間
に接続されたコレクタ及びエミツタに温度の変化
に対して一定な電圧が得られるようにしたことを
特徴としたものである。 第２図は本発明の一実施例を示す回路接続図で
ある。以下第２図を用いて本発明の詳細を説明す
る。トランジスタQ5、抵抗R4、R5及びトランジ
スタQ5のコレクタに定電流を与えるための定電
流源I0は従来よりあるVBEを基準電源とした定電
圧回路を構成しており、その出力にQ5より数倍
大きなエミツタ面積を有するトランジスタQ6を
接続し、抵抗R6の両端に温度依存性のない一定
電圧を得、抵抗比により出力VOUTにも比較的低
い任意の一定電圧を得ている。抵抗R6の両端の
電圧をVR6とすると、ベース電流を無視すると VR6＝（１＋R5／R4）VBE5−VBE6 ＝R5／R4VBE5＋（VBE5−VBE6） ……(4) ＝R5／R4VBE5＋kT／ｑlnＡ・I5／I6 ……(4)′ ＡはQ5に対するQ6のエミツタ面積比、I5、I6はそ
れぞれQ5、Q6のエミツタ電流である。 (4)式を温度Ｔで微分し、dVBE／dT＝VBE−Vgp／Ｔを 代入して整理すると、 dVR6／dT＝R5／R4VBE5−Vgp／Ｔ＋ｋ／ｑlnＡ・I5
／I6 dVR6／dT＝０の時、両辺にＴを掛けると、 ０＝R5／R4（VBE5−Vgp）＋kT／ｑlnＡ・I5／I6 ∴R5／R4Vgp＝R5／R4VBE5＋kT／ｑlnＡ・I5／I6……(
5) (5)式を(4)式と比較すると、VR6＝R5／R4Vgp。出力 電圧｜VOUT｜は ｜VOUT｜＝R7／R6・R5／R4・Vgp ……(6) 従つて出力電圧は禁止帯幅電圧Vgpと抵抗比のみ
によつて決定されるため温度によつて変動しない
一定電圧が得られる。 ここでR4とR5の比の実際上の制限を求めると、
(5)式から R5／R4Vgp＝R5／R4VBE5＋△Ｖ 但し、△Ｖ＝kT／ｑlnＡ・I5／I6でQ5、Q6のVBE差を 表わす。 ∴R5／R4＝△Ｖ／Vgp−VBE5 しかるにQ5、Q6のエミツタ面積比Ａは実際上
10程度が上限であるため△Ｖは60ｍＶ程度が実用
上の上限となり、又、Vgp−VBE5は約400ｍＶ一定
であるためR5／R4の制限は、 R5／R4＜60／400＝0.15 従つて抵抗R6の両端の電圧VR6は VR6＝R5／R4Vgp＜0.15×1200＝180ｍＶ 程度以下に制限されるが、得たい出力電圧VOUT
は1V以下の比較的低い電圧であり、(6)式から出
力電圧VR6を基準としてR6、R7の比によ任意に設
定できるため問題とはならない。すなわち第１図
の従来回路では抵抗R3の両端に得られたQ1、Q2
のVBE差電圧を抵抗比によりR2の両端に増幅し、
これをVBE3と重ねることにより、VBE3の温度係数
そのものを補償し、結果として出力電圧VOUTは
Vgp一定となつたのに対し、第２図の本発明では
まずR4、R5の抵抗比によりVBE5電圧の一部を抵
抗R5の両端に取り出し、これとQ5、Q6のVBE差電
圧そのものを直接重ねて温度係数を補償すること
により、全体として比較的低い基準電圧を低抗
R6の両端に得ることが可能となつている。しか
も出力電圧VOUTはこの基準電圧VR6をもとに抵抗
R6、R7の比により任意に設定できる。集積回路
では、同一チツプ内につれられた抵抗の比の精度
は高いため抵抗比と禁止帯幅電圧のみで出力電圧
が決まる本発明による基準電圧回路は安定な出力
電圧を供給することが可能である。 第３図は本発明の具体的な一実施例を示す回路
図である。トランジスタQ5とQ6は一般的な帰還
型電圧回路を構成し、その出力にQ5の５倍のエ
ミツタ面積を有するQ6を接続している。各トラ
ンジスタのバイアス電流は各々0.2ｍＡである。
抵抗R6の両端に100ｍＶの基準電圧を発生し、R7
の両端に抵抗比により２倍の200ｍＶ出力を得て
いる。 この回路の特性は、次表に示すようになり、温
度及び各種製造パラメータの変動に対して出力電
圧の変動は極めて少なく、安定した基準電圧出力
が得られている。
る。電源電圧、温度、製造パラメータ等の変動に
対して常に一定の電圧を出力することができる基
準電圧回路はレギユレータ、演算増幅器等のアナ
ログ集積回路のみでなく、電流切換型論理回路の
リフアレンス電圧発生回路等デイジタル集積回路
にもよく使用されその必要性は高い。基準電源と
してはアバランシエ降伏電圧や、シリコンの禁止
帯幅電圧の応用が一般的である。すなわち、前者
ではベース・エミツタ接合のアバランシエ降伏電
圧（約５〜７ボルト、温度係数＋２〜３ｍＶ／
℃）をダイオードのベース・エミツタ間順方向電
圧（約0.8ボルト、温度係数−２ｍＶ／℃）と組
み合わせることにより温度係数が０の基準を得る
もので５ボルト以上の比較的高い電圧が得られる
が、アバランシエ降伏電圧がプロセス条件に依存
するため精度上問題があり、又、低い基準電圧は
不可能である。後者はウイドラ（Widler）によ
り提案されたもので電流密度の異なる２つのトラ
ンジスタのベース・エミツタ間順方向電圧の差が
正の温度係数を有することを利用し負の温度係数
をもつベース・エミツタ間順方向電圧と組み合わ
せることにより温度依存性のないシリコンの禁止
帯幅電圧に等しい基準電圧をとりだすものであ
る。禁止帯幅電圧は温度係数が小さく、物質固有
の定数であるため極めて精度が良く製造パラメー
タの影響を受けないが、出力電圧として、禁止帯
電圧に等しい値のみしか得られない。又、この応
用として演算増幅器を組み合わせた定電圧回路も
あるが、やはり禁止帯幅電圧以上の比較的高い出
力電圧となつている。しかるに近年、集積回路、
特にデイジタル集積回路の電源回路の電源電圧は
消費電力の点から低下する傾向にあり、特に電流
切換型論理回路では高速化に伴う論理振幅の減少
により比較的低い出力電圧で精度の良い基準電源
がリフアレンス電位の発生や、ゲートの定電流源
を制御するためにチツプ内に必要となつてきてい
る。第１図は従来よりある禁止帯幅電圧を利用し
た基準電源の代表例を示す回路接続図である。以
下第１図により動作の詳細を説明する。出力電圧
はトランジスタQ1とQ2の電流密度の差により抵
抗R3の両端に発生した両トランジスタのベー
ス・エミツタ間順方向電圧の差に抵抗比をかけて
得られる抵抗R2の両端に得られる電圧とトラン
ジスタQ3のベース・エミツタ間順方向電圧VBE3
との和で表わされる。すなわち、出力電圧VOUT
はベース電流を無視すると、 VOUT＝VBE3＋R2／R3・kT／ｑlnＡ・I1／I2 ……(1) で表わされる。ここでｋ，ｑはそれぞれ、ボルツ
マン定数及び電子の電荷であり、ＡはQ1に対す
るQ2の面積比（Ａ＞１）である。また、I1、I2は
夫々トランジスタQ1、Q2の各エミツタ電流であ
る。 トランジスタのベース・エミツタ間順方向電圧
VBEの温度係数は dVBE／dT＝VBE−Vgp／Ｔ で表わされることが良く知られている。ここで
Vgpはシリコンの禁止帯幅電圧であり、約1.2Vの
物理定数である。これにより、(1)式をＴで微分す
ると、I1／I2の比はＴに依らず一定であるから定
数と考えて dVOUT／dT＝VBE3−Vgp／Ｔ＋R2／R3・ｋ／ｑlnＡ・I1
／I2 ……(2) dVOUT／dT＝０の時、(2)式の両辺にＴを掛けると VBE3−Vgp＋R2／R3・kT／ｑlnＡ・I1／I2＝０ ∴VBE3＋R2／R3KT／ｑlnA・I2／I1＝Vgp ……(3) 上式の左辺は(1)式からVOUTそのものである。従
つてVOUT＝Vgpに設定すれば、出力電圧として温
度に依らない基準電圧が得られるものである。こ
の回路は出力電圧Vgpだけで決定されるため、精
度は高いが得られる出力電圧がVgpのみであり、
それ以外の特に低い基準電圧が得られないという
欠点があつた。 本発明は基準電圧としてトランジスタのベース
エミツタ間順方向電圧VBEを抵抗分割して低い電
圧を発生し、これに前記トランジスタのVBEと電
流密度の異なるトランジスタのVBEとの差電圧を
加えることにより、上記欠点を解消しバンドギヤ
ツプ電圧を基準電源として低い出力電圧を安定に
供給することのできる基準電圧回路を提供するも
のである。 この発明の基準電圧回路はトランジスタのベー
ス・エミツタ間順方向電圧を基準電源とし、抵抗
比による昇圧により出力電圧を得る半導体定電圧
回路の出力に前記基準電源用トランジスタに比較
して大きなエミツタ面積を有するトランジスタの
ベースを接続し、各々抵抗を介して所定の電源間
に接続されたコレクタ及びエミツタに温度の変化
に対して一定な電圧が得られるようにしたことを
特徴としたものである。 第２図は本発明の一実施例を示す回路接続図で
ある。以下第２図を用いて本発明の詳細を説明す
る。トランジスタQ5、抵抗R4、R5及びトランジ
スタQ5のコレクタに定電流を与えるための定電
流源I0は従来よりあるVBEを基準電源とした定電
圧回路を構成しており、その出力にQ5より数倍
大きなエミツタ面積を有するトランジスタQ6を
接続し、抵抗R6の両端に温度依存性のない一定
電圧を得、抵抗比により出力VOUTにも比較的低
い任意の一定電圧を得ている。抵抗R6の両端の
電圧をVR6とすると、ベース電流を無視すると VR6＝（１＋R5／R4）VBE5−VBE6 ＝R5／R4VBE5＋（VBE5−VBE6） ……(4) ＝R5／R4VBE5＋kT／ｑlnＡ・I5／I6 ……(4)′ ＡはQ5に対するQ6のエミツタ面積比、I5、I6はそ
れぞれQ5、Q6のエミツタ電流である。 (4)式を温度Ｔで微分し、dVBE／dT＝VBE−Vgp／Ｔを 代入して整理すると、 dVR6／dT＝R5／R4VBE5−Vgp／Ｔ＋ｋ／ｑlnＡ・I5
／I6 dVR6／dT＝０の時、両辺にＴを掛けると、 ０＝R5／R4（VBE5−Vgp）＋kT／ｑlnＡ・I5／I6 ∴R5／R4Vgp＝R5／R4VBE5＋kT／ｑlnＡ・I5／I6……(
5) (5)式を(4)式と比較すると、VR6＝R5／R4Vgp。出力 電圧｜VOUT｜は ｜VOUT｜＝R7／R6・R5／R4・Vgp ……(6) 従つて出力電圧は禁止帯幅電圧Vgpと抵抗比のみ
によつて決定されるため温度によつて変動しない
一定電圧が得られる。 ここでR4とR5の比の実際上の制限を求めると、
(5)式から R5／R4Vgp＝R5／R4VBE5＋△Ｖ 但し、△Ｖ＝kT／ｑlnＡ・I5／I6でQ5、Q6のVBE差を 表わす。 ∴R5／R4＝△Ｖ／Vgp−VBE5 しかるにQ5、Q6のエミツタ面積比Ａは実際上
10程度が上限であるため△Ｖは60ｍＶ程度が実用
上の上限となり、又、Vgp−VBE5は約400ｍＶ一定
であるためR5／R4の制限は、 R5／R4＜60／400＝0.15 従つて抵抗R6の両端の電圧VR6は VR6＝R5／R4Vgp＜0.15×1200＝180ｍＶ 程度以下に制限されるが、得たい出力電圧VOUT
は1V以下の比較的低い電圧であり、(6)式から出
力電圧VR6を基準としてR6、R7の比によ任意に設
定できるため問題とはならない。すなわち第１図
の従来回路では抵抗R3の両端に得られたQ1、Q2
のVBE差電圧を抵抗比によりR2の両端に増幅し、
これをVBE3と重ねることにより、VBE3の温度係数
そのものを補償し、結果として出力電圧VOUTは
Vgp一定となつたのに対し、第２図の本発明では
まずR4、R5の抵抗比によりVBE5電圧の一部を抵
抗R5の両端に取り出し、これとQ5、Q6のVBE差電
圧そのものを直接重ねて温度係数を補償すること
により、全体として比較的低い基準電圧を低抗
R6の両端に得ることが可能となつている。しか
も出力電圧VOUTはこの基準電圧VR6をもとに抵抗
R6、R7の比により任意に設定できる。集積回路
では、同一チツプ内につれられた抵抗の比の精度
は高いため抵抗比と禁止帯幅電圧のみで出力電圧
が決まる本発明による基準電圧回路は安定な出力
電圧を供給することが可能である。 第３図は本発明の具体的な一実施例を示す回路
図である。トランジスタQ5とQ6は一般的な帰還
型電圧回路を構成し、その出力にQ5の５倍のエ
ミツタ面積を有するQ6を接続している。各トラ
ンジスタのバイアス電流は各々0.2ｍＡである。
抵抗R6の両端に100ｍＶの基準電圧を発生し、R7
の両端に抵抗比により２倍の200ｍＶ出力を得て
いる。 この回路の特性は、次表に示すようになり、温
度及び各種製造パラメータの変動に対して出力電
圧の変動は極めて少なく、安定した基準電圧出力
が得られている。
【表】
以上、詳細に説明したように、本発明によれ
ば、トランジスタを構成する半導体の禁止帯幅に
比例する出力電圧を容易にうることができ、集積
回路内部において、比較的低い基準電圧を極めて
安定に供給できる効果がある。 なお、以上の説明は、便宜上すべてNPNトラ
ンジスタを用いて行つたが、電圧の極性を逆にす
れば、PNPトランジスタを用いても同様である
ことは明らかである。
ば、トランジスタを構成する半導体の禁止帯幅に
比例する出力電圧を容易にうることができ、集積
回路内部において、比較的低い基準電圧を極めて
安定に供給できる効果がある。 なお、以上の説明は、便宜上すべてNPNトラ
ンジスタを用いて行つたが、電圧の極性を逆にす
れば、PNPトランジスタを用いても同様である
ことは明らかである。
第１図は従来よりある禁止帯幅電圧を利用した
基準電源の代表例を示す回路接続図、第２図は本
発明の一実施例を示す回路接続図、第３図は本発
明の具体的な一実施例を示す回路接続図である。 VCC，VEE……電源、IO……電流源、R1〜R8…
…抵抗、Q1〜Q7……NPNトランジスタ、VOUT…
…出力端子。
基準電源の代表例を示す回路接続図、第２図は本
発明の一実施例を示す回路接続図、第３図は本発
明の具体的な一実施例を示す回路接続図である。 VCC，VEE……電源、IO……電流源、R1〜R8…
…抵抗、Q1〜Q7……NPNトランジスタ、VOUT…
…出力端子。
Claims (1)
- １ 抵抗分割回路と、該抵抗分割回路の出力がべ
ースに印加され、一端が電源の一方に接続され、
他端が定電流源に接続された第１のトランジスタ
と、前記第１のトランジスタのエミツタ面積より
も大きなエミツタ面積を有し、前記抵抗分割回路
にベースが接続された第２のトランジスタと、該
第２のトランジスタのエミツタを電源の一端との
間に接続された第１の抵抗と、前記第２のトラン
ジスタのコレクタと電源の他端との間に接続され
た第２の抵抗とを有し、前記第２のトランジスタ
のコレクタより出力を取り出すことを特徴とする
基準電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55166296A JPS5791008A (en) | 1980-11-26 | 1980-11-26 | Reference voltage circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55166296A JPS5791008A (en) | 1980-11-26 | 1980-11-26 | Reference voltage circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5791008A JPS5791008A (en) | 1982-06-07 |
| JPH0122643B2 true JPH0122643B2 (ja) | 1989-04-27 |
Family
ID=15828706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55166296A Granted JPS5791008A (en) | 1980-11-26 | 1980-11-26 | Reference voltage circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5791008A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691449B2 (ja) * | 1984-01-20 | 1994-11-14 | 株式会社日立製作所 | レベル判定回路 |
| JPH03179514A (ja) * | 1989-11-02 | 1991-08-05 | Toshiba Corp | 定電圧回路 |
-
1980
- 1980-11-26 JP JP55166296A patent/JPS5791008A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5791008A (en) | 1982-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5847723B2 (ja) | アンテイカデンゲンカイロ | |
| JPH0561558A (ja) | 基準電圧発生回路 | |
| US5049806A (en) | Band-gap type voltage generating circuit for an ECL circuit | |
| JPS6232522A (ja) | Ｎｐｎバンドギヤツプ電圧発生器 | |
| JPH05233084A (ja) | 定電圧発生回路 | |
| JP2759905B2 (ja) | 相補性ｍｏｓ技術による回路装置 | |
| US4362985A (en) | Integrated circuit for generating a reference voltage | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| JPS635923B2 (ja) | ||
| JPS6326895B2 (ja) | ||
| JP2734964B2 (ja) | 基準電流回路および基準電圧回路 | |
| US3947704A (en) | Low resistance microcurrent regulated current source | |
| US4675593A (en) | Voltage power source circuit with constant voltage output | |
| US3828241A (en) | Regulated voltage supply circuit which compensates for temperature and input voltage variations | |
| JPH0680486B2 (ja) | 定電圧回路 | |
| JPH0421215B2 (ja) | ||
| JPH0122643B2 (ja) | ||
| JPS6032816B2 (ja) | 感温制御回路 | |
| US3829789A (en) | Microampere current source | |
| TW202105113A (zh) | 參考電壓產生電路 | |
| JPH0527139B2 (ja) | ||
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JPS647684B2 (ja) | ||
| JP3529601B2 (ja) | 定電圧発生回路 | |
| JPS6333390B2 (ja) |