JPH01225290A - メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、画像の縮小を行なうのに適用して好適なメモ
リ装置に関する。

〔発明の概要〕

本発明は、１／ｎ縮小画像を形成するのに、入力映像信
号のｎラインごとに演算処理をして垂直方向（ライン方
向）に帯域制限されたライン信号を得るようにしたこと
により、垂直方向の折り返し歪を軽減して良好な縮小画
像を得るようにしたものである。

（従来の技術） 従来ビデオテープレコーダからの再生映像信号よりノイ
ズを除去するのに、例えばフレーム相関を利用してノイ
ズ成分を抽出し、このノイズ成分に帰還定数Ｋを掛けて
から入力映像信号より減算することが知られている。帰
還定数Ｋを掛けるのは、フレーム相関がないときに本来
ノイズでないものがノイズとして減算される度合を低減
して画質劣化を抑制するためである。

Ｓ３図は、このように例えばフレーム相関を利用したノ
イズリデューサの構成を示すものである。

同図において、端子（１１に供給される入力映像信号Ｓ
ＩＮは、＾／Ｄ変換器（２）でデジタル信号に変換され
たのち、減算器（３）を介して１フレームの遅延時間を
有する遅延線を構成するフレームメモリ（４に供給され
る。また、端子（１）に供給される入力映像信号ＳＩＮ
は減算器（５）に供給されると共に、この減算器（５）
には、フレームメモ１月４）より１フレーム前の入力映
像信号Ｓ　ＩＮ’が供給され、この減算器（５）からは
フレーム相関のない信号、つまりノイズ成分ＳＮが得ら
れる。この減算器（５）より得られるノイズ成分Ｓ、は
、係数器（６）で帰還定数（係数）Ｋが掛けられたのち
減算器（３）に供給されて、入力映像信号ＳＩＮより減
算される。そして、このフレームメモリ（４）の出力信
号はＤ／Ａ変換器（７）でアナログ信号とされたのち、
出力端子（８）に供給され、この端子（８）には、ノイ
ズの除去された出力映像信号Ｓｏｕ丁が得られる。

また、端子（１）に供給される入力映像信号ＳＩＮは同
期分離回路（９）に供給され、この同期分離回路（９）
より得られる同期信号５ＹＮＣはアドレス制御回路（１
０）に供給される。そして、このアドレス制御回路（１
０）によってフレームメモ１月４）の書き込みアドレス
および読み出しアドレスが制御され、上述したようにフ
レームメモリ（４）からは１フレーム前の入力映像信号
が得られるようになされている。

〔発明が解決しようとする課題〕

ところで、この第３図例に示すようなノイズリデューサ
の回路を用いて、縮小画像を形成することが提案されて
いる。この場合、帰還定数Ｋが０の状態で入力映像信号
ＳＩＮのラインが縮小率に応じて間引かれ、アドレス制
御回路（１０）の制御によってフレームメモリ（４の縮
小画面部（４Ｂ）に順次書き込まれることにより、垂直
方向（ライン方向）の縮小がなされる０例えば、１／３
Ｍ小画像を形成するときには、第４図に示すようにライ
ンＩＩ　ｃｅｏｌ　　ｌ　（ａ　６１）＋　　１　（＆
　６２）、　　・・・−のうち、ラインｔｌ（＆）。

１　（ａ　４３）ｌ　　Ｉｔ　（ａ樽、・・・・のよう
に３ラインおきに書き込まれる。なお、水平方向につい
ても、縮小率に応じてサンプリング情報単位で間引かれ
ることにより縮小がなされる。

しかし、このようにして縮小画像を形成するときには、
結果として垂直方向および水平方向のそれぞれのサンプ
リング周波数が低くなるため、垂直方向および水平方向
の折り返し歪が生じ、品質の悪い縮小画像となる欠点が
あった。

ここで、水平方向に関しては、周波数が高いので、＾／
Ｄ変換器（２）の前段にローパスフィルタを挿入して入
力映像信号ＳＩＮの帯域を制限することにより、折り返
し歪の発生を防止することができる。

本発明はこのような点を考慮し、縮小画像形成時の垂直
方向の折り返し歪を軽減して良好な縮小画像を得ること
を目的とするものである。

（課題を解決するための手段） 本発明は、入力映像信号ＳＩＮが第１の減算器（３）を
介してメモ１月→に供給され、入力映像信号ＳＩＮより
メモリ（４）の出力信号が第２の減算器（５）で減算さ
れ、この第２の減算器（５）の出力信号が係数器（６）
に供給されて帰還定数Ｋが乗算され、この係数器（６）
の出力信号が第１の減算器（３）に供給されて入力映像
信号ＳＩＮより減算され、メモ１月４）より出力映像信
号５ｏｕｒが得られるメモリ装置であって、１／ｎ縮小
画像の形成時には、メモリ（褐に演算用バッファ部（４
＾）および縮小画面部（４Ｂ）が設けられ、入力映像信
号ＳＩＮのｎラインごとに、第１ラインでは係数器（６
）の帰還定数Ｋが０とされて第１の減算器（３）の出力
信号がメモリ（４）の演算用バッファ部（４Ａ）に書き
込まれ、第２〜第ｎ−１ラインではメモ１月４）の演算
用バッファ部（４Ａ）よりデータが読み出されると共に
係数器（６）の帰還定数Ｋが所定値とされて第１の減算
器（３）の出力信号がメモ重用４）の演算用バッファ部
（４＾）に暑き込まれ、第ｎラインではメモ１月４の演
算用バッファ部（４Ａ）よりデータが読み出されると共
に、係数＠　（６）の帰還定数Ｋが所定値とされて第１
の減算器（３：の出力信号がメモ１月４）の縮小画面部
（４Ｂ）に書き込まれるようにしたものである。

〔作用〕

上述構成においては、入力映像信号ＳＩＮのｎラインご
とに演算処理され、垂直方向（ライン方向）に帯域制限
されたライン信号が得られ、これがメモリ（ａの縮小画
面部（４Ｂ）に書き込まれる。つまり、第１および第２
の減算器（３）および（５）、メモリ（４）、係数器（
６）によってＩＩＲフィルタ（巡回型フィルタ）が形成
されて垂直方向に帯域制限がなされる。したがって、垂
直方向の折り返し歪が軽減される。

〔実施例〕

以下、図面を参照しながら本発明の一実施例について説
明する。本例は１／３ｆｌｉｉ小画像を形成する例であ
る。

本例の回路構成は、第３図例と同様であるが、縮小画像
の形成時には、フレームメモ１月４に演算用バッファ部
（４Ａ）および縮小画面部（４Ｂ）が設けられる。そし
て、第１図に示すように、入力映像信号ＳＩＮの３ライ
ン（ｌ　ｃａ）　〜Ｉｔ　（＆　＋ｚ）、１　（ａ４３
）〜１　（ａ　＊ｓ）、・・・・〕ごとに、演算用バッ
ファ部（４Ａ）を利用して演算処理がなされ、垂直方向
に帯域制限されたライン信号が縮小画面部（４Ｂ）に書
き込まれる。つまり、フレームメモ１月４）への書き込
み読み出し、係数器（６）の帰還定数には以下のように
制御される。

入力映像信号ＳＩＮの１■〜β（＆　８２）の３ライン
について説明すると、Ｉｔ■のラインでは、第２図Ａに
示すように係数器（６）の帰還定数には０とされて、減
算器（３）の出力信号がフレームメモリ（４）の演算用
バッファ部（４＾）に書き込まれる＊ｊ！（＆”υのラ
インでは、同図Ｂに示すようにフレームメモリ（４１の
演算用バッファ部（４Ａ）よりｌ■のラインで書き込ま
れたデータが読み出されると共に、係数器（６）の帰還
定数Ｋが１／２とされて減算器（３）の出力信号がフレ
ームメモ１月４）の演算用バッファ部（４＾）に書き込
まれる。そして、ｌ　（ａ　１−２）のラインでは、同
図Ｃに示すようにフレームメモリ（４）の演算用バッフ
ァ部（４Ａ）よりｉ＜ａ−υのラインで書き込まれたデ
ータが読み出されると共に係数器（６）の帰還定数Ｋが
１／２とされて減算器（３）の出力信号がフレームメモ
リ（４）の縮小画面部（４Ｂ）に書き込まれる。

このフレームメモ１月４）の縮小画面部（４Ｂ）に書き
込まれる減算器（３）の出力信号２は、次式で表わされ
る。

以下、入力映像信号ＳＩＮの３ラインごとに、上述した
と同様の処理がなされる。

なお、水平方向に関しては、サンプリング情報が例えば
１／３に間引かれてフレームメモリ（４）の縮小画面部
（４Ｂ）に書き込まれる。

このように本例においては、入力映像信号ＳＩＮの３ラ
インごとに演算処理され、（１）式から明らかなように
垂直方向に帯域制限されたライン信号が得られ、これが
メモ１月４）の縮小画面部（４Ｂ）に書き込まれる。つ
まり、３ラインごとに、減算器（３）。

（５）、フレームメモリ（４）、係数９　（６１によっ
て形成されるＩＩＲフィルタで帯域制限されたライン信
号が得られ、これがメモリ（４）の縮小画面部（４Ｂ）
に書き込まれる。

このように本例によれば、入力映像信号ＳＩＮの３ライ
ンごとに演算処理がなされ、垂直方向に帯域制限された
ライン信号がフレームメモ１月４）の縮小画面部（４Ｂ
）に順次書き込まれて縮小画像が形成されるので、垂直
方向の折り返し歪が軽減された良好な１／３縮小画像を
得ることができる。

なお、上述実施例においては、係数器（６）の帰還定数
にの値が、３ラインの第１のラインで０．第２のライン
でｌ／２、第３のラインで１７２とされたものであるが
、帰還定数にの値はこれに限定されるものでないことは
勿論である０例えば、３ラインの第１ラインで０．第２
ラインで１／４、第３のラインで３／４としてもよい。

この場合、入力映像信号ＳＩＨのｌ■〜ｌ　（ａ　＋２
）の３ラインに対応して、フレームメモリ（４）の縮小
画面部（４Ｂ）に書き込まれる減算器（３）の出力信号
！は、次式で表わされる。

また、上述実施例においては、１／３縮小画像を形成す
る例につき述べたが、本発明は一般に１／ｎ縮小画像を
形成するのに同様に通用することができる。

また、上述実施例においては、メモリとしてフレームメ
モ１月４）を使用した例につき述べたが、フィールドメ
モリを使用しても同様に構成することができる。

〔発明の効果〕

以上述べた本発明によれば、１／ｎ縮小画像を形成する
のに、入力映像信号のｎラインごとに演算処理して垂直
方向（ライン方向）に帯域制限されたライン信号を得る
ようにしているので、垂直方向の折り返し歪の軽減され
た良好な縮小画像を得ることができる。

【図面の簡単な説明】 第１図および第２図は本発明の一実施例の説明のための
図、第３図はノイズリデエーサの一例の構成図、第４図
は従来例の説明図である。 （３）および（５）は減算器、（４）はフレームメモリ
、（６）は係数器である。

Claims (1)

【特許請求の範囲】
1. 入力映像信号が第１の減算器を介してメモリに供給され
   、上記入力映像信号より上記メモリの出力信号が第２の
   減算器で減算され、この第２の減算器の出力信号が係数
   器に供給されて帰還定数が乗算され、この係数器の出力
   信号が上記第１の減算器に供給されて上記入力映像信号
   より減算され、上記メモリより出力映像信号が得られる
   メモリ装置において、１／ｎ縮小画像の形成時には、上
   記メモリに演算用バッファ部および縮小画面部が設けら
   れ、入力映像信号のｎラインごとに、第１ラインでは上
   記係数器の帰還定数が０とされて上記第１の減算器の出
   力信号が上記メモリの演算用バッファ部に書き込まれ、
   第２〜第ｎ−１ラインでは上記メモリの演算用バッファ
   部よりデータが読み出されると共に上記係数器の帰還定
   数が所定値とされて上記第１の減算器の出力信号が上記
   メモリの演算用バッファ部に書き込まれ、第ｎラインで
   は上記メモリの演算用バッファ部よりデータが読み出さ
   れると共に、上記係数器の帰還定数が所定値とされて上
   記第１の減算器の出力信号が上記メモリの縮小画面部に
   書き込まれることを特徴とするメモリ装置。