JPH01225131A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01225131A JPH01225131A JP63049540A JP4954088A JPH01225131A JP H01225131 A JPH01225131 A JP H01225131A JP 63049540 A JP63049540 A JP 63049540A JP 4954088 A JP4954088 A JP 4954088A JP H01225131 A JPH01225131 A JP H01225131A
- Authority
- JP
- Japan
- Prior art keywords
- metallized
- wafer
- regions
- dicing
- die bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 230000002093 peripheral effect Effects 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 1
- 239000000843 powder Substances 0.000 abstract description 11
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 238000009736 wetting Methods 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 239000012634 fragment Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000011104 metalized film Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Die Bonding (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の実装装置に係り、特に、ダイシン
グ及び分割などに生じる半導体チップ（以後ＩＣと略称
）のチッピング粉やクラック材がダイボンディング部に
混在させない最適なメタライズ領域をもつ半導体装置に
関する。
グ及び分割などに生じる半導体チップ（以後ＩＣと略称
）のチッピング粉やクラック材がダイボンディング部に
混在させない最適なメタライズ領域をもつ半導体装置に
関する。
従来、半導体装置の実装工程の中に、ＩＣ化される前に
ウェハの状態で予じめ裏面全体をメタライズして、別の
基材のメタライズ領域にはんだなどによってダイボンデ
ィングする工程があり、各種文献も多数みられ、主に、
ダイボンディング界面でのボイドレス化のためのメタラ
イズ膜の構成などを中心に対策（特開昭６１−５６４２
１号公報）が提案されている。
ウェハの状態で予じめ裏面全体をメタライズして、別の
基材のメタライズ領域にはんだなどによってダイボンデ
ィングする工程があり、各種文献も多数みられ、主に、
ダイボンディング界面でのボイドレス化のためのメタラ
イズ膜の構成などを中心に対策（特開昭６１−５６４２
１号公報）が提案されている。
上記従来技術は第３図に示すように、多数個のＩＣを形
成する一枚のウェハ１裏面全体をメタライズ２し、台座
に固定したウェハ表面の各ＩＣ３間を所定形状にダイサ
で切断４（ダイシング）するが、その切込み深さはメタ
ライズ層２を含めてウェハ１の厚み全体まで施す５か、
メタライズ層２、及び、ウェハ１を一部残こし６、後に
、折り曲げて分割させる場合とがある。ダイシング時の
チッピング粉がメタライズ層に付着したり１曲げ分割時
に切込み溝の先端７を起点として必要以外のクラックが
生じ、そのクラック材８がウェハ裏面の柔く、粘いメタ
ライズ層２（主にＣｒ−Ｎｉ−Ａｕなど）と共に分割し
た一方にクラックの破片８（以下クラック片）が残留し
、ダイボンディング界面に混入し接続厚さを不均一にし
たり、このクラック片がボイドレス化を妨げたり、クラ
ック片がＩＣの回路部分に落下混入し、短絡が生じたり
、また、メタライズ層そのものがクラックの必要以上の
発生を防ぐとしてもダイボンディング後に応力発生・変
化等が生じ、ＩＣ側面水平方向に新らたなりラックが生
じたりする等の問題があった。
成する一枚のウェハ１裏面全体をメタライズ２し、台座
に固定したウェハ表面の各ＩＣ３間を所定形状にダイサ
で切断４（ダイシング）するが、その切込み深さはメタ
ライズ層２を含めてウェハ１の厚み全体まで施す５か、
メタライズ層２、及び、ウェハ１を一部残こし６、後に
、折り曲げて分割させる場合とがある。ダイシング時の
チッピング粉がメタライズ層に付着したり１曲げ分割時
に切込み溝の先端７を起点として必要以外のクラックが
生じ、そのクラック材８がウェハ裏面の柔く、粘いメタ
ライズ層２（主にＣｒ−Ｎｉ−Ａｕなど）と共に分割し
た一方にクラックの破片８（以下クラック片）が残留し
、ダイボンディング界面に混入し接続厚さを不均一にし
たり、このクラック片がボイドレス化を妨げたり、クラ
ック片がＩＣの回路部分に落下混入し、短絡が生じたり
、また、メタライズ層そのものがクラックの必要以上の
発生を防ぐとしてもダイボンディング後に応力発生・変
化等が生じ、ＩＣ側面水平方向に新らたなりラックが生
じたりする等の問題があった。
本発明の目的はダイボンディングの目的を充分に達成し
得る半導体装置を提供することにある。
得る半導体装置を提供することにある。
上記目的はウェハ裏面を全面メタライズしないで、ウェ
ハ表面の各ＩＣ間にダイシング・分割のための領域にそ
って、裏面のＩＣ領域のメタライズ領域を小さく形成し
て、そのメタライズ領域「外」をダイシング、分割する
ことにより、チッピング粉やクラック片が残留すること
なく容易に分離させることにより達成される。
ハ表面の各ＩＣ間にダイシング・分割のための領域にそ
って、裏面のＩＣ領域のメタライズ領域を小さく形成し
て、そのメタライズ領域「外」をダイシング、分割する
ことにより、チッピング粉やクラック片が残留すること
なく容易に分離させることにより達成される。
このダイシング、かつ、分割領域をメタライズしないこ
とにより、ＩＣ素材がシリコンのみになるため、その自
体に柔かさ、粘さがメタライズ層のＣｒ−Ｎｉ−Ａｕな
どに比べて格段に小さく、非常に割れ易いので、チッピ
ング粉やクラック片が容易に分離してしまう。このこと
を効果的に施すことにより従来の問題点が解決でき、ダ
イボンディング特性を著しく向上させる。
とにより、ＩＣ素材がシリコンのみになるため、その自
体に柔かさ、粘さがメタライズ層のＣｒ−Ｎｉ−Ａｕな
どに比べて格段に小さく、非常に割れ易いので、チッピ
ング粉やクラック片が容易に分離してしまう。このこと
を効果的に施すことにより従来の問題点が解決でき、ダ
イボンディング特性を著しく向上させる。
以下、本発明の一実施例を第１図で説明する。
従来例（第１図）と容易に比較できるが、ウェハ１の裏
面のメタライズ２を施さない領域９をダイシング、分割
するので、チッピング粉やクランク片８がメタライズ領
域２に付着し残留しにくいことは明らかであることを確
認したものである。
面のメタライズ２を施さない領域９をダイシング、分割
するので、チッピング粉やクランク片８がメタライズ領
域２に付着し残留しにくいことは明らかであることを確
認したものである。
第２図は従来のウェハ裏面全体をメタライズした。
１）ダイシング溝の切込み深さをウェハ厚さの７０％に
して分割したＩＣ１ ２）ウェハ裏面まで１００％切込んだＩＣ１３）本発明
の第１図のようにメタライズ領域外のウェハ素材を７０
％切込んだＩＣ１ の三種の残留しているクラック材の発生率をＩＣの側面
四方向から実体顕微鏡で調べたものである。
して分割したＩＣ１ ２）ウェハ裏面まで１００％切込んだＩＣ１３）本発明
の第１図のようにメタライズ領域外のウェハ素材を７０
％切込んだＩＣ１ の三種の残留しているクラック材の発生率をＩＣの側面
四方向から実体顕微鏡で調べたものである。
従来品の７０％切込みＩＣに比べ１００％切込みＩＣは
大きなりラック片は少ないがダイシング時のチッピング
粉が多数付着していた（集計せず）。
大きなりラック片は少ないがダイシング時のチッピング
粉が多数付着していた（集計せず）。
一方、７０％切込みＩＣのチッピング粉は無く、比較的
大きい分割時のクラック片やクラックそのものが見られ
１本実施例では前者の二種従来例に比べ、チッピング粉
は無く、集計したクラック片やクラックそのものの数が
全んど確認できなかった。
大きい分割時のクラック片やクラックそのものが見られ
１本実施例では前者の二種従来例に比べ、チッピング粉
は無く、集計したクラック片やクラックそのものの数が
全んど確認できなかった。
本実施例では、ＩＣへの部分メタライズを施し。
その効果をみたが、シリコン等と同様、固く割れ分離し
易イＳ ｘ Ｃｖ Ａ Ｑ Ｎ ｔ Ａ （ｌ ｚ Ｏ
等の材料を用いてダイシングし、分割する場合もメタラ
イズ領域をさけることで、チッピング粉やクラック片の
残留を低減することができる。
易イＳ ｘ Ｃｖ Ａ Ｑ Ｎ ｔ Ａ （ｌ ｚ Ｏ
等の材料を用いてダイシングし、分割する場合もメタラ
イズ領域をさけることで、チッピング粉やクラック片の
残留を低減することができる。
本発明によれば、チッピング粉やクラック片等が容易に
ウェハから分離し、ダイボンディング界面への混入がな
く、界面厚さの均一化、はんだ等のぬれ広がりの均一化
、及び、ボイドレス化に通じ、ダイボンディングに求め
られる基本特性の熱伝導性が大巾に向上、均一化される
。
ウェハから分離し、ダイボンディング界面への混入がな
く、界面厚さの均一化、はんだ等のぬれ広がりの均一化
、及び、ボイドレス化に通じ、ダイボンディングに求め
られる基本特性の熱伝導性が大巾に向上、均一化される
。
第１図は本発明の一実施例のウェハ裏面のメタライズ領
域外をダイシング、分割した場合の縦断面図、第２図は
本発明の実施例の効果を従来例と比較した残留クラック
発生率を示す図、第３図は従来のウェハ裏面全体にメタ
ライズを施し、ダイシング後に分割した場合の縦断面図
である。
域外をダイシング、分割した場合の縦断面図、第２図は
本発明の実施例の効果を従来例と比較した残留クラック
発生率を示す図、第３図は従来のウェハ裏面全体にメタ
ライズを施し、ダイシング後に分割した場合の縦断面図
である。
Claims (1)
- 【特許請求の範囲】 １、半導体チップと別基板とをダイボンディングするも
のにおいて、 前記半導体チップ面の周辺端部を除いてダイボンディン
グすることを特徴とする半導体装置。 ２、特許請求の範囲第１項において、 前記半導体チップ面の周辺端部の分割領域にダイボンデ
ィングすることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63049540A JPH01225131A (ja) | 1988-03-04 | 1988-03-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63049540A JPH01225131A (ja) | 1988-03-04 | 1988-03-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01225131A true JPH01225131A (ja) | 1989-09-08 |
Family
ID=12834016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63049540A Pending JPH01225131A (ja) | 1988-03-04 | 1988-03-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01225131A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03234033A (ja) * | 1990-02-09 | 1991-10-18 | Rohm Co Ltd | Ｄｈｄ型ダイオードの製造方法 |
| JPH03234043A (ja) * | 1990-02-09 | 1991-10-18 | Rohm Co Ltd | 半導体装置の製造方法 |
| US5786266A (en) * | 1994-04-12 | 1998-07-28 | Lsi Logic Corporation | Multi cut wafer saw process |
-
1988
- 1988-03-04 JP JP63049540A patent/JPH01225131A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03234033A (ja) * | 1990-02-09 | 1991-10-18 | Rohm Co Ltd | Ｄｈｄ型ダイオードの製造方法 |
| JPH03234043A (ja) * | 1990-02-09 | 1991-10-18 | Rohm Co Ltd | 半導体装置の製造方法 |
| US5786266A (en) * | 1994-04-12 | 1998-07-28 | Lsi Logic Corporation | Multi cut wafer saw process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6051875A (en) | Semiconductor chip | |
| US5266528A (en) | Method of dicing semiconductor wafer with diamond and resin blades | |
| EP1107299A3 (en) | Process for producing semiconductor devices | |
| US5157001A (en) | Method of dicing semiconductor wafer along protective film formed on scribe lines | |
| EP0740852A1 (en) | Methods and apparatus for producing integrated circuit devices | |
| EP3635775A1 (en) | Processed stacked dies | |
| KR102643185B1 (ko) | 판상물의 가공 방법 | |
| US3699644A (en) | Method of dividing wafers | |
| JP4595265B2 (ja) | 半導体装置の製造方法 | |
| CN103999203A (zh) | 在涂布后研磨前切割 | |
| DE102013104952A1 (de) | Halbleiterpackages und Verfahren zu deren Ausbildung | |
| TW201440179A (zh) | 半導體裝置、半導體裝置之製造方法 | |
| JP2004055852A (ja) | 半導体装置及びその製造方法 | |
| CN110838439A (zh) | 一种晶圆切片方法及芯片 | |
| US7846776B2 (en) | Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods | |
| JPH01225131A (ja) | 半導体装置 | |
| TW201250923A (en) | Pre-cut wafer applied underfill film | |
| DE102019201438A1 (de) | Verfahren zum Herstellen eines Substrats und System zum Herstellen eines Substrats | |
| US10784165B2 (en) | Semiconductor device and dicing method | |
| JP3651362B2 (ja) | 半導体装置の製造方法 | |
| JPS58197743A (ja) | 半導体装置の製造方法 | |
| JPS58137228A (ja) | 半導体装置の製造方法 | |
| JPH03283637A (ja) | 半導体装置 | |
| EP3886151A1 (en) | Method for forming a packaged semiconductor device | |
| JP2002075918A (ja) | セラミック基板の製造方法および半導体装置の製造方法 |