KR102643185B1 - 판상물의 가공 방법 - Google Patents

판상물의 가공 방법 Download PDF

Info

Publication number
KR102643185B1
KR102643185B1 KR1020190031894A KR20190031894A KR102643185B1 KR 102643185 B1 KR102643185 B1 KR 102643185B1 KR 1020190031894 A KR1020190031894 A KR 1020190031894A KR 20190031894 A KR20190031894 A KR 20190031894A KR 102643185 B1 KR102643185 B1 KR 102643185B1
Authority
KR
South Korea
Prior art keywords
package
protective member
shield layer
package substrate
holding
Prior art date
Application number
KR1020190031894A
Other languages
English (en)
Other versions
KR20190113600A (ko
Inventor
영석 김
병득 장
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20190113600A publication Critical patent/KR20190113600A/ko
Application granted granted Critical
Publication of KR102643185B1 publication Critical patent/KR102643185B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Battery Electrode And Active Subsutance (AREA)

Abstract

(과제) 단자 불량을 일으키지 않고 판상물을 적절히 가공하는 것.
(해결 수단) 판상물을 분할 예정 라인을 따라 개개의 패키지로 분할하는 가공 방법으로서, 판상물의 단자측에 보호 부재를 첩착하여 일체화하고, 분할 예정 라인을 따라 판상물을 개개의 패키지로 개편화하여, 패키지의 표면에 도전성의 실드층을 형성하고, 각 패키지로부터 보호 부재를 박리한다.

Description

판상물의 가공 방법{METHOD OF PROCESSING PLATE-SHAPED OBJECT}
본 발명은, 판상물의 가공 방법에 관한 것이다.
판상물의 가공 방법으로서, 패키지 기판 등의 판상물을 다이싱에 의해 분할 예정 라인을 따라 개편화하는 것이 알려져 있다 (예를 들어, 특허문헌 1 참조). 특허문헌 1 에 기재된 가공 방법에서는, 배선 기판의 일방의 면에 범프 등의 단자가 배치 형성됨과 함께, 배선 기판의 타방의 면에 반도체 칩이 탑재되고 봉지제로 일괄 봉지되어 패키지 기판이 형성되어 있다. 패키지 기판의 분할 예정 라인을 따라 다이싱됨으로써, 패키지 기판이 개개의 패키지로 분할되고, 분할 후의 패키지는 단자를 개재하여 메인 기판 등에 실장된다.
일본 공개특허공보 2012-039104호
상기한 바와 같은 판상물을 수지층측으로부터 가공하여 개편화하는 경우에는, 판상물의 단자측을 유지 지그 또는 유지 테이프로 유지할 필요가 있다. 단자를 유지 지그로 흡인 유지할 때에는 단자를 손상시킬 우려가 있었다. 마찬가지로, 유지 테이프로 유지할 때에도, 테이프 본래의 특성에 단자 보호의 특성을 갖게 하는 것이 어려워, 단자를 손상시킬 우려가 있었다. 또, 단자와는 반대측을 유지하는 것도 생각할 수 있지만, 노출된 단자가 가공 부스러기로 손상되거나, 단자에 가공 부스러기가 부착하거나 하는 경우가 있었다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 단자 불량을 일으키지 않고 판상물을 적절히 가공할 수 있는 판상물의 가공 방법을 제공하는 것을 목적의 하나로 한다.
본 발명의 일 양태의 판상물의 가공 방법은, 교차하는 분할 예정 라인에 의해 구획된 배선 기재의 일방의 면의 영역에 복수의 단자가 형성되고, 배선 기재의 타방의 면의 영역에 반도체 칩이 본딩되고 봉지제로 봉지된 판상물을, 그 분할 예정 라인을 따라 분할하여 개개의 패키지로 분할하는 판상물의 가공 방법으로서, 그 복수의 단자를 보호하는 점착층을 갖는 보호 부재를 그 일방의 면에 첩착 (貼着) 하는 보호 부재 첩착 스텝과, 그 보호 부재 첩착 스텝을 실시한 후에, 그 분할 예정 라인을 따라 판상물 및 그 보호 부재를 분할하여 그 분할 예정 라인을 따라 개개의 패키지로 개편화하는 개편화 스텝과, 그 개편화 스텝을 실시한 후에, 복수의 패키지의 그 봉지제 상면 및 측벽에 도전성 실드층을 형성하는 실드층 형성 스텝과, 그 실드층 형성 스텝을 실시한 후에, 그 보호 부재를 패키지로부터 박리하는 보호 부재 박리 스텝을 구비한다.
이 구성에 의하면, 보호 부재의 점착층으로 단자가 덮여 판상물과 보호 부재가 일체화되어 있다. 이 때문에, 판상물의 일방의 면 또는 타방의 면 중 어느 것이 유지 지그 또는 유지 테이프에 유지되어도, 단자가 손상되는 경우가 없어 단자를 적절히 보호할 수 있다.
본 발명의 일 양태의 판상물의 가공 방법에 있어서, 그 보호 부재 첩착 스텝을 실시한 후에, 그 보호 부재측을 유지 지그에 의해 흡인 유지하거나 또는 유지 테이프에 첩착하는 보호 부재 유지 스텝을 추가로 구비해도 된다.
본 발명의 일 양태의 판상물의 가공 방법에 있어서, 그 보호 부재 유지 스텝을 실시한 후에, 판상물의 두께 방향 도중까지 V 홈 형성 수단으로 절입하여, 그 분할 예정 라인에 대응하는 영역을 따라 그 봉지제 상면으로부터 홈 바닥을 향하여 경사진 측벽을 구비하도록 V 홈을 형성하는 V 홈 형성 스텝을 추가로 구비해도 된다.
본 발명에 의하면, 보호 부재의 점착층으로 단자가 덮여 판상물과 보호 부재가 일체화되기 때문에, 단자 불량을 일으키지 않고 판상물을 적절히 가공할 수 있다.
도 1 은, 본 실시형태의 반도체 패키지의 단면 모식도이다.
도 2A 및 도 2B 는 비교예에 관련된 반도체 패키지의 가공 방법의 설명도이다.
도 3A 는 제 1 가공 방법에 관련된 마운트 스텝의 일례를 나타내는 도면이고, 도 3B 는 제 1 가공 방법에 관련된 기판 제작 스텝의 일례를 나타내는 도면이고, 도 3C 는 제 1 가공 방법에 관련된 보호 부재 첩착 스텝의 일례를 나타내는 도면이고, 도 3D 는 제 1 가공 방법에 관련된 보호 부재 유지 스텝의 일례를 나타내는 도면이다.
도 4A 는 제 1 가공 방법에 관련된 V 홈 형성 스텝의 일례를 나타내는 도면이고, 도 4B 는 제 1 가공 방법에 관련된 개편화 스텝의 일례를 나타내는 도면이고, 도 4C 는 제 1 가공 방법에 관련된 전사 스텝의 일례를 나타내는 도면이다.
도 5A 및 도 5B 는 제 1 가공 방법에 관련된 실드층 형성 스텝의 일례를 나타내는 도면이고, 도 5C 는 제 1 가공 방법에 관련된 보호 부재 박리 스텝의 일례를 나타내는 도면이다.
도 6A 는 제 2 가공 방법에 관련된 보호 부재 유지 스텝의 일례를 나타내는 도면이고, 도 6B 는 제 2 가공 방법에 관련된 V 홈 형성 스텝의 일례를 나타내는 도면이고, 도 6C 는 제 2 가공 방법에 관련된 개편화 스텝의 일례를 나타내는 도면이다.
도 7A 는 제 3 가공 방법에 관련된 보호 부재 유지 스텝의 일례를 나타내는 도면이고, 도 7B 는 제 3 가공 방법에 관련된 V 홈 형성 스텝의 일례를 나타내는 도면이고, 도 7C 는 제 3 가공 방법에 관련된 개편화 스텝의 일례를 나타내는 도면이다.
도 8A 및 도 8B 는 제 3 가공 방법에 관련된 실드층 형성 스텝의 일례를 나타내는 도면이고, 도 8C 는 제 3 가공 방법에 관련된 보호 부재 박리 스텝의 일례를 나타내는 도면이다.
도 9 는, 시험체에 형성한 실드층의 두께를 나타내는 도면이다.
도 10 은, 시험체의 측면의 경사각과 실드층의 두께의 관계를 나타내는 도면이다.
도 11A 및 도 11B 는 반도체 패키지의 변형예를 나타내는 도면이다.
도 12A, 도 12B, 및 도 12C 는 V 홈 형성 스텝의 변형예를 나타내는 도면이다.
도 13A 및 도 13B 는 개편화 스텝의 변형예를 나타내는 도면이다.
도 14 는, 보호 부재 박리 스텝의 변형예를 나타내는 도면이다.
도 15A 및 도 15B 는 보호 부재 박리 스텝의 변형예를 나타내는 도면이다.
도 16A, 도 16B, 및 도 16C 는 변형예의 반도체 패키지의 가공 방법의 설명도이다.
도 17 은, V 블레이드의 변형예를 나타내는 도면이다.
이하, 첨부 도면을 참조하여, 본 실시형태의 패키지 기판의 가공 방법에 대해 설명한다. 도 1 은, 본 실시형태의 반도체 패키지의 단면 모식도이다. 도 2 는, 비교예의 반도체 패키지의 가공 방법의 설명도이다. 또한, 이하의 실시형태는 어디까지나 일례를 나타내는 것으로, 각 스텝 사이에 다른 스텝을 구비해도 되고, 스텝의 순서를 적절히 변경해도 된다.
도 1 에 나타내는 바와 같이, 반도체 패키지 (판상물) (10) 는, 이른바 EMI (Electro-Magnetic Interference) 의 방지가 필요한 모든 반도체 장치의 패키지이며, 외면의 실드층 (16) 에 의해 주위에 대한 전자 노이즈의 누설을 억제하도록 구성되어 있다. 실드층 (16) 의 내측에서는, 배선 기판 (배선 기재) (11) 의 표면에 실장된 반도체 칩 (12) 이 수지층 (봉지제) (13) 으로 봉지되어 있고, 배선 기판 (11) 의 이면에 범프 (14) 가 배치 형성되어 있다. 배선 기판 (11) 에는, 반도체 칩 (12) 에 접속되는 단자나 그라운드 라인 (17) 을 포함하는 각종 배선이 형성되어 있다.
반도체 칩 (12) 은, 반도체 웨이퍼를 디바이스마다 개편화하여 형성되고, 배선 기판 (11) 의 소정의 위치에 마운트되어 있다. 또, 패키지 측면 (측벽) (23) 에는 패키지 상면 (봉지제 상면) (22) 으로부터 하방을 향하여 외측으로 넓어지는 경사면 (25) 이 형성되어 있고, 이 경사면 (25) 에 대하여 스퍼터법 등에 의해 상방으로부터 도전성의 실드층 (16) 이 형성되어 있다. 일반적인 반도체 패키지의 연직인 패키지 측면과는 달리, 패키지 측면 (23) 의 경사면 (25) 이 실드층 (16) 의 형성 방향에 대하여 기울어져 교차하고 있기 때문에, 경사면 (25) 에 실드층 (16) 이 형성되기 쉽게 되어 있다.
그런데, 도 2A 의 비교예에 나타내는 바와 같이, 반도체 패키지에 경사면을 형성하기 위해서는, 패키지 기판 (105) 의 수지층 (103) 측에 V 홈 (107) 을 형성해야 한다. 통상은 패키지 기판 (105) 의 범프 (104) 측을 유지 테이프 (111) 의 점착층 (112) 에 첩착시킨 상태로 V 홈 (107) 이 형성된다. 유지 테이프 (111) 의 본래의 특성에, 매립성이나 풀의 잔존 방지 등의 범프 (104) 의 보호 특성을 양립시키는 것이 어렵기 때문에, 범프 (104) 가 손상될 우려가 있다.
한편으로, 도 2B 의 다른 비교예에 나타내는 바와 같이, 패키지 기판 (105) 을 유지 지그 (113) 상에서 개편화하는 것도 생각할 수 있지만, 패키지 기판 (105) 의 범프 (104) 가 유지 지그 (113) 에 직접적으로 접촉하여, 범프 (104) 의 파손이나 오염이 발생할 우려가 있다. 이와 같이, 유지 테이프 (111) 및 유지 지그 (113) 중 어느 것에 의해 패키지 기판 (105) 을 유지해도 범프 (104) 에 문제가 발생하여, 단자 불량을 일으킨다는 문제가 있다. 범프 (104) 와는 반대측을 유지하는 것도 생각할 수 있지만, 가공 부스러기에 의해 범프 (104) 가 손상되거나, 가공 부스러기가 범프 (104) 에 부착하거나 하는 경우가 있다. 또한, 범프 (104) 등의 볼록형 단자가 배치 형성된 패키지 기판 (105) 에 한정하지 않고, 랜드 등의 평면 단자가 배치 형성된 패키지 기판이라도, 랜드의 흠집에 의해 동일한 단자 불량을 일으킬 가능성이 있다.
그래서, 본 실시형태에서는, 단자를 손상시키지 않고 박리 가능한 보호 부재 (31) (도 3C 참조) 로, 패키지 기판 (15) 의 범프 (14) 를 덮은 상태로 각종 가공을 실시하고 있다. 이로써, 유지 테이프 (42) (도 3D 참조) 나 유지 지그 (61) (도 6A 참조) 에 유지되거나, 보호 부재 (31) 와 반대측이 유지 테이프 (42) 나 유지 지그 (61) 에 유지되거나 해도, 범프 (14) 의 파손이나 오염이 발생하는 경우가 없다. 따라서, 개편화 후의 반도체 패키지 (10) 로부터 보호 부재 (31) 를 박리하여, 반도체 패키지 (10) 의 범프 (14) 의 단자 불량을 방지할 수 있다.
이하, 패키지 기판 등의 판상물의 가공 방법에 대해 설명한다. 도 3A 내지 도 5C 를 참조하여, 우선 프레임 다이싱에 의한 제 1 가공 방법에 대해 설명한다. 또한, 도 3A 는 마운트 스텝, 도 3B 는 기판 제작 스텝, 도 3C 는 보호 부재 첩착 스텝, 도 3D 는 보호 부재 유지 스텝의 각각 일례를 나타내는 도면이다. 도 4A 는 V 홈 형성 스텝, 도 4B 는 개편화 스텝, 도 4C 는 전사 스텝의 각각 일례를 나타내는 도면이다. 도 5A 및 도 5B 는 실드층 형성 스텝, 도 5C 는 보호 부재 박리 스텝의 각각 일례를 나타내는 도면이다.
도 3A 에 나타내는 바와 같이, 먼저 마운트 스텝이 실시된다. 마운트 스텝에서는, 배선 기판 (11) 의 표면 (타방의 면) 이 교차하는 분할 예정 라인에 의해 격자상으로 구획되어 있고, 구획된 각 디바이스 영역에 복수의 반도체 칩 (12) 이 배치 형성된다. 배선 기판 (11) 내에는 그라운드 라인 (17) 등의 배선이 형성되고, 배선 기판 (11) 의 이면 (일방의 면) 에는 복수의 범프 (14) 가 배치 형성되어 있다. 반도체 칩 (12) 의 상면의 단자에 와이어 (19) 의 일단이 접속되고, 배선 기판 (11) 의 표면의 단자 (18) 에 와이어 (19) 의 타단이 접속된다. 또한, 와이어 본딩에 한정하지 않고, 반도체 칩 (12) 의 이면의 단자를 배선 기판 (11) 의 표면의 단자에 직접 접속하는 플립 칩 본딩이 실시되어도 된다.
도 3B 에 나타내는 바와 같이, 마운트 스텝이 실시된 후에 기판 제작 스텝이 실시된다. 기판 제작 스텝에서는, 복수의 반도체 칩 (12) 이 마운트된 배선 기판 (11) 의 표면측에 봉지제 (35) 가 공급되고, 각 반도체 칩 (12) 이 봉지제 (35) 로 일괄 봉지되어 패키지 기판 (15) (도 3C 참조) 이 제작된다. 이 경우, 반도체 칩 (12) 이 실장된 배선 기판 (11) 의 이면이 유지 지그 (도시 생략) 에 유지되어 있고, 배선 기판 (11) 의 상면 (표면) 을 덮도록 프레임형 (36) 이 배치되어 있다. 프레임형 (36) 의 상벽에는 주입구 (37) 가 개구되어 있고, 주입구 (37) 의 상방에는 봉지제 (35) 를 공급하기 위한 공급 노즐 (38) 이 위치 부여되어 있다.
그리고, 공급 노즐 (38) 로부터 주입구 (37) 를 통해, 배선 기판 (11) 의 상면에 봉지제 (35) 가 공급되어 반도체 칩 (12) 이 봉지된다. 이 상태로, 봉지제 (35) 가 가열 또는 건조됨으로써 경화되어, 배선 기판 (11) 의 상면에 수지층 (13) (도 3C 참조) 이 형성된 패키지 기판 (기판) (15) 이 제작된다. 또한, 봉지제 (35) 에는, 경화성을 갖는 것이 사용되고, 에폭시 수지, 실리콘 수지, 우레탄 수지, 불포화 폴리에스테르 수지, 아크릴우레탄 수지, 또는 폴리이미드 수지 등에서 선택할 수 있다. 또, 봉지제 (35) 는 액상에 한정하지 않고, 시트상, 파우더상의 수지를 사용할 수도 있다. 이와 같이 하여, 배선 기판 (11) 상의 복수의 반도체 칩 (12) 이 일괄로 봉지된다. 또한, 패키지 기판 (15) 이 미리 준비되어 있는 경우에는, 마운트 스텝, 기판 제작 스텝을 생략해도 된다.
도 3C 에 나타내는 바와 같이, 기판 제작 스텝이 실시된 후에 보호 부재 첩착 스텝이 실시된다. 보호 부재 첩착 스텝에서는, 패키지 기판 (15) 의 수지층 (13) 측이 유지된 상태로, 패키지 기판 (15) 의 이면에 범프 (14) 를 보호하는 보호 부재 (31) 가 첩착된다. 보호 부재 (31) 는 기재 (33) 에 점착층 (32) 을 적층하여 형성되어 있고, 점착층 (32) 은 범프 (14) 를 매립 가능한 두께와 유연성을 갖고 있다. 이 점착층 (32) 에 범프 (14) 가 매립됨으로써, 패키지 기판 (15) 과 보호 부재 (31) 가 일체가 되어, 패키지 기판 (15) 의 범프 (14) 가 타부재와 접촉하지 않도록, 패키지 기판 (15) 의 이면측이 보호 부재 (31) 에 의해 양호하게 보호된다.
보호 부재 (31) 의 기재 (33) 는, 150 도 ∼ 170 도의 내열 온도의 재료로 형성되는 것이 바람직하고, 예를 들어, 폴리에틸렌나프탈레이트 수지, 폴리이미드 수지에서 선택할 수 있다.
또한, 점착층 (32) 은, 예를 들어, 자외선 경화 온수 팽윤성의 액상 수지를 경화시켜 형성되어도 된다. 이 액상 수지는, 자외선의 조사에 의해 고화되고, 90 도 전후의 온수의 공급에 의해 팽윤한다. 이 때문에, 후단의 V 홈 형성 스텝이나 개편화 스텝에서, 보호 부재 (31) 에 대하여 20 도 전후의 세정수가 분사되어도, 가공 도중에 패키지 기판 (15) 으로부터 보호 부재 (31) 가 박리되는 경우가 없다. 또, 후단의 보호 부재 박리 스텝에서는, 온수에 의해 점착층 (32) 을 팽윤시킴으로써, 범프 (14) 에 점착제를 남기지 않고 보호 부재 (31) 를 양호하게 박리할 수 있다.
도 3D 에 나타내는 바와 같이, 보호 부재 첩착 스텝이 실시된 후에 보호 부재 유지 스텝이 실시된다. 보호 부재 유지 스텝에서는, 환상 프레임 (41) 의 중앙을 막도록 유지 테이프 (42) 가 첩착되고, 이 유지 테이프 (42) 에 패키지 기판 (15) 의 보호 부재 (31) 측이 첩착된다. 이로써, 유지 테이프 (42) 의 외주부가 환상 프레임 (41) 에 의해 지지되고, 패키지 기판 (15) 이 환상 프레임 (41) 의 내측에 위치 부여된다. 보호 부재 (31) 를 개재하여 유지 테이프 (42) 에 패키지 기판 (15) 의 범프 (14) 측이 첩착되기 때문에, 범프 (14) 에 유지 테이프 (42) 의 점착제가 부착하는 경우가 없다.
유지 테이프 (42) 는, 이른바 다이싱 테이프이고, 테이프 기재 (43) 에 점착층 (44) 을 도포하여 형성되어 있다. 점착층 (44) 에는, 자외선이나 열 등의 외부 자극에 의해 점착성이 저감하는 자외선 경화형이나 열 경화형 등의 점착제가 사용된다. 또, 환상 프레임 (41) 은, 상면에서 보아 링상으로 형성되어 있어도 되고, 상면에서 보아 사각형 프레임상으로 형성되어 있어도 된다.
도 4A 에 나타내는 바와 같이, 보호 부재 유지 스텝이 실시된 후에 V 홈 형성 스텝이 실시된다. V 홈 형성 스텝에서는, 다이아몬드 지립 등을 함유하고 선단 (선단의 단면) 이 V 형상으로 성형된 절삭 블레이드 (이하, V 블레이드 (46) 라고 칭한다) 가 사용된다. 패키지 기판 (15) 의 배선 기판 (11) 측이 유지 테이프 (42) 를 개재하여 척 테이블 (도시 생략) 에 유지되고, V 블레이드 (46) 가 패키지 기판 (15) 의 분할 예정 라인에 위치 맞춤된다. 그리고, 패키지 기판 (15) 의 외측에서 V 블레이드 (46) 가 패키지 기판 (15) 의 두께 방향 도중의 깊이까지 내려지고, V 블레이드 (46) 에 대하여 패키지 기판 (15) 이 수평 방향으로 절삭 이송된다.
이로써, V 블레이드 (46) 에 의해 수지층 (13) 측으로부터 패키지 기판 (15) 이 절입되어 하프 커트되고, 분할 예정 라인에 대응하는 영역을 따라 수지층 (13) 의 상면으로부터 절삭 홈 바닥을 향하여 경사진 측벽을 구비하도록 V 홈 (47) 이 형성된다.
또한, 본 실시형태에서는, V 블레이드 (46) 의 선단이 뾰족한 V 자 형상으로 형성되었지만, 이 구성에 한정되지 않는다. V 블레이드 (46) 의 선단은, 패키지 기판 (15) 에 대하여 V 홈 (47) 을 형성 가능한 형상이면 된다. 예를 들어, 도 17 에 나타내는 바와 같이, V 블레이드 (46) 의 선단이 평탄한 V 자 형상으로 형성되어 있어도 된다. 따라서, 절삭 블레이드의 선단이 V 자 형상이란, 절삭 블레이드의 선단까지 뾰족한 완전한 V 자 형상에 한정하지 않고, 절삭 블레이드의 선단이 평탄한 대략 V 자 형상을 포함하는 형상이다. 또, V 블레이드의 선단의 V 자면은 직선적으로 경사져 있을 필요는 없고, 약간 둥그스름해도 된다.
도 4B 에 나타내는 바와 같이, V 홈 형성 스텝이 실시된 후에 개편화 스텝이 실시된다. 개편화 스텝에서는, 다이아몬드 지립 등을 함유하고, V 블레이드 (46) 보다 폭이 좁고, 선단 (선단의 단면) 이 사각형상으로 성형된 절삭 블레이드 (이하, 스트레이트 블레이드 (48) 라고 칭한다) 가 사용된다. 스트레이트 블레이드 (48) 는 척 테이블 상의 패키지 기판 (15) 의 V 홈 (47) 에 위치 맞춤된다. 그리고, 패키지 기판 (15) 의 외측에서 스트레이트 블레이드 (48) 가 유지 테이프 (42) 의 두께 방향 도중의 깊이까지 내려지고, 스트레이트 블레이드 (48) 에 대하여 패키지 기판 (15) 이 수평 방향으로 절삭 이송된다.
이로써, 스트레이트 블레이드 (48) 에 의해 수지층 (13) 측으로부터 유지 테이프 (42) 의 도중까지 절입하여 패키지 기판 (15) 이 풀 커트되고, V 홈 (47) 의 홈 바닥으로부터 유지 테이프 (42) 를 향하여 사각형 홈 (49) 이 형성된다. 이와 같이, V 홈 (47) 을 따라 패키지 기판 (15) 및 보호 부재 (31) 가 분할되고, 분할 예정 라인을 따라 패키지 기판 (15) 이 개개의 반도체 패키지 (10) 로 개편화된다. 또한, 모든 분할 예정 라인에 대하여 V 홈 형성 스텝이 완료되고 나서 개편화 스텝이 실시되는 구성에 한정되지 않는다. V 블레이드 (46) 및 스트레이트 블레이드 (48) 를 구비한 트윈 다이서에 의해, 분할 예정 라인마다 V 홈 형성 스텝과 개편화 스텝이 연속적으로 실시되어도 된다.
도 4C 에 나타내는 바와 같이, 개편화 스텝이 실시된 후에 전사 스텝이 실시된다. 전사 스텝에서는, 유지 테이프 (42) (도 4B 참조) 의 점착층 (44) 에 자외선이나 열 등의 외부 자극이 가해져, 유지 테이프 (42) 의 점착층 (44) 의 점착력이 저감되어, 유지 테이프 (42) 로부터 복수의 반도체 패키지 (10) 가 박리된다. 주로 유지 테이프 (42) 의 점착층 (44) 의 점착력이 저감되기 때문에, 유지 테이프 (42) 와 보호 부재 (31) 의 계면에서 박리되고, 반도체 패키지 (10) 로부터 보호 부재 (31) 가 박리되는 경우가 없다. 그리고, 반도체 패키지 (10) 가 유지 테이프 (42) 로부터 박리되면, 환상 프레임 (51) 의 내측의 플라즈마 처리용의 유지 테이프 (52) 에 반도체 패키지 (10) 가 다시 점착된다.
반도체 패키지 (10) 는, 패키지 측면 (23) 에도 실드층 (16) (도 5A 참조) 이 형성되도록, 적당한 간격을 두고 유지 테이프 (52) 상에 배치된다. 또한, 플라즈마 처리용의 유지 테이프 (52) 는, 테이프 기재 (53) 에 점착층 (54) 을 도포하여 형성되어 있다. 점착층 (54) 에는 자외선이나 열 등의 외부 자극에 의해 점착성이 저감되는 자외선 경화형이나 열 경화형의 점착제가 사용된다.
또, 유지 테이프 (52) 의 테이프 기재 (53) 는, 150 도 ∼ 170 도의 내열 온도의 재료로 형성되는 것이 바람직하고, 예를 들어, 폴리에틸렌나프탈레이트 수지, 폴리이미드 수지에서 선택할 수 있다. 또, 환상 프레임 (51) 은, 상면에서 보아 링상으로 형성되어 있어도 되고, 상면에서 보아 사각형 프레임상으로 형성되어 있어도 된다.
도 5A 에 나타내는 바와 같이, 전사 스텝이 실시된 후에 실드층 형성 스텝이 실시된다. 실드층 형성 스텝에서는, 복수의 반도체 패키지 (10) 의 패키지 외면에 도전성 재료로 실드층 (16) 이 형성된다. 이 경우, 각 반도체 패키지 (10) 가 플라즈마 장치 (도시 생략) 내에 반입되고, 소정의 형성 조건으로 각 반도체 패키지 (10) 에 대하여 상방으로부터 스퍼터 등의 플라즈마 처리에 의해 도전성 재료로 이루어지는 실드층 (16) 이 성막된다. 이로써, 각 반도체 패키지 (10) 의 패키지 상면 (22) 및 패키지 측면 (23) (도 5B 참조) 에 원하는 두께로 실드층 (16) 이 형성된다.
이 때, 도 5B 에 나타내는 바와 같이, 패키지 측면 (23) 의 경사면 (25) 이 패키지 상면 (22) 으로부터 하방을 향하여 외측으로 넓어져 있고, 경사면 (25) 이 실드층 (16) 의 형성 방향 (연직 방향) 에 대하여 기울어져 교차하고 있다. 따라서, 반도체 패키지 (10) 에 실드층 (16) 을 형성할 때에, 패키지 상면 (22) 뿐만 아니라 패키지 측면 (23) 의 경사면 (25) 에도, 충분한 실드 효과가 발휘되는 두께로 실드층 (16) 이 형성된다.
또, 패키지 측면 (23) 의 연직면 (26) 이나 패키지 사이의 홈 바닥 (56) 에도 실드층 (16) 이 형성되기 때문에, 유지 테이프 (52) 로부터 반도체 패키지 (10) 를 픽업할 때에, 반도체 패키지 (10) 의 하부에 실드층 (16) 에 의한 버가 발생하는 경우가 있다. 이 경우, 실드층 (16) 의 성막 조건에 추가하여, 패키지 사이의 어스펙트비 (종횡비) 를 조정함으로써, 반도체 패키지 (10) 의 버의 발생을 억제하는 것이 가능하다. 패키지 사이의 어스펙트비는, 전사 스텝에서 반도체 패키지 (10) 를 유지 테이프 (52) 에 다시 점착할 때의 패키지 간격에 의해 조정된다.
패키지 사이의 어스펙트비는, 패키지 측면 (23) 의 경사면 (25) 의 하단으로부터 홈 바닥 (56) 까지의 깊이를 Y ㎜, 패키지 측면 (23) 의 연직면 (26) 의 대향 간격을 X ㎜ 로 했을 때 Y/X 로 나타낸다. 패키지 측면 (23) 의 연직면 (26) 의 하측이나 패키지 사이의 홈 바닥 (56) 은 어스펙트비의 영향을 받기 쉽고, 패키지 사이의 어스펙트비가 높아짐에 따라 실드층 (16) 이 얇게 형성된다. 따라서, 어스펙트비를 높임으로써, 어스펙트비가 영향을 주기 어려운 경사면 (25) 에 실드층 (16) 이 적당한 두께로 형성되고, 어스펙트비가 영향을 주기 쉬운 연직면 (26) 의 하측이나 홈 바닥 (56) 에 실드층 (16) 이 얇게 형성되어 버의 발생이 억제된다.
또 상기한 바와 같이, 패키지 측면 (23) 의 연직면 (26) 에도 실드층 (16) 이 형성되기 때문에, 패키지 바닥면 (24) 이 노출되어 있으면, 범프 (14) 측에도 실드층 (16) 이 돌아 들어가 형성되어, 부품 불량을 일으킬 우려가 있다. 그러나, 본 실시형태에서는, 반도체 패키지 바닥면 (24) 이 보호 부재 (31) 에 의해 완전히 덮여 있기 때문에, 패키지 바닥면 (24) 에 실드층 (16) 이 돌아 들어가 형성되는 경우가 없다. 이와 같이, 보호 부재 (31) 는 범프 (14) 를 충격 등으로부터 보호할 뿐만 아니라, 실드층 (16) 의 성막시에 반도체 패키지 (10) 의 범프 (14) 측에 대한 실드층 (16) 의 돌아 들어감을 방지하고 있다.
또한, 배선 기판 (11) 의 그라운드 라인 (17) 은, 패키지 측면 (23) 의 경사면 (25) 의 하측에서 외부로 노출되어 있다. 경사면 (25) 의 하측에서 적당한 두께의 실드층 (16) 에 그라운드 라인 (17) 이 접속되기 때문에, 반도체 패키지 (10) 에서 발생한 전자 노이즈가 그라운드 라인 (17) 을 통해 반도체 패키지 (10) 밖으로 내보내진다. 또한, 패키지 측면 (23) 의 연직면 (26) 의 하측에서는 실드층 (16) 이 얇아지지만, 배선 기판 (11) 의 다수의 배선 (도시 생략) 에 의해 전자 노이즈가 커트되어 있다. 따라서, 반도체 패키지 (10) 의 주위의 전자 부품에 대한 전자 노이즈의 누설이 전체적으로 방지된다.
또한, 배선 기판 (11) 의 그라운드 라인 (17) 은, 실드층 (16) 에 접속되어 있으면 되고, 패키지 측면 (23) 의 연직면 (26) 에서 실드층 (16) 에 접속되어도 된다. 또, 실드층 (16) 은, 구리, 티탄, 니켈, 금 등 중 하나 이상의 도전성 재료로 이루어지는 두께 수 ㎛ 이상의 금속층이고, 스퍼터법, 이온 플레이팅법, CVD (Chemical Vapor Deposition) 법, PVD (Physical Vapor Deposition) 법, 도금법 등에 의해 형성되어도 된다. 또, 보호 부재 (31) 및 유지 테이프 (52) 는, 전체로서, 실드층 형성 스텝의 처리에 대한 내성을 갖는 재료로 형성되는 것이 바람직하다. 따라서, 보호 부재 (31) 및 유지 테이프 (52) 는, 실드층 형성 공정의 각 방식에 의해 내진공성, 내열성, 내화학성을 갖는 재료로 형성되는 것이 바람직하다.
도 5C 에 나타내는 바와 같이, 실드층 형성 스텝이 실시된 후에 보호 부재 박리 스텝이 실시된다. 보호 부재 박리 스텝에서는, 반도체 패키지 (10) 의 범프 (14) 측으로부터 보호 부재 (31) 가 박리된다. 이 경우, 각 반도체 패키지 (10) 의 수지층 (13) 측이 유지 지그 (도시 생략) 에 유지된 상태에서, 유지 테이프 (52) 의 일단을 집어 수평 이동시킴으로써, 반도체 패키지 (10) 로부터 유지 테이프 (52) 와 함께 보호 부재 (31) 가 떼어내진다. 예를 들어, 보호 부재 (31) 의 점착층 (32) 이 자외선 경화 온수 팽윤성의 액상 수지를 경화시킨 것이면, 보호 부재 (31) 에 온수를 공급함으로써 반도체 패키지 (10) 로부터 보호 부재 (31) 를 용이하게 떼어낼 수 있다. 이와 같이 하여, 패키지 외면이 실드층 (16) 으로 커버된 반도체 패키지 (10) 가 제조된다.
다음으로, 도 6A 내지 도 6C 를 참조하여, 지그 다이싱에 의한 제 2 가공 방법에 대해 설명한다. 또한, 제 2 가공 방법은, 제 1 가공 방법과 유지 테이프 대신에 유지 지그를 사용하여, 패키지 기판에 V 홈을 형성함과 함께 개편화하는 점에 대해서만 상이하다. 따라서, 여기서는 제 1 가공 방법과 동일한 스텝에 대해서는 설명을 생략하고, 보호 부재 유지 스텝, V 홈 형성 스텝, 개편화 스텝에 대해 설명한다. 도 6A 는 보호 부재 유지 스텝, 도 6B 는 V 홈 형성 스텝, 도 6C 는 개편화 스텝의 각각 일례를 나타내는 도면이다.
도 6A 에 나타내는 바와 같이, 보호 부재 유지 스텝에서는, 패키지 기판 (15) 의 배선 기판 (11) 측이 보호 부재 (31) 를 개재하여 유지 지그 (61) 에 유지된다. 유지 지그 (61) 의 상면은, 패키지 기판 (15) 의 분할 예정 라인에 대응하는 위치에 릴리프 홈 (62) 이 형성되어 있고, 릴리프 홈 (62) 에 의해 구획된 각 영역이 패키지 기판 (15) 을 유지하는 유지면 (63) 으로 되어 있다. 보호 부재 (31) 를 개재하여 유지 지그 (61) 의 유지면 (63) 에 패키지 기판 (15) 의 범프 (14) 측이 유지되기 때문에, 유지면 (63) 에 의해 범프 (14) 가 손상되는 경우가 없다.
도 6B 에 나타내는 바와 같이, 보호 부재 유지 스텝이 실시된 후에 V 홈 형성 스텝이 실시된다. V 홈 형성 스텝에서는, 유지 지그 (61) 에 패키지 기판 (15) 이 유지되면, V 블레이드 (46) 가 패키지 기판 (15) 의 분할 예정 라인에 위치 맞춤된다. 그리고, 패키지 기판 (15) 의 외측에서 V 블레이드 (46) 가 패키지 기판 (15) 의 두께 방향 도중의 깊이까지 내려지고, V 블레이드 (46) 에 대하여 패키지 기판 (15) 이 수평 방향으로 절삭 이송된다. 이로써, V 블레이드 (46) 에 의해 수지층 (13) 측으로부터 패키지 기판 (15) 이 절입되어, 분할 예정 라인에 대응하는 영역을 따라 V 홈 (47) 이 형성된다.
도 6C 에 나타내는 바와 같이, V 홈 형성 스텝이 실시된 후에 개편화 스텝이 실시된다. 개편화 스텝에서는, 스트레이트 블레이드 (48) 는 유지 지그 (61) 상의 패키지 기판 (15) 의 V 홈 (47) 에 위치 맞춤된다. 그리고, 패키지 기판 (15) 의 외측에서 스트레이트 블레이드 (48) 가 유지 지그 (61) 의 릴리프 홈 (62) 까지 내려지고, 스트레이트 블레이드 (48) 에 대하여 패키지 기판 (15) 이 수평 방향으로 절삭 이송된다. 이로써, 스트레이트 블레이드 (48) 에 의해 수지층 (13) 측으로부터 완전히 절단되어, V 홈 (47) 을 따라 패키지 기판 (15) 이 개개의 반도체 패키지 (10) 로 개편화된다. 또한, 제 2 가공 방법에서도, 트윈 다이서에 의해 분할 예정 라인마다 V 홈 형성 스텝과 개편화 스텝이 연속적으로 실시되어도 된다.
다음으로, 도 7A 내지 도 8C 를 참조하여, 올인원의 유지 테이프를 사용한 제 3 가공 방법에 대해 설명한다. 또한, 제 3 가공 방법은, 제 1 가공 방법과 다이싱과 실드층의 형성 처리에서 겸용 가능한 유지 테이프를 사용하는 점에 대해서만 상이하다. 따라서, 여기서는 제 1 가공 방법과 동일한 스텝에 대해서는 설명을 생략하고, 보호 부재 유지 스텝, V 홈 형성 스텝, 개편화 스텝, 실드층 형성 스텝, 보호 부재 박리 스텝에 대해 설명한다. 도 7A 는 보호 부재 유지 스텝, 도 7B 는 V 홈 형성 스텝, 도 7C 는 개편화 스텝의 각각 일례를 나타내는 도면이다. 도 8A 및 도 8B 는 실드층 형성 스텝, 도 8C 는 보호 부재 박리 스텝의 각각 일례를 나타내는 도면이다.
도 7A 에 나타내는 바와 같이, 보호 부재 유지 스텝에서는, 환상 프레임 (65) 의 중앙을 막도록 유지 테이프 (66) 가 첩착되고, 이 유지 테이프 (66) 에 패키지 기판 (15) 의 보호 부재 (31) 측이 첩착된다. 이로써, 유지 테이프 (66) 의 외주부가 환상 프레임 (65) 에 의해 지지되고, 유지 테이프 (66) 를 개재하여 패키지 기판 (15) 이 환상 프레임 (65) 의 내측에 위치 부여된다. 보호 부재 (31) 를 개재하여 유지 테이프 (66) 에 패키지 기판 (15) 의 범프 (14) 측이 첩착되기 때문에, 범프 (14) 에 유지 테이프 (66) 의 점착제가 부착하는 경우가 없다.
유지 테이프 (66) 는, 다이싱과 실드층의 형성 처리에서 겸용 가능한 테이프이고, 테이프 기재 (67) 에 점착층 (68) 을 도포하여 형성되어 있다. 점착층 (68) 에는 자외선이나 열 등의 외부 자극에 의해 점착성이 저감되는 자외선 경화형이나 열 경화형의 점착제가 사용된다. 또, 환상 프레임 (65) 은, 상면에서 보아 링상으로 형성되어 있어도 되고, 상면에서 보아 사각형 프레임상으로 형성되어 있어도 된다.
또, 유지 테이프 (66) 의 테이프 기재 (67) 는, 150 도 ∼ 170 도의 내열 온도의 재료로 형성되는 것이 바람직하고, 예를 들어, 폴리에틸렌나프탈레이트 수지, 폴리이미드 수지에서 선택할 수 있다. 실드층의 형성 처리에 대한 내성을 갖는 유지 테이프 (66) 를 다이싱 테이프에 사용함으로써, 테이프의 재점착을 실시하는 전사 스텝을 생략하는 것이 가능하게 되어 있다.
도 7B 에 나타내는 바와 같이, 보호 부재 유지 스텝이 실시된 후에 V 홈 형성 스텝이 실시된다. V 홈 형성 스텝에서는, 패키지 기판 (15) 의 배선 기판 (11) 측이 유지 테이프 (66) 를 개재하여 척 테이블 (도시 생략) 에 유지되고, V 블레이드 (46) 가 패키지 기판 (15) 의 분할 예정 라인에 위치 맞춤된다. 그리고, 패키지 기판 (15) 의 외측에서 V 블레이드 (46) 가 패키지 기판 (15) 의 두께 방향 도중의 깊이까지 내려지고, V 블레이드 (46) 에 대하여 패키지 기판 (15) 이 수평 방향으로 절삭 이송된다. 이로써, V 블레이드 (46) 에 의해 수지층 (13) 측으로부터 패키지 기판 (15) 이 절입되어, 분할 예정 라인에 대응하는 영역을 따라 V 홈 (47) 이 형성된다.
도 7C 에 나타내는 바와 같이, V 홈 형성 스텝이 실시된 후에 개편화 스텝이 실시된다. 개편화 스텝에서는, 스트레이트 블레이드 (48) 는 척 테이블 상의 패키지 기판 (15) 의 V 홈 (47) 에 위치 맞춤된다. 그리고, 패키지 기판 (15) 의 외측에서 스트레이트 블레이드 (48) 가 유지 테이프 (66) 의 두께 방향 도중의 깊이까지 내려지고, 스트레이트 블레이드 (48) 에 대하여 패키지 기판 (15) 이 수평 방향으로 절삭 이송된다. 이로써, 스트레이트 블레이드 (48) 에 의해 수지층 (13) 측으로부터 유지 테이프 (66) 의 도중까지 절입되어, V 홈 (47) 을 따라 패키지 기판 (15) 이 개개의 반도체 패키지 (10) 로 개편화된다. 또한, 제 3 가공 방법에서도, 트윈 다이서에 의해 분할 예정 라인마다 V 홈 형성 스텝과 개편화 스텝이 연속적으로 실시되어도 된다.
도 8A 에 나타내는 바와 같이, 개편화 스텝이 실시된 후에 실드층 형성 스텝이 실시된다. 실드층 형성 스텝에서는, 복수의 반도체 패키지 (10) 의 패키지 외면에 도전성 재료로 실드층 (16) 이 형성된다. 이 경우, 각 반도체 패키지 (10) 가 플라즈마 장치 (도시 생략) 내에 반입되어, 소정의 형성 조건으로 각 반도체 패키지 (10) 에 대하여 상방으로부터 스퍼터 등의 플라즈마 처리에 의해 도전성 재료로 이루어지는 실드층 (16) 이 성막된다. 이로써, 각 반도체 패키지 (10) 의 패키지 상면 (22) 및 패키지 측면 (23) (도 8B 참조) 에 원하는 두께로 실드층 (16) 이 형성된다.
이 때, 도 8B 에 나타내는 바와 같이, 패키지 측면 (23) 의 경사면 (25) 이 패키지 상면 (22) 으로부터 하방을 향하여 외측으로 넓어져 있고, 경사면 (25) 이 실드층 (16) 의 형성 방향 (연직 방향) 에 대하여 기울어져 교차하고 있다. 따라서, 반도체 패키지 (10) 에 실드층 (16) 을 형성할 때에, 패키지 상면 (22) 뿐만 아니라 패키지 측면 (23) 의 경사면 (25) 에도, 충분한 실드 효과가 발휘되는 두께로 실드층 (16) 이 형성된다. 또한, 유지 테이프 (66) 및 보호 부재 (31) 가 플라즈마 처리에 대하여 내성을 갖고 있기 때문에, 플라즈마 처리에 의해 유지 테이프 (66) 및 보호 부재 (31) 가 열화되는 경우가 없다.
실드층 (16) 의 성막 조건에 추가하여, 패키지 사이의 어스펙트비 (종횡비) 를 조정함으로써, 반도체 패키지 (10) 의 버의 발생이 억제된다. 패키지 사이의 어스펙트비는, 스트레이트 블레이드 (48) (도 7C 참조) 의 폭 치수 및 절입량에 의해 조정된다. 또, 반도체 패키지 (10) 의 범프 (14) 가 보호 부재 (31) 에 의해 완전히 덮여 있기 때문에, 패키지 바닥면 (24) 에 실드층 (16) 이 돌아 들어가 형성되는 것이 방지된다. 또한, 유지 테이프 (66) 를 다시 점착하지 않고, 다이싱 및 플라즈마 처리를 실시할 수 있어, 작업 공수 및 비용을 저감할 수 있다.
또, 실드층 (16) 은, 구리, 티탄, 니켈, 금 등 중 하나 이상의 도전성 재료로 이루어지는 두께 수 ㎛ 이상의 금속층이고, 스퍼터법, 이온 플레이팅법, CVD (Chemical Vapor Deposition) 법, PVD (Physical Vapor Deposition) 법, 도금법 등에 의해 형성되어도 된다. 또, 보호 부재 (31) 및 유지 테이프 (66) 는, 실드층 형성 공정의 각 방식에 의해 내진공성, 내열성, 내화학성을 갖는 재료로 형성되어 있다.
도 8C 에 나타내는 바와 같이, 실드층 형성 스텝이 실시된 후에 보호 부재 박리 스텝이 실시된다. 보호 부재 박리 스텝에서는, 반도체 패키지 (10) 의 범프 (14) 측으로부터 보호 부재 (31) 가 박리된다. 이 경우, 각 반도체 패키지 (10) 의 수지층 (13) 측이 유지 지그 (도시 생략) 에 유지된 상태에서, 유지 테이프 (66) 의 일단을 집어 수평 이동시킴으로써, 반도체 패키지 (10) 로부터 유지 테이프 (66) 와 함께 보호 부재 (31) 가 떼어내진다. 이와 같이 하여, 패키지 외면이 실드층 (16) 으로 커버된 반도체 패키지 (10) 가 제조된다.
계속해서, 반도체 패키지의 측면의 경사 각도와 실드층의 관계에 대해 설명한다. 도 9 는, 시험체에 형성한 실드층의 두께를 나타내는 도면이다. 도 10 은, 시험체의 측면의 경사각과 실드층의 두께의 관계를 나타내는 도면이다.
도 9 에 나타내는 바와 같이, 측면 (72) 의 경사 각도 (θ) 를 변경한 복수의 시험체 (70) 를 준비하고, 180 ℃, 8 × 10-4 Pa 의 조건하에서 이온 플레이팅법에 의해 실드층을 형성하였다. 측면 (72) 의 경사 각도 (θ) 는, 90°, 82°, 68°, 60°, 45°중 어느 것으로 하였다. 또, 상면 (71) 에 형성된 상부 실드층 (73) 의 두께 (t1), 및 측면 (72) 에 형성된 측부 실드층 (74) 의 두께 (t2) 를, 주사형 전자 현미경의 관찰 화상에 기초하여 측정하였다. 상부 실드층 (73) 및 측부 실드층 (74) 의 두께 (t1, t2) 는, 다음 식 (1) 에 나타내는 스텝 커버리지 (step coverage) 의 값으로서 산출하고, 이 값과 경사 각도 (θ) 의 관계를 도 10 에 정리하였다.
(1) step coverage = (t2/t1) × 100
이 결과, 경사 각도 (θ) 가 90°로부터 작아짐에 따라 스텝 커버리지의 값이 서서히 커지고, 경사 각도 (θ) 가 45°가 되면 스텝 커버리지의 값이 100 ％ 가 되었다. 구체적으로는, 경사 각도 (θ) 가 45°가 되도록 설정한 경우, 상부 실드층 (73) 의 두께 (t1) 와 측부 실드층 (74) 의 두께 (t2) 가 일치하고, 시험체 (70) 의 상면 (71) 및 측면 (72) 에 균일한 두께의 실드층이 확인되었다. 또, 발명자의 실험에 의하면, 스텝 커버리지의 값이 50 ％ 를 하회하면, 측부 실드층 (74) 의 성막에 시간을 필요로 하여, 프로세스 비용이 증대되기 때문에, 스텝 커버리지의 값이 50 ％ 이상이 되는 범위가 바람직하다. 따라서, 반도체 패키지의 측면의 경사 각도 (θ) 는 45°이상 또한 82°이하인 것이 바람직하다.
이상과 같이, 본 실시형태의 패키지 기판 (15) 의 가공 방법에 의하면, 패키지 기판 (15) 은, 복수의 범프 (14) 가 보호 부재 (31) 로 덮인 상태에서, 유지 지그 또는 유지 테이프에 유지된다. 이 때, 보호 부재 (31) 의 점착층 (32) 에 범프 (14) 가 매립되어 패키지 기판 (15) 과 보호 부재 (31) 가 일체화되어 있다. 보호 부재 (31) 를 개재하여 패키지 기판 (15) 이 유지 지그 또는 유지 테이프에 유지되기 때문에, 범프 (14) 가 손상되는 경우가 없어, 범프 (14) 를 적절히 보호할 수 있다.
또한, 본 실시형태에서는, 배선 기판에 1 개의 반도체 칩을 실장한 반도체 패키지를 예시하였지만, 이 구성에 한정되지 않는다. 배선 기판에 복수의 반도체 칩을 실장한 반도체 패키지를 제조해도 된다. 예를 들어, 도 11A 에 나타내는 바와 같이, 배선 기판 (81) 에 복수 (예를 들어, 3 개) 의 반도체 칩 (82a - 82c) 을 실장하고, 반도체 칩 (82a - 82c) 을 합하여 실드한 반도체 패키지 (80) 를 제조하도록 해도 된다. 이 경우, 패키지 단위로 패키지 기판에 V 홈이 형성되고, 패키지 단위로 패키지 기판이 분할된다. 또한, 반도체 칩 (82a - 82c) 은 동일 기능을 가져도 되고, 상이한 기능을 가져도 된다.
또, 도 11B 에 나타내는 바와 같이, 배선 기판 (86) 에 복수 (예를 들어, 2 개) 의 반도체 칩 (87a, 87b) 을 실장하고, 반도체 칩 (87a, 87b) 을 개별적으로 실드한 반도체 패키지 (85) 를 제조하도록 해도 된다. 이 경우, 칩 단위로 패키지 기판에 V 홈이 형성되고, 패키지 단위로 패키지 기판이 분할된다. 또한, 반도체 칩 (87a, 87b) 은 동일 기능을 가져도 되고, 상이한 기능을 가져도 된다.
또, 본 실시형태에서는, V 홈 형성 스텝에서 V 홈 형성 수단으로서 V 블레이드가 사용되는 구성으로 하였지만, 이 구성에 한정되지 않는다. 예를 들어, 도 12A 에 나타내는 바와 같이, V 홈 형성 수단으로서 통상의 스트레이트 블레이드 (91) 를 사용하여 패키지 기판 (15) 에 V 홈을 형성하도록 해도 된다. 이 경우, 패키지 기판 (15) 의 분할 예정 라인 상의 연직면 (P) 에 대하여 스트레이트 블레이드 (91) 를 소정 각도만큼 일방측으로 기울여 절삭한 후에, 연직면 (P) 에 대하여 스트레이트 블레이드 (91) 를 소정 각도만큼 타방측으로 기울여 절삭한다. 이로써, 스트레이트 블레이드 (91) 에 의해 패키지 기판 (15) 의 상면이 V 상으로 절취되고, 분할 예정 라인을 따라 V 홈이 형성된다.
또, 도 12B 에 나타내는 바와 같이, V 홈 형성 수단으로서 레이저 어블레이션용의 가공 헤드 (92) 를 사용하여 패키지 기판 (15) 에 V 홈을 형성하도록 해도 된다. 이 경우, 패키지 기판 (15) 의 분할 예정 라인 상의 연직면 (P) 에 대하여 가공 헤드 (92) 를 소정 각도만큼 일방향으로 기울여 어블레이션 가공을 실시한 후에, 연직면 (P) 에 대하여 가공 헤드 (92) 를 소정 각도만큼 타방측으로 기울여 어블레이션 가공을 실시한다. 패키지 기판 (15) 에 대하여 흡수성을 갖는 레이저 광선에 의해, 패키지 기판 (15) 의 상면이 V 자상으로 절취되고, 분할 예정 라인을 따라 V 홈이 형성된다.
또, 도 12C 에 나타내는 바와 같이, V 홈 형성 수단으로서 프로파일러 (93) 를 사용하여 패키지 기판 (15) 에 V 홈을 형성하도록 해도 된다. 프로파일러 (93) 는 알루미늄 기대 (94) 의 대략 V 자상의 가공면에 다이아몬드 지립으로 이루어지는 지립층 (95) 을 전착하여 구성되어 있다. 프로파일러 (93) 는, V 블레이드와 비교하여 잘 소모되지 않아, V 자 형상을 계속해서 길게 유지할 수 있다.
또, 본 실시형태에서는, 개편화 스텝에서 분할 수단으로서 스트레이트 블레이드가 사용되는 구성으로 하였지만, 이 구성에 한정되지 않는다. 예를 들어, 도 13A 에 나타내는 바와 같이, 분할 수단으로서 레이저 어블레이션용의 가공 헤드 (98) 를 사용하여 패키지 기판 (15) 을 분할하도록 해도 된다. 또, 도 13B 에 나타내는 바와 같이, 분할 수단으로서 총형 지석 (99) 을 사용하여, 패키지 기판 (15) 에 V 홈을 형성함과 동시에 패키지 기판 (15) 을 분할하도록 해도 된다. 또, 총형 지석 (99) 대신에 멀티 블레이드가 사용되어도 된다. 즉, V 홈 형성 스텝과 개편화 스텝이 동시에 실시되어도 된다.
또, 본 실시형태에서는, 보호 부재 박리 스텝에서 반도체 패키지로부터 유지 테이프와 함께 보호 부재를 떼어내는 구성으로 하였지만, 이 구성에 한정되지 않는다. 예를 들어, 도 14 에 나타내는 바와 같이, 반도체 패키지 (10) 를 보호 부재 (31) 로부터 픽업함으로써, 반도체 패키지 (10) 의 범프 (14) 로부터 보호 부재 (31) 가 박리되어도 된다.
또, 본 실시형태에서는, 유지 테이프로서 비자외선 경화형의 점착제, 보호 부재로서 자외선 경화형의 점착제를 사용한 테이프를 사용해도 된다. 이로써, 도 15A 및 도 15B 에 나타내는 바와 같이, 보호 부재 박리 스텝에서는, 자외선을 조사하여 유지 테이프 (88) 를 투과하여 보호 부재 (89) 의 점착제를 경화시킨 후에, 유지 테이프 (88) 와 함께 보호 부재 (89) 를 떼어낼 수 있다.
또, 본 실시형태에서는, 보호 부재 유지 스텝에서 유지 테이프나 유지 지그에 의해 패키지 기판의 보호 부재측이 유지되는 구성으로 하였지만, 이 구성에 한정되지 않는다. 보호 부재 유지 스텝에서 유지 테이프나 유지 지그에 의해 패키지 기판의 보호 부재와는 반대측이 유지되어도 된다. 여기서, 패키지 기판의 보호 부재와 반대측을 유지하여 가공하는 일례에 대해 설명하지만, 어디까지나 일례를 나타내는 것이며, 상기한 각 실시형태나 변형예 등을 적절히 조합하여 실시되어도 된다. 또, 제 1 ∼ 제 3 가공 방법과 동일한 스텝에 대해서는 설명을 생략한다.
도 16A 에 나타내는 바와 같이, 보호 부재 유지 스텝에서는, 패키지 기판 (15) 의 보호 부재 (31) 와는 반대측이 유지 테이프 (57) 에 유지된다. 도 16B 에 나타내는 바와 같이, 보호 부재 유지 스텝의 후에 스트레이트 홈 형성 스텝이 실시되고, 스트레이트 블레이드 (48) 가 패키지 기판 (15) 의 분할 예정 라인에 위치 맞춤되고, 패키지 기판 (15) 의 외측에서 스트레이트 블레이드 (48) 가 패키지 기판 (15) 의 두께 방향 도중의 깊이까지 내려진다. 그리고, 스트레이트 블레이드 (48) 에 대하여 패키지 기판 (15) 이 수평 방향으로 절삭 이송되어, 패키지 기판 (15) 이 보호 부재 (31) 측으로부터 하프 커트된다.
도 16C 에 나타내는 바와 같이, 스트레이트 홈 형성 스텝의 후에, 다시 보호 부재 유지 스텝이 실시되어, 패키지 기판 (15) 의 보호 부재 (31) 측이 유지 테이프 (42) 에 유지된다. 계속해서, V 홈 형성 스텝이 실시되고, 수지층 (13) 측으로부터 V 블레이드 (46) 에 의해 절입되어, 패키지 기판 (15) 에 분할 예정 라인을 따라 V 홈 (47) 이 형성됨과 함께 개개의 반도체 패키지 (10) 로 개편화된다. 즉, 본 변형예에서는 V 홈 형성 스텝과 개편화 스텝이 동시에 실시되고 있다. 그 후, 실드층 형성 스텝에서, 반도체 패키지 (10) 의 패키지 외면에 도전성 재료로 실드층이 형성된다.
또, 본 실시형태에서는, 반도체 칩이 와이어를 개재하여 배선 기판의 단자에 와이어 본딩된 반도체 패키지를 제조하는 구성에 대해 설명하였지만, 이 구성에 한정되지 않는다. 반도체 패키지는, 반도체 칩이 배선 기판의 단자에 직접 접속되어 플립 칩 본딩되어 있어도 된다.
또, 본 실시형태에서는, 단자로서 범프가 형성된 패키지 기판을 가공하는 구성으로 하였지만, 이 구성에 한정되지 않는다. 패키지 기판의 단자는 특별히 한정되지 않고, 예를 들어, 단자로서 랜드가 형성된 패키지 기판이 가공되어도 된다.
또, 본 실시형태에서는, 유지 지그는 패키지 기판을 유지 가능한 구성이면 되고, 예를 들어, 서브 스트레이트로 구성되어도 된다.
또, 상기 실시형태의 반도체 칩은, 배선 기판 상에 실장되는 칩 부품이면 된다.
또, 본 실시형태에서는, 패키지 기판에 대한 V 홈의 형성과 패키지 기판의 분할이 동일한 장치에서 실시되어도 되고, 별도의 장치에서 실시되어도 된다.
또, 본 실시형태의 가공 방법을, 패키지 기판의 가공에 적용하는 구성에 대해 설명하였지만, 이 구성에 한정되지 않는다. 본 실시형태의 가공 방법을 다른 판상물의 가공에 적용하여, 판상물을 개편화하도록 해도 된다. 따라서, V 홈이나 실드층이 형성되는 구성에 한정되지 않는다.
또, 판상물은, 단자가 형성된 것이면 되고, 반도체 기판, 무기 재료 기판, 패키지 기판 등의 각종 워크여도 된다. 반도체 기판으로는, 실리콘, 비소화갈륨, 질화갈륨, 실리콘 카바이드 등의 각종 기판이 사용되어도 된다. 패키지 기판으로는, CSP (Chip Size Package), WLCSP (Wafer Level Chip Size Package), SIP (System In Package), FOWLP (Fan Out Wafer Level Package) 용의 각종 기판이 사용되어도 된다. FOWLP 기판의 경우에는, 재배선층 상에 칩을 실장하는 구성으로 해도 된다. 따라서, 배선 기재는, PCB 기판 등의 배선 기판에 한정되지 않고, FOWLP 기판의 재배선층을 포함하는 개념이다.
또, 반도체 패키지는, 휴대 전화 등의 휴대 통신 기기에 사용되는 구성에 한정하지 않고, 카메라 등의 다른 전자 기기에 사용되어도 된다.
또, 본 실시형태 및 변형예를 설명하였지만, 본 발명의 다른 실시형태로서, 상기 각 실시형태 및 변형예를 전체적 또는 부분적으로 조합한 것이어도 된다.
또, 본 발명의 실시형태는 상기 실시형태 및 변형예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 취지를 일탈하지 않는 범위에 있어서 다양하게 변경, 치환, 변형되어도 된다. 또한, 기술의 진보 또는 파생되는 다른 기술에 의해, 본 발명의 기술적 사상을 다른 방법으로 실현할 수 있으면, 그 방법을 사용하여 실시되어도 된다. 따라서, 특허청구범위는, 본 발명의 기술적 사상의 범위 내에 포함될 수 있는 모든 실시형태를 커버하고 있다.
또, 본 실시형태에서는, 본 발명을 패키지 기판의 가공 방법에 적용한 구성에 대해 설명하였지만, 단자가 형성되는 다른 가공 대상의 가공 방법에 적용하는 것도 가능하다.
이상 설명한 바와 같이, 본 발명은, 단자 불량을 일으키지 않고 판상물을 적절히 가공할 수 있다는 효과를 갖고, 특히, 휴대 통신 기기에 사용되는 패키지 기판의 가공 방법에 유용하다.
10 : 반도체 패키지 (패키지)
11 : 배선 기판 (배선 기재)
13 : 수지층 (봉지제)
14 : 범프 (단자)
15 : 패키지 기판 (판상물)
16 : 실드층
22 : 패키지 상면
23 : 패키지 측면
31 : 보호 부재
32 : 점착층
42 : 유지 테이프
46 : V 블레이드 (V 홈 형성 수단)
47 : V 홈
48 : 스트레이트 블레이드
49 : 사각형 홈
61 : 유지 지그

Claims (3)

  1. 교차하는 분할 예정 라인에 의해 구획된 배선 기재의 일방의 면의 영역에 복수의 단자가 형성되고, 배선 기재의 타방의 면의 영역에 반도체 칩이 본딩되고 봉지제로 봉지된 판상물을, 그 분할 예정 라인을 따라 분할하여 개개의 패키지로 분할하는 판상물의 가공 방법으로서,
    그 복수의 단자를 보호하는 점착층을 갖는 보호 부재를 그 일방의 면에 첩착하는 보호 부재 첩착 스텝과,
    그 보호 부재 첩착 스텝을 실시한 후에, 판상물의 두께 방향 도중까지 홈 형성 수단으로 절입하여, 그 분할 예정 라인에 대응하는 영역을 따라 그 봉지제 상면으로부터 홈 바닥을 향하여 경사진 경사면을 구비하도록 V 홈을 형성하는 V 홈 형성 스텝과,
    그 보호 부재 첩착 스텝을 실시한 후에, 그 경사면으로 이어지는 연직면을 구비하도록 사각형 홈을 형성하고, 그 분할 예정 라인을 따라 판상물 및 그 보호 부재를 분할하여 그 분할 예정 라인을 따라 개개의 패키지로 개편화하는 개편화 스텝과,
    그 개편화 스텝을 실시한 후에, 복수의 패키지의 그 봉지제 상면과, 그 경사면 및 그 연직면을 포함하는 측벽에 도전성 실드층을 형성하는 실드층 형성 스텝과,
    그 실드층 형성 스텝을 실시한 후에, 그 보호 부재를 패키지로부터 박리하는 보호 부재 박리 스텝을 구비하는, 판상물의 가공 방법.
  2. 제 1 항에 있어서,
    그 보호 부재 첩착 스텝을 실시한 후에, 그 보호 부재측을 유지 지그에 의해 흡인 유지하거나 또는 유지 테이프에 첩착하는 보호 부재 유지 스텝을 추가로 구비하는, 판상물의 가공 방법.
  3. 삭제
KR1020190031894A 2018-03-28 2019-03-20 판상물의 가공 방법 KR102643185B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-061786 2018-03-28
JP2018061786A JP7093210B2 (ja) 2018-03-28 2018-03-28 板状物の加工方法

Publications (2)

Publication Number Publication Date
KR20190113600A KR20190113600A (ko) 2019-10-08
KR102643185B1 true KR102643185B1 (ko) 2024-03-04

Family

ID=68055507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190031894A KR102643185B1 (ko) 2018-03-28 2019-03-20 판상물의 가공 방법

Country Status (5)

Country Link
US (1) US11114385B2 (ko)
JP (1) JP7093210B2 (ko)
KR (1) KR102643185B1 (ko)
CN (1) CN110323182B (ko)
TW (1) TWI811317B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102677777B1 (ko) * 2019-04-01 2024-06-25 삼성전자주식회사 반도체 패키지
US11089673B2 (en) * 2019-07-19 2021-08-10 Raytheon Company Wall for isolation enhancement
CN110676244B (zh) * 2019-10-15 2020-06-16 杭州见闻录科技有限公司 一种芯片封装方法及封装结构
KR20220092814A (ko) * 2019-11-05 2022-07-04 세키스이가가쿠 고교가부시키가이샤 반도체 가공용 적층체, 반도체 가공용 점착 테이프, 및, 반도체 장치의 제조 방법
KR20210138263A (ko) * 2020-05-12 2021-11-19 삼성전자주식회사 반도체 칩 실장용 테이프 및 상기 테이프를 이용한 반도체 패키지 제조 방법
CN113582125B (zh) * 2021-07-21 2023-06-06 深圳清华大学研究院 一种超滑封装器件及其封装方法
US20230170245A1 (en) * 2021-12-01 2023-06-01 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method for Reducing Metal Burrs Using Laser Grooving
CN114622164B (zh) * 2022-03-10 2023-10-20 江苏长电科技股份有限公司 无毛刺镀膜器件制备方法及镀膜贴合结构、器件拾取结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108343A (ja) * 2004-10-05 2006-04-20 Seiko Epson Corp 半導体装置及びその製造方法
JP2009033114A (ja) * 2007-06-29 2009-02-12 Tdk Corp 電子モジュール、及び電子モジュールの製造方法
JP2011146720A (ja) 2010-01-18 2011-07-28 Semiconductor Components Industries Llc Ｅｍ保護が施された半導体ダイを形成する方法
US20120300412A1 (en) 2011-05-25 2012-11-29 In-Sang Song Memory Device and Fabricating Method Thereof
KR101460271B1 (ko) 2011-01-07 2014-11-11 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 모듈의 제조 방법 및 전자 부품 모듈
US20160099218A1 (en) 2014-10-06 2016-04-07 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
JP2018006461A (ja) * 2016-06-29 2018-01-11 株式会社ディスコ デバイスのパッケージ方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326702A (ja) * 1992-05-14 1993-12-10 Seiko Epson Corp シリコンとガラスの接合部材の製造方法
JPH06275583A (ja) * 1993-03-24 1994-09-30 Disco Abrasive Syst Ltd 面取り半導体チップ及びその面取り加工方法
JP2004273954A (ja) 2003-03-11 2004-09-30 Sanyo Electric Co Ltd 半導体集積装置の製造方法
JP4372115B2 (ja) * 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
US9362196B2 (en) 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JP6407066B2 (ja) * 2015-03-06 2018-10-17 株式会社ディスコ 光デバイスチップの製造方法
US10636714B2 (en) 2015-11-05 2020-04-28 Sony Semiconductor Solutions Corporation Semiconductor device, manufacturing method of semiconductor device, and electronic apparatus
KR101787871B1 (ko) * 2016-02-05 2017-11-15 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108343A (ja) * 2004-10-05 2006-04-20 Seiko Epson Corp 半導体装置及びその製造方法
JP2009033114A (ja) * 2007-06-29 2009-02-12 Tdk Corp 電子モジュール、及び電子モジュールの製造方法
JP2011146720A (ja) 2010-01-18 2011-07-28 Semiconductor Components Industries Llc Ｅｍ保護が施された半導体ダイを形成する方法
KR101460271B1 (ko) 2011-01-07 2014-11-11 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 모듈의 제조 방법 및 전자 부품 모듈
US20120300412A1 (en) 2011-05-25 2012-11-29 In-Sang Song Memory Device and Fabricating Method Thereof
US20160099218A1 (en) 2014-10-06 2016-04-07 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
JP2018006461A (ja) * 2016-06-29 2018-01-11 株式会社ディスコ デバイスのパッケージ方法

Also Published As

Publication number Publication date
CN110323182A (zh) 2019-10-11
TW201943028A (zh) 2019-11-01
KR20190113600A (ko) 2019-10-08
JP7093210B2 (ja) 2022-06-29
TWI811317B (zh) 2023-08-11
US11114385B2 (en) 2021-09-07
CN110323182B (zh) 2024-02-09
JP2019175981A (ja) 2019-10-10
US20190304927A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
KR102643185B1 (ko) 판상물의 가공 방법
TWI749188B (zh) 半導體封裝之製造方法
KR102372119B1 (ko) 반도체 패키지의 제조 방법
JP6955918B2 (ja) 基板の加工方法
JP6971093B2 (ja) マルチブレード、加工方法
TWI741197B (zh) 半導體封裝件及半導體封裝件之製造方法
KR102334782B1 (ko) 반도체 패키지의 제조 방법
JP6999350B2 (ja) パッケージ基板の加工方法
CN110246802B (zh) 封装基板的加工方法
TWI601218B (zh) 具有高溫塗層之晶片封裝構造之製造方法
TW202013647A (zh) 半導體封裝件之製造方法
TWI810261B (zh) 半導體封裝的製造方法
KR102700271B1 (ko) 패키지 기판의 가공 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant