JPH01222237A - リセット機能を備えたカメラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はリセット機能を備えたカメラ、さらに詳しくは
、ＣＰＵ　（中央演算処理装置）を内蔵し、ＣＰＵをリ
セットする機能を備えたカメラに関する。

［従来の技術］゛ 最近の一眼レフレックスカメラでＣＰＵを内蔵し、しか
も例えばバリアスイッチやパワースイッチ等によって露
出動作を可能にする状態と不能にする状態と゛を切換え
るカメラは周知である。このようなカメラでは、例えば
パワースイッチを切ると、ＣＰＵの電源を落としてしま
うものが一般的である。したがって、−眼レフレックス
カメラの場合はＣＰＵが暴走してもパワースイッチを切
換えることにより自動的にパワーオンリセットがかかっ
たり、または電源が落ちて正常に戻る。

［発明が解決しようとする課題］ ところが、コンパクトカメラでは、露出の可能。

不能の状態にかかわらず、巻戻し、空送りは常に動作す
るのが一般的セある。したがって、ＣＰＵは常に通電し
ているので、暴走した場合は電池を抜くくらいしか正常
に戻す術がなかった。

本発明は、このような点に鑑み、ＣＰＵが万が一暴走し
た場合でも、露出動作の可能状態と不能状態とを切換え
るスイッチを操作することによりＣＰＵを正常に戻すリ
セット機能を備えたカメラを提供することを目的とする
。

［課題を解決するための手段および作用］本発明のリセ
ット機能を備えたカメラは、第１図にその概念を示すよ
うに、電源により常時通電されるＣＰＵＩを内蔵したカ
メラであって、外部スイッチ２により露出動作の可能状
態と不能状態とを切換えると、この外部スイッチ２の切
換動作に連動してリセット手段３がリセット信号を発生
して上記ＣＰＵＩをリセットする。一方、カメラの動作
状態等は記憶手段４に記憶されるが、この記憶手段４へ
ＣＰＵ１から書き込み命令が出ている間は、上記リセッ
ト信号の発生を禁止手段５により禁止してＣＰＵＩがリ
セットされないようにする。

〔実　施　例〕

以下、本発明の実施例を図面を参照して説明する。

第２図は、本発明を適用したカメラの一実施例の基本シ
ステムである。第２図において、ＣＰＵ１１はカメラの
全体の制御を行う１チツプマイクロコンピユータにより
構成されていて、発振回路１２より基準クロックが入力
され、リセット回路１３からのリセットパルスがＲＥＳ
ＥＴ端子に人力されてリセット状態となることにより動
作がスタートする。リセット回路１３は電池挿入時およ
びパワースイッチ１４がｐｗｓｗ端子にオン、オフ信号
を出力するのに同期して動作する。

Ｅ２−ＦＲＯＭ　（電気的に書換え可能なプログラマブ
ルリードオンリーメモリ）１５はカメラ状態（駒数１巻
上げ中等）と、調整データ（シャッタ制御、レンズ駆動
）を記憶している不揮発性メモリである。このため電池
が抜かれてもカメラは前の状態に戻ることができる。ま
た後述するように、Ｅ２−ＰＲＯＭ１５にデータを書き
込んでいる間はリセット回路１３のリセット動作が禁止
される。Ｅ２−ＰＲＯＭＩ５を読み込みモードにすると
、まずＤＸコードがＤＸ端子１６よりＥ２−ＰＲＯＭ１
５に入力され、続いてシリアルラインを通じてＣＰＵＩ
Ｉに入力される。このあと、Ｅ２−ＰＲＯＭＩ５のデー
タがＣＰＵＩＩに入力される。

ＡＦＩＣ１７は位相差方式のＡＦ（オートフォーカス）
センサで、その距離データはＣＰＵＩ　１に送られる。

ＣＰＵＩ　１は、測光値が一定値以下の場合（被写体が
暗い場合）にＡＰＩＣ１７の動作に合わせて補助光ラン
プ１８を点灯する。ＥＸＴ端子１９は外部装置との接続
端子で、オプション自動調整機などが接続される。Ｅ２
−ＰＲＯＭ１５、ＡＦＩＣ１７およびＥＸＴ端子１９は
、ＣＰＵ１１のボートを有効に利用するため、同一のシ
リアルラインに接続され、ＣＰＵＩ　１とデータのやり
とりをシリアル通信で行っている。

５Ｗ２０は、パワースイッチ１４以外のカメラの操作ス
イッチ回路で、レリーズスイッチ、モード切換スイッチ
等が含まれる。ＬＥＤ２１はファインダ内にある発光ダ
イオードで、ストロボ発光予告用８含焦表示用等の発光
ダイオードが含まれる。ＬＣＤ２２は駒数やカメラの撮
影モードなどを表示するための液晶表示板である。ＩＦ
ＩＣ２３は、測光ユニット２４で測光を行ったり、ＣＰ
ＵＩＩの命令によりカメラ内のモータを選択するデコー
ド機能等を仔するインターフェースＩＣである。

Ｍ　　２５．Ｍ　　２６．Ｍ　　２７は、それぞれシＳ
　　　　　　　　　　ｖ　　　　　　　　　　ｚヤッタ
モータ２巻上／巻戻モータ、ズームモータで、ＩＦＩＣ
２３のデコード信号によりモータドライバＩＣ２ｇを介
して駆動される。Ｍ　　２５は正転時にレンズ駆動を行
い、逆転時にシャッタ駆動を行う。レンズ駆動時におい
て、レンズのリセット位置はスイッチ２９のオン（開成
）状態で確認され、制御位置はフォトインタラプタ３０
のパルス数で確認される。シャッタ駆動時では、リセッ
ト位置はスイッチ３１のオン状態で確認され、開口制御
はＭ　　２５のパルス幅を調整することにより行われる
。この調整値は、Ｅ２−ＦＲＯＭ１５に記憶されている
。Ｍ　　２６は正転でフィルム巻Ｖ 上げ、逆転でフィルム巻戻を行う。フィルムの一駒送り
制御はフォトインタラプタ３２のパルス数をカウントす
ることにより行われる。フォトインタラプタ３０．３２
はそれぞれＭ　　２５．Ｍ　　２６Ｓ　　　　　　　　
　ｖ が選択されたときのみオンとなり、ＩＦＩＣ２３を介し
てＣＰＵＩ　１にフォトインクラブタ出力が入力される
。Ｍ　　２７のズーム位置はズームエンユーザ３３によ
って検出することができる。ＤＡＴＥＭ３４は日付１時
間などのデータをフィルムに写し込むデートモジュール
、５ＴＲＢ３５はストロボである。

上記第２図に示したカメラにおいて、ＣＰＵＩＩのリセ
ット機能について具体的に述べると、第３図に示す構成
とされている。すなわち、上記リセット回路１３はリセ
ットパルス発生装置４０およびインバータ４１．ナント
ゲート４２からなる論理回路を備えており、ユーザが上
記パワースイッチ１４をオンまたはオフにすると、この
パワースイッチ１４のオンからオフ、またはオフからオ
ンの動作に同期して上記リセットパルス発生装置４０は
ＲＰ端子からローレベル“Ｌ′のリセットパルスを発生
する。このリセットパルスはインバータ４１で反転され
てナントゲート４２の一方の入力となる。

ところで、ＣＰＵＩＩはＥ２−ＰＲＯＭ１５に書込み指
令ＷＲＩＴＥを送出していない間はＷＲ「Ｔｉ端子はハ
イレベル“Ｈ“であり、この／１イレベル“Ｈ”は上記
ナントゲート４２の他方の入力となっているので、この
とき上記リセットパルスはナントゲート４２からＣＰＵ
１１の−ＲＥ丁Ｔ〒端子へ人力し、ＣＰＵ１１はリセッ
ト状態となる。　゛ またＣＰＵ１１はシリアルデータラインを使って駒数な
どの情報をＥ・２−ＰＲＯＭ１５内のＲＡＭ（ランダム
アクセスメモリ）にセットする（第２図参照）が、この
ＲＡＭへのデータセットの後は、ＷＲＩＴＥ端子をハイ
レベル″Ｈｍからローレベル″Ｌ１にしてＥ２−ＰＲＯ
Ｍ１５内のＲＡＭデータをＲＯＭに書込む。Ｗ百ＴτＴ
端子がローレベルＩＩＩ、１１になると、ナントゲート
４２からＣＰＵＩＩのＲＥＳＥＴ端子へ入力”されるレ
ベル力弘イレベル１１　Ｈ１１となり、ＣＰ’ＵＩＩの
リセット回路が禁止される。

次に他の実施例について述べる。

ここで、第４図に示した操作スイッチ５０は、上記パワ
ースイッチ１４とリセットパルス発生装置４０とが合わ
せ有する機能を備えたスイッチである。つまり、操作ス
イッチ５０はリセット機能を有するパワースイッチであ
る。この操作スイッチ５０には３つの固定した導電ノく
ターン５０ａ。

５０ｂ、５０ｃが設けられている。導電パターン５０ａ
はＣＰＵ１１のｐｗｓｗ端子に接続されるオン・オフ判
断パターンであり、導電パターン５０ｂはＣＰＵ１１の
π１ｍ端子に接続されるリセットパターンであり、導電
パターン５０ｃは接地パターンである。これらの固定パ
ターンに対して摺接自在に可動の導電接片５０ｄが設け
られている。すなわち、導電接片５０ｄの位置によって
、オン、リセット、オフの３つの状態となる。

そして、導電接片５０ｄがオン位置からオフ位置。

オフ位装置からオン位置に切り換えられるとき必ず一度
リセット状態になる。これをタイムチャートで示したの
が第５図である。”従って、ＣＰＵＩ　１ばリセットス
タート後のみ操作スイッチ５０のＰＷＳＷ端子（パター
ン５０ａ）の状態を調べればよいことになる。

しかし、上記操作スイッチ５０をＣＰＵＩ　１に直接接
続した状態では、Ｅ２−ＰＲＯＭ１５のユーザエリ゛ア
をカメラ状態、駒数記憶に使っているカメラにおいては
、万が一１Ｅ２−ＰＲＯＭＩ　５へのデータ書き込み中
に上記操作スイッチ５゛０を切換えられると、Ｅ２−Ｐ
ＲＯＭ１５−の内容が変化し、誤った判断をしてしまう
虞れがある。そこで、本実施例のカメラでは、上記操作
スイッチ５０の導電パターン５０ｂを直接ＣＰＵ１１の
１τＴＴ下端子に接続せずに、第３図で説明したインバ
ータ４１．ナントゲート４２からなる論理回路と同等の
リセット禁止機能を有する構成を付加することによって
、Ｅ２−ＦＲＯＭＩ　５へのデー　　゛夕書き込み中に
おいてリセットがかからないように保護するようにする
。

第６図は、上記操作スイッチ５０を用いた実施例におけ
る電気回路図である。すなわち、第６図において、操作
スイッチ６０は上記操作スイッチ５０を簡略化して示し
たものであり、このスイッチ６０のパワースイッチ部６
１とリセットスイッチ部６２の接地された可動側接片は
上記導電接片５０ｄに相当する。パワースイッチ部６１
の固定側接点は上記導電パターン５０ａに相当し、ＣＰ
Ｕ１１のｐｗｓｗ端子に接続されている。またリセット
スイッチ部６２の固定側接点は上記導電パターン５０ｂ
に相当し、ＮＰＮ型トランジスータ５１のエミッタに接
続されているとともに、抵抗５２．５３を介してＣＰＵ
Ｉ　１．Ｅ２−ＰＲＯＭ１５のＷＲＩ了Ｔ端子に接続さ
れている。ＷＲＩＴＥ端子にはプルアップ用抵抗５４が
接続されている。トランジスタ５１のベースは上記抵抗
５２と５３の接続点に接続され、エミッタは電源端子と
接地端子間に接続され、た抵抗５５とコンデンサ５６と
の接続点およびＣＰＵＩＩのＲＥＳＥＴ端子に接続され
ている。

この第６図の回路図において、平生はリセットスイッチ
部６２が開いているので、トランジスタ５１がオフで、
コンデンサ５６には電荷がチャージされている。今、上
記ＷπＴＴＴ端子がハイレベル“Ｈ”であるときは、上
記操作スイッチ６０のパワースイッチ部６１をオンまた
はオフにすると、このパワースイッチ部６１のオフ−オ
ン、オン→オフに同期してリセットスイッチ部６２が閉
じるので、このときトランジスタ５１がオンになり、コ
ンデンサ５６の電荷が放電され、この放電電流がリセッ
トパルスとしてＣＰＵＩＩのＩＴ１ｒ了端子に入力する
。

ＣＰＵ１１がＥ２−ＰＲＯＭ１５にローレベル“Ｌ”の
書込み指令Ｗ百ＴＴ下を送出すると、この書込み指令Ｗ
ＲＩＴＥが送出されている間は、たとえ、このときパワ
ースイッチ部６１をオンまたはオフにし、これによりリ
セットスイッチ部６２が開閉しても、トランジスタ５１
はリセットスイッチ部６２の開閉にかかわらずオフで、
コンデンサ５６の電荷はチャージされたままであり、Ｒ
ＥＳＥＴ端子にリセットパルスは入力されない。

すなわちＥ２−ＰＲＯＭ１５へのデータ書き込み中はＣ
ＰＵＩ　１にリセットがかからないように保護している
。なお、この場合には当然、ＣＰＵ１１はｐｗｓｗ端子
のレベルによってパワースイッチ部６１の変化をチエツ
クしており、同スイッチ部６１が変化していれば、Ｅ２
−ＰＲＯＭ１５へのデータ書き込みが終了しＷＲＩＴＥ
端子がハイレベル“Ｈ”になった時点でリセットされ、
プログラムの最初からスタートする。

［発明の効果］ 以上述べたように本発明によれば、ＣＰＵが暴走しても
外部スイッチの操作により確実にリセットがかかり、ま
た、Ｅ２−ＦＲＯＭなどの記憶手段への書き込み中に外
部スイッチを操作してもリセットを禁止しているので、
誤った情報を書き込む虞れがない等の効果がある。

【図面の簡単な説明】

第１図は、本発明のリセット機能を備えたカメラの概要
を示すブロック図、 第２図は、本発明を適用したカメラの一実施例の基本シ
ステムを示すブロック図、 第３図は、第２図中のリセット回路の概略構成を示した
電気回路図、 第４図は、本発明の他の実施例に用いられる操作スイッ
チの構成を示すパターン図、 第５図は、上記操作スイッチの機能を説明するだめの信
号波形図、 第６図は、上記操作スイッチを用いた実施例における電
気回路図である。 １．１１・・・・・・ＣＰＵ ２・・・・・・・・・・・・・・・外部スイッチ３・・
・・・・・・・・・・・・・リセット手段４・・・・・
・・・・・・・・・・記憶手段５・・・・・・・・・・
・・・・・禁止手段１３・・・・・・・・・・・・リセ
ット回路（リセット手段）１４・・・・・・・・・・・
・パワースイッチ（外部スイッチ）４０・・・・・・・
・・・・・リセットパルス発生装置（リセット手段） ４１・・・・・・・・・・・・インバータ（禁止手段）
４２・・・・・・・・・・・・ナントゲート（Ｍ土手段
）５０．６０・・・操作スイッチ（外部スイッチ）５１
・・・・・・・・・・・・トランジスタ（禁止手段）５
２〜５５・・・抵抗（禁止手段）

Claims (1)

【特許請求の範囲】
1. （１）電源により常時通電されるＣＰＵを内蔵したカメ
   ラにおいて、 露出動作の可能状態と不能状態とを切換える外部スイッ
   チと、 この外部スイッチの動作に連動してリセット信号を発生
   し、上記ＣＰＵをリセットするリセット手段と、 カメラの動作状態等を記憶する記憶手段と、上記ＣＰＵ
   から上記記憶手段の書き込み命令が出ている間は上記リ
   セット信号が上記ＣＰＵに入力されないように禁止する
   禁止手段と、 を具備したことを特徴とするリセット機能を備えたカメ
   ラ。