JPH01220866A - 負性微分抵坑電界効果トランジスタ - Google Patents
負性微分抵坑電界効果トランジスタInfo
- Publication number
- JPH01220866A JPH01220866A JP4771488A JP4771488A JPH01220866A JP H01220866 A JPH01220866 A JP H01220866A JP 4771488 A JP4771488 A JP 4771488A JP 4771488 A JP4771488 A JP 4771488A JP H01220866 A JPH01220866 A JP H01220866A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- thickness
- doped
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 69
- 239000012535 impurity Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000001771 vacuum deposition Methods 0.000 abstract 1
- 230000008859 change Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 241001663154 Electron Species 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、高速の電子移動度を有し、かつ負性微分抵抗
の機能をも有する電界効果トランジスタに関するもので
ある。
の機能をも有する電界効果トランジスタに関するもので
ある。
（、従来の技術）
従来、電界効果型のトランジスタにおいて負性微分抵抗
を発想させる技術として、アイ・イー・イー・イー・エ
レクトロン・デバイス・レターズ（ＩＥＥＥ、Ｅｌｅｃ
ｔｒｏｎ ＤｅｖｉｃｅＬｅｔｔｅｒｓ’）誌１９８
３年 ＥＤＬ４巻 ３３４貢に記載されているような技
術が知られている。これは第３図に示す素子構造におい
てソース電極３１とドレイン電極３２間の電子走行チャ
ンネル３３内の電子を加速させて電子温度を上昇させ、
これによって電子を電子走行チャンネル３３から熱的に
溢れさせ、半導体層３４を通して半導体層３５へ熱的に
拡散させ、ソース電極３１とドレイン電極３２間で電流
に寄与する電子数を少なくせしめ、この結果、負性微分
抵抗を得んとするものである。
を発想させる技術として、アイ・イー・イー・イー・エ
レクトロン・デバイス・レターズ（ＩＥＥＥ、Ｅｌｅｃ
ｔｒｏｎ ＤｅｖｉｃｅＬｅｔｔｅｒｓ’）誌１９８
３年 ＥＤＬ４巻 ３３４貢に記載されているような技
術が知られている。これは第３図に示す素子構造におい
てソース電極３１とドレイン電極３２間の電子走行チャ
ンネル３３内の電子を加速させて電子温度を上昇させ、
これによって電子を電子走行チャンネル３３から熱的に
溢れさせ、半導体層３４を通して半導体層３５へ熱的に
拡散させ、ソース電極３１とドレイン電極３２間で電流
に寄与する電子数を少なくせしめ、この結果、負性微分
抵抗を得んとするものである。
（発明が解決しようとする問題点）
しかしながら、上記記載の技術による負性微分抵抗を示
す電界効果トランジスタは、電界によって加速された電
子（ホットエレクトロン）の熱的拡散過程を利用するた
め、応答速度が低いという欠点を有する。本発明の目的
は、高速の電子移動度を有する電界効果トランジスタに
おいて、負性微分抵抗の機能をも有する素子横道を提供
することにある。
す電界効果トランジスタは、電界によって加速された電
子（ホットエレクトロン）の熱的拡散過程を利用するた
め、応答速度が低いという欠点を有する。本発明の目的
は、高速の電子移動度を有する電界効果トランジスタに
おいて、負性微分抵抗の機能をも有する素子横道を提供
することにある。
（問題を解決するための手段）
本発明は、第１の半導体層に順次積層された第２ないし
第４の半導体層を少なくとも含む半導体層と、その上部
に設置させた金属電極を含み、第４の半導体層がｎ型に
ドープされ、第３の半導体層は、第４の半導体層よりも
狭い禁制帯幅を有し、かつ層厚が電子の平均自由行程程
度であり、第２の半導体層は、第３の半導体層より広禁
制帯幅を有し、かつ層厚が電子の平均自由行程程度であ
り、第１の半導体層は、禁制帯幅が第２の半導体層から
離れるに従って広くなるように傾斜し、かつ第２の半導
体層に接する界面においては、禁制帯幅が第２の半導体
層よりも狭く、第３の半導体層よりも広く、かつ層厚が
電子の平均自由行程程度であり、第３の半導体層よりも
厚く、かつ不純物がドープされ、半導体層面にそって電
流を流せしめる手段を有する負性微分抵抗電界効果トラ
ンジスタである。
第４の半導体層を少なくとも含む半導体層と、その上部
に設置させた金属電極を含み、第４の半導体層がｎ型に
ドープされ、第３の半導体層は、第４の半導体層よりも
狭い禁制帯幅を有し、かつ層厚が電子の平均自由行程程
度であり、第２の半導体層は、第３の半導体層より広禁
制帯幅を有し、かつ層厚が電子の平均自由行程程度であ
り、第１の半導体層は、禁制帯幅が第２の半導体層から
離れるに従って広くなるように傾斜し、かつ第２の半導
体層に接する界面においては、禁制帯幅が第２の半導体
層よりも狭く、第３の半導体層よりも広く、かつ層厚が
電子の平均自由行程程度であり、第３の半導体層よりも
厚く、かつ不純物がドープされ、半導体層面にそって電
流を流せしめる手段を有する負性微分抵抗電界効果トラ
ンジスタである。
（作用）
以下、図面を用いて本発明による負性微分抵抗電界効果
トランジスタの作用を説明する。まず本発明による負性
微分抵抗電界効果トランジスタのゲート電極付近のエネ
ルギーバンド構造を、ゲート電極に電位が加えられてい
ない場合について第２図（ａ）に示す。ここで横軸方向
は積層方向であり、縦軸はエネルギーである。第２図の
２２の領域の○は、電子を半導体層２３に供給して正に
帯電した不純物を表わす。半導体層２３．２５は、層厚
が電子の平均自由行程程度（数１０人〜数１００人）で
あるため、これは量子井戸であり、これに供給された電
子はこの量子井戸の量子準位２７にＮ積され、半導体層
２３．２５の積層面に平行に拡がり、２次元的電子気体
を形成する。ゲート電極２１に電位が加えられていない
とき、半導体層２５の量子準位は半導体層２３の量子準
位よりも高エネルギー側にあるように半導体層２５の伝
導バンド端を半導体層２５の組成により設定しであるの
で、電子は半導体層２５にはほとんど移動しない。次に
ゲート電極２１に負電位を加えるとゲート付近のエネル
ギーバンド構造は第２図（ｂ）のようになる。このとき
各半導体層には電界が積層方向に加わるが、電界によっ
て半導体層２３のポテンシャルはより平坦になり、量子
準位２７は上昇する。一方、半導体層２５のポテンシャ
ルはより傾斜し、量子準位２７は下降する。加うるに半
導体層２５の層厚を半導体層２３の層厚よりも大きくし
ているため、この下降量は増強される。このため電界に
よって半導体層２５の量子準位のエネルギーは半導体層
２３の量子準位のエネルギーよりも低くなり、電子は半
導体層２４を量子力学的にトンネル効果で通り抜けて半
導体層２５の量子準位に蓄積される。半導体層２５は不
純物をドープされているため、この半導体層内では不純
物散乱により電子の移動度は低減し、これにより半導体
層面方向の電流が小さくなるため負性微分抵抗が発現さ
れる。このように電子の走行チャネル（半導体層２３及
び半導体層２５）を２つ設け、その間の電子の移動を量
子力学的なトンネル効果で行わせしめることが本発明の
負性微分抵抗トランジスタの最も重要な点であり、これ
によって、電子のホットエレクトロン化とその熱的拡散
によってソース電極とドレ６イン電極間のキャリア密度
を実効的に減少させることを利用とする従来の技術によ
る負性微分抵抗を示す電界効果トランジスタよりもはる
かに高速のスイッチング応答速度を得ることができる。
トランジスタの作用を説明する。まず本発明による負性
微分抵抗電界効果トランジスタのゲート電極付近のエネ
ルギーバンド構造を、ゲート電極に電位が加えられてい
ない場合について第２図（ａ）に示す。ここで横軸方向
は積層方向であり、縦軸はエネルギーである。第２図の
２２の領域の○は、電子を半導体層２３に供給して正に
帯電した不純物を表わす。半導体層２３．２５は、層厚
が電子の平均自由行程程度（数１０人〜数１００人）で
あるため、これは量子井戸であり、これに供給された電
子はこの量子井戸の量子準位２７にＮ積され、半導体層
２３．２５の積層面に平行に拡がり、２次元的電子気体
を形成する。ゲート電極２１に電位が加えられていない
とき、半導体層２５の量子準位は半導体層２３の量子準
位よりも高エネルギー側にあるように半導体層２５の伝
導バンド端を半導体層２５の組成により設定しであるの
で、電子は半導体層２５にはほとんど移動しない。次に
ゲート電極２１に負電位を加えるとゲート付近のエネル
ギーバンド構造は第２図（ｂ）のようになる。このとき
各半導体層には電界が積層方向に加わるが、電界によっ
て半導体層２３のポテンシャルはより平坦になり、量子
準位２７は上昇する。一方、半導体層２５のポテンシャ
ルはより傾斜し、量子準位２７は下降する。加うるに半
導体層２５の層厚を半導体層２３の層厚よりも大きくし
ているため、この下降量は増強される。このため電界に
よって半導体層２５の量子準位のエネルギーは半導体層
２３の量子準位のエネルギーよりも低くなり、電子は半
導体層２４を量子力学的にトンネル効果で通り抜けて半
導体層２５の量子準位に蓄積される。半導体層２５は不
純物をドープされているため、この半導体層内では不純
物散乱により電子の移動度は低減し、これにより半導体
層面方向の電流が小さくなるため負性微分抵抗が発現さ
れる。このように電子の走行チャネル（半導体層２３及
び半導体層２５）を２つ設け、その間の電子の移動を量
子力学的なトンネル効果で行わせしめることが本発明の
負性微分抵抗トランジスタの最も重要な点であり、これ
によって、電子のホットエレクトロン化とその熱的拡散
によってソース電極とドレ６イン電極間のキャリア密度
を実効的に減少させることを利用とする従来の技術によ
る負性微分抵抗を示す電界効果トランジスタよりもはる
かに高速のスイッチング応答速度を得ることができる。
（実施例）
以下第１図の実施例により本発明による負性微分抵抗電
界効果トランジスタの構成ならびに電気的特性について
説明する。本実施例はＣｒをドープした表面が（１００
）面の半絶縁性Ｇ ａ Ａ ｓ基板１９上に分子線エピ
タキシー（ＭＢＥ＞法と真空蒸着により作成した。
界効果トランジスタの構成ならびに電気的特性について
説明する。本実施例はＣｒをドープした表面が（１００
）面の半絶縁性Ｇ ａ Ａ ｓ基板１９上に分子線エピ
タキシー（ＭＢＥ＞法と真空蒸着により作成した。
まず上記半絶縁性ＧａＡｓ基板１９にＭＢＥ法により順
次厚さ１μｍのノンドープＧａＡｓ層・ソファ層１８、
厚さ２００ＡのＣｒドープＡ ｌ ｘＧ ａ ＋−ｘ
Ａ ｓ層１７（第１の半導体層、ＡＩのモル比Ｘは、０
から０．２まで線形に増やす。）、厚さ５０Ａのノンド
ー７Ａ ｌ Ｏ，６Ｇａ０．４ Ａ ｓ層１６（第２の
半導体層）、厚さ１００ＡのノンドープＧａＡｓ層１５
（第３の半導体層）、厚さ５００ＡのＳｉドープｎ型Ａ
１ ｇ、６ Ｇ ａ ６．４ Ａ ５層１４（第４の
半導体層、Ｓｉのドーピング量は２Ｘ １０１８Ｃａｌ
づ）及び厚さ５００Ａのｎ型ノンドープＧ ａ Ａ ｓ
層１３を成長させたあと、その上面に真空蒸着によりと
もに厚さ１μｍ、長さ２μｍ、幅３００μｍのゲート電
極１２、ソース電極１２、ソース電極１０及びドレイン
電極１１を設置した。ゲート電極部１２はまずＴｉを蒸
着させ（厚さ０．７μｍ）、次にｐｔを蒸着させて（厚
さ０．６μｍ）、最後にＡｕを蒸着させて（厚さ０．６
μｍ ）作成した。ソース電極部１０とドレイン電極部
１１はともにまずＡｕＧｅを蒸着させ（厚さ１μｍ）、
次にＡｕを蒸着させて（厚さ１μｍ）作成した。ソース
電極１０とゲート電極１２間の距離及びドレイン電極１
１とゲー）・電極１２間の距離はともに２μｍとした。
次厚さ１μｍのノンドープＧａＡｓ層・ソファ層１８、
厚さ２００ＡのＣｒドープＡ ｌ ｘＧ ａ ＋−ｘ
Ａ ｓ層１７（第１の半導体層、ＡＩのモル比Ｘは、０
から０．２まで線形に増やす。）、厚さ５０Ａのノンド
ー７Ａ ｌ Ｏ，６Ｇａ０．４ Ａ ｓ層１６（第２の
半導体層）、厚さ１００ＡのノンドープＧａＡｓ層１５
（第３の半導体層）、厚さ５００ＡのＳｉドープｎ型Ａ
１ ｇ、６ Ｇ ａ ６．４ Ａ ５層１４（第４の
半導体層、Ｓｉのドーピング量は２Ｘ １０１８Ｃａｌ
づ）及び厚さ５００Ａのｎ型ノンドープＧ ａ Ａ ｓ
層１３を成長させたあと、その上面に真空蒸着によりと
もに厚さ１μｍ、長さ２μｍ、幅３００μｍのゲート電
極１２、ソース電極１２、ソース電極１０及びドレイン
電極１１を設置した。ゲート電極部１２はまずＴｉを蒸
着させ（厚さ０．７μｍ）、次にｐｔを蒸着させて（厚
さ０．６μｍ）、最後にＡｕを蒸着させて（厚さ０．６
μｍ ）作成した。ソース電極部１０とドレイン電極部
１１はともにまずＡｕＧｅを蒸着させ（厚さ１μｍ）、
次にＡｕを蒸着させて（厚さ１μｍ）作成した。ソース
電極１０とゲート電極１２間の距離及びドレイン電極１
１とゲー）・電極１２間の距離はともに２μｍとした。
ｎ型ノンドー７” Ｇ ａ Ａ ｓ層１３は電極が容易
に形成されるように設けたものである。
に形成されるように設けたものである。
上述のプロセスにより作成した本発明による負性微分抵
抗電界効果トランジスタのトレイン電極１２とソース電
極１１の間に一定の電圧０．５Ｖを印加しておき、ゲー
ト電圧−■。［Ｖ］を印加し、ゲート電圧（Ｖｏ）の変
化に対するドレイン電流（Ｉ ｎｓ）の変化量ｇ、＝δ
Ｉ ｏｓ／δＶＧを１μｍゲート幅当たりで７７にのも
とで測定すると、Ｖｏ””１．０Ｖ前後でｇ、が４００
ｍ５から一８００ｍ５へ急激に変化し負性微分抵抗が観
測された。このときのスイッチング時間はｌｐｓ以下と
見積られる。従来のＧ ａ Ａ ｓ −Ｍ Ｅ Ｓ Ｆ
Ｅ Ｔではスイッチング時間は最高でも数１００ｐｓ
であった。また上述のドレイン電流の急激な変化の前後
でのドレイン電流の最大値と最小値の比は約３０であっ
た。また上述の過程における電子移動度は７７にでの測
定の結果Ｉ Ｘ １０’ ｃｔａ２／Ｖから５Ｘ１０’
Ｃ１１２／Ｖに変化していることがわかり、ドレイン電
流に寄与する電子の濃度には変化は見られなかった。
抗電界効果トランジスタのトレイン電極１２とソース電
極１１の間に一定の電圧０．５Ｖを印加しておき、ゲー
ト電圧−■。［Ｖ］を印加し、ゲート電圧（Ｖｏ）の変
化に対するドレイン電流（Ｉ ｎｓ）の変化量ｇ、＝δ
Ｉ ｏｓ／δＶＧを１μｍゲート幅当たりで７７にのも
とで測定すると、Ｖｏ””１．０Ｖ前後でｇ、が４００
ｍ５から一８００ｍ５へ急激に変化し負性微分抵抗が観
測された。このときのスイッチング時間はｌｐｓ以下と
見積られる。従来のＧ ａ Ａ ｓ −Ｍ Ｅ Ｓ Ｆ
Ｅ Ｔではスイッチング時間は最高でも数１００ｐｓ
であった。また上述のドレイン電流の急激な変化の前後
でのドレイン電流の最大値と最小値の比は約３０であっ
た。また上述の過程における電子移動度は７７にでの測
定の結果Ｉ Ｘ １０’ ｃｔａ２／Ｖから５Ｘ１０’
Ｃ１１２／Ｖに変化していることがわかり、ドレイン電
流に寄与する電子の濃度には変化は見られなかった。
さらにゲート電圧がＯＶから一〇、８■まででは負性微
分抵抗を示さず、従来の電界効果トランジスタと同じ機
能を有するが、１μｍゲート幅当たりのｇ、の値として
４００ｍ５が得られ（７７Ｋ）、これは従来ＧａＡｓ−
ＭＥＳＦＥＴの値（通常Ｌｏｏｍｓ前後）を凌ぐ値であ
る。このことは本発明による負性微分抵抗電界効果トラ
ンジスタがトランジスタ動作の点においても従来のＧａ
Ａｓ−ＭＥＳＦＥＴに比べて高速性及び低消費電力性に
優れることを意味する。
分抵抗を示さず、従来の電界効果トランジスタと同じ機
能を有するが、１μｍゲート幅当たりのｇ、の値として
４００ｍ５が得られ（７７Ｋ）、これは従来ＧａＡｓ−
ＭＥＳＦＥＴの値（通常Ｌｏｏｍｓ前後）を凌ぐ値であ
る。このことは本発明による負性微分抵抗電界効果トラ
ンジスタがトランジスタ動作の点においても従来のＧａ
Ａｓ−ＭＥＳＦＥＴに比べて高速性及び低消費電力性に
優れることを意味する。
以上の実施例においてはＡｌＧａＡｓ／ＧａＡＳ系を例
に゛とって説明したが、他の■−ｖ族化合物半導体は言
うまでもなく、■−■化合物半導体など他の半導体に適
用できる。要は、量子井戸構造が作製でき禁制帯幅を傾
斜的に変化できるものであれば良い。
に゛とって説明したが、他の■−ｖ族化合物半導体は言
うまでもなく、■−■化合物半導体など他の半導体に適
用できる。要は、量子井戸構造が作製でき禁制帯幅を傾
斜的に変化できるものであれば良い。
（発明の効果）
このように本発明による負性微分抵抗電界効果トランジ
スタは、ゲート電圧の印加により高速かつ低消費電力の
電界効果トランジスタとして機能し、超高速論理素子等
への応用に活用される。
スタは、ゲート電圧の印加により高速かつ低消費電力の
電界効果トランジスタとして機能し、超高速論理素子等
への応用に活用される。
第１図は本発明による負性微分抵抗電界効果トランジス
タの構造図である。第２図は本発明による負性微分抵抗
電界効果トランジスタのゲート電極付近のエネルギーバ
ンド構造を示す図で（ａ）はゲート電極に電位が加えら
れていない場合、図において、 １０・・・ソース電極（厚さ１μｍ、長さ２μｍ）１１
・・・ドレイン電極（厚さ１μｍ、長さ２μｍ）１２・
・・ゲート電極（厚さ１μｍ、長さ２μｍ）１３・・・
ｎ型ノンドープＧａＡｓ層 （厚さ５００Ａ＞ １４−３ ｉドープｎＪ１４Ａ １０．６ Ｇ ａｏ、
４ Ａ ｓ層（厚さ５００Ａ） １５・・・ノンドープＧａＡｓ層（厚さ１００Ａ＞１６
・・・ノンドープＡ ｌ ｏ、６Ｇ ａ ０．４ Ａ
ｓ層（厚さ５０Ａ） １７・・−ＣｒドープＡ Ｉ ｘ Ｇ ａ Ｈ−ｘ Ａ
ｓ層（厚さ２００人、ＸはＯから０．２まで線形に増
す。） １８・・・ノンドープＧａＡｓバッファ層（厚さ１μｍ
） １９・・・半絶縁性ＧａＡｓ基板 ２１・・・ゲート電極層 ２２・・・ｎ型半導体層（電子供給層）２３・・・量子
井戸層 ２４・・・障壁層 ２５・・・量子井戸層 ２６・・・イオン化した不純物 ２７・・・電子の量子準位 ３１・・・ソース電極 ３２・・・ドレイン電極 ３３・・・電子走行チャンネル ３４・・・半導体層 ３５・・・半導体層 である。
タの構造図である。第２図は本発明による負性微分抵抗
電界効果トランジスタのゲート電極付近のエネルギーバ
ンド構造を示す図で（ａ）はゲート電極に電位が加えら
れていない場合、図において、 １０・・・ソース電極（厚さ１μｍ、長さ２μｍ）１１
・・・ドレイン電極（厚さ１μｍ、長さ２μｍ）１２・
・・ゲート電極（厚さ１μｍ、長さ２μｍ）１３・・・
ｎ型ノンドープＧａＡｓ層 （厚さ５００Ａ＞ １４−３ ｉドープｎＪ１４Ａ １０．６ Ｇ ａｏ、
４ Ａ ｓ層（厚さ５００Ａ） １５・・・ノンドープＧａＡｓ層（厚さ１００Ａ＞１６
・・・ノンドープＡ ｌ ｏ、６Ｇ ａ ０．４ Ａ
ｓ層（厚さ５０Ａ） １７・・−ＣｒドープＡ Ｉ ｘ Ｇ ａ Ｈ−ｘ Ａ
ｓ層（厚さ２００人、ＸはＯから０．２まで線形に増
す。） １８・・・ノンドープＧａＡｓバッファ層（厚さ１μｍ
） １９・・・半絶縁性ＧａＡｓ基板 ２１・・・ゲート電極層 ２２・・・ｎ型半導体層（電子供給層）２３・・・量子
井戸層 ２４・・・障壁層 ２５・・・量子井戸層 ２６・・・イオン化した不純物 ２７・・・電子の量子準位 ３１・・・ソース電極 ３２・・・ドレイン電極 ３３・・・電子走行チャンネル ３４・・・半導体層 ３５・・・半導体層 である。
Claims (1)
- 電界効果トランジスタにおいて第１の半導体層に順次
積層された第２ないし第４の半導体層を少なくとも含む
半導体層と、その上部に設置された金属電極を含み、第
４の半導体層がｎ型にドープされ、第３の半導体層は、
第４の半導体層よりも狭い禁制帯幅を有し、かつ層厚が
電子の平均自由行程程度であり、第２の半導体層は、第
３の半導体層より広禁制帯幅を有し、かつ層厚が電子の
平均自由行程程度であり、第１の半導体層は、禁制帯幅
が第２の半導体層から離れるに従って広くなるように傾
斜し、かつ第２の半導体層に接する界面においては、禁
制帯幅が第２の半導体層よりも狭く、第３の半導体層よ
りも広く、かつ層厚が電子の平均自由行程程度であり、
第３の半導体層よりも厚く、かつ不純物がドープされ、
半導体層面にそって電流を流せしめる手段を有すること
を特徴とする負性微分抵抗電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4771488A JPH01220866A (ja) | 1988-02-29 | 1988-02-29 | 負性微分抵坑電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4771488A JPH01220866A (ja) | 1988-02-29 | 1988-02-29 | 負性微分抵坑電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01220866A true JPH01220866A (ja) | 1989-09-04 |
Family
ID=12782975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4771488A Pending JPH01220866A (ja) | 1988-02-29 | 1988-02-29 | 負性微分抵坑電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01220866A (ja) |
-
1988
- 1988-02-29 JP JP4771488A patent/JPH01220866A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Luryi et al. | Resonant tunneling of two‐dimensional electrons through a quantum wire: A negative transconductance device | |
| US4686550A (en) | Heterojunction semiconductor devices having a doping interface dipole | |
| US4704622A (en) | Negative transconductance device | |
| JPH0156543B2 (ja) | ||
| JPH024140B2 (ja) | ||
| KR940011481B1 (ko) | 전계효과 트랜지스터 | |
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH04118972A (ja) | 半導体装置 | |
| JPS639388B2 (ja) | ||
| JPH0312769B2 (ja) | ||
| JPH01220866A (ja) | 負性微分抵坑電界効果トランジスタ | |
| US5311045A (en) | Field effect devices with ultra-short gates | |
| JPH0337735B2 (ja) | ||
| JPS62245681A (ja) | 負性微分抵抗電界効果トランジスタ | |
| KR100199024B1 (ko) | 두개의 비대칭 양자점을 갖는 평면 공명관통 트랜지스터 | |
| JP2586640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH04277680A (ja) | トンネルトランジスタ及びその製造方法 | |
| JP2740166B2 (ja) | 半導体積層構造 | |
| JPH0230182B2 (ja) | Handotaisochi | |
| JPS62245680A (ja) | 電界効果トランジスタ | |
| CN108565285B (zh) | 一种GaAs基高电子迁移率晶体管材料及其制备方法 | |
| JPH01143264A (ja) | 電界効果半導体素子 | |
| JPH0311767A (ja) | 速度変調型電界効果トランジスタ | |
| JP3057225B2 (ja) | 半導体装置 | |
| JPS6246566A (ja) | 半導体装置 |