JPH01220048A - セキュリテイ機能付装置 - Google Patents
セキュリテイ機能付装置Info
- Publication number
- JPH01220048A JPH01220048A JP63047111A JP4711188A JPH01220048A JP H01220048 A JPH01220048 A JP H01220048A JP 63047111 A JP63047111 A JP 63047111A JP 4711188 A JP4711188 A JP 4711188A JP H01220048 A JPH01220048 A JP H01220048A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- eeprom
- circuit
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 230000006870 function Effects 0.000 claims description 2
- 238000012423 maintenance Methods 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- Y02B60/1225—
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイコン応用機器においてセキュリティ機能
が要求される装置に適し、とくに不正を目的とした装置
の分解および分析を不能とするものに関する。
が要求される装置に適し、とくに不正を目的とした装置
の分解および分析を不能とするものに関する。
この種、不正を目的とした装置の分析を防止するものと
して、従来、例えば特開昭５８−１２３１４３号、同５
９−１６８９９４号および実開昭６１−１２０９５７号
公報のように、プログラムの一部もしくは全部を揮発性
メモリのＲＡＭに書き込み、常時はこれをバックアップ
用電池でバックアップしておき、データの不正入手をは
かる者がこのＲＡＭを抜き取ったシあるいは装置を分解
したときに、これを検知して ＲＡＭへの電流供給を遮
断すると −とによシ、自動的にメモリデータを消去す
るように構成したものが知られている０ 〔発明が解決しようとする昧題〕 上述のメモリ消去方式では、揮発性メモリを用いるため
、バックアップ用の電池を必要とし、該電池の寿命およ
びコストアップの問題のほか、ＲＡＭはその特性上ＡＣ
ノイズ等の影響によシデータ化けの起こる危険性がある
ため、ノイズ発生の大きい機器への適用に問題があった
。
して、従来、例えば特開昭５８−１２３１４３号、同５
９−１６８９９４号および実開昭６１−１２０９５７号
公報のように、プログラムの一部もしくは全部を揮発性
メモリのＲＡＭに書き込み、常時はこれをバックアップ
用電池でバックアップしておき、データの不正入手をは
かる者がこのＲＡＭを抜き取ったシあるいは装置を分解
したときに、これを検知して ＲＡＭへの電流供給を遮
断すると −とによシ、自動的にメモリデータを消去す
るように構成したものが知られている０ 〔発明が解決しようとする昧題〕 上述のメモリ消去方式では、揮発性メモリを用いるため
、バックアップ用の電池を必要とし、該電池の寿命およ
びコストアップの問題のほか、ＲＡＭはその特性上ＡＣ
ノイズ等の影響によシデータ化けの起こる危険性がある
ため、ノイズ発生の大きい機器への適用に問題があった
。
本発明は、従来の揮発性メモリに代えて、電気的に書き
換え可能なリードオンリーメモリ（以下、ＥＥＰＲＯＭ
という）を使用し、コ（７） ＥＥＰＲＯＭ ノ書込み
入力端子に、マイクロコンピュータ（以下、ＣＰＵとい
５）の書込み出力と、ハード的に不正操作か否かを判断
する論理回路の出力とを入力とするアンド回路を接続し
たものである。
換え可能なリードオンリーメモリ（以下、ＥＥＰＲＯＭ
という）を使用し、コ（７） ＥＥＰＲＯＭ ノ書込み
入力端子に、マイクロコンピュータ（以下、ＣＰＵとい
５）の書込み出力と、ハード的に不正操作か否かを判断
する論理回路の出力とを入力とするアンド回路を接続し
たものである。
したがって、本発明によれば、 ＣＰＵが取り込んだ入
力信号から不正操作であると判断し、かっこのＣＰＵの
判断結果とハード回路の判定結果とが一致したときにＥ
ＥＰＲＯＭの一部または全部を書き替え、以後動作不能
とし、また、ＣＰＵとハード回路の判断結果が不正操作
でなく所定の書込みであると判断した場合には、ＥＪＰ
ＲＯＭ内に正常なデータを曹込み、機器の初期設定およ
びデータの復旧を可能としている。
力信号から不正操作であると判断し、かっこのＣＰＵの
判断結果とハード回路の判定結果とが一致したときにＥ
ＥＰＲＯＭの一部または全部を書き替え、以後動作不能
とし、また、ＣＰＵとハード回路の判断結果が不正操作
でなく所定の書込みであると判断した場合には、ＥＪＰ
ＲＯＭ内に正常なデータを曹込み、機器の初期設定およ
びデータの復旧を可能としている。
以下、図面に示す実施例により本発明の詳細な説明する
。
。
第１図は本発明の要部構成を示すブロック図である。
同図において、符号１０はＣＰＵの各種制御モードを設
定する手段を示し、複数のデイツプ・スイッチから構成
されている。１２は他人の不正操作を検出する手段で、
例えば装置のカバーの開閉によシ動作するマイクロスイ
ッチあるいは光検出器、またはネジ等が外されたときに
電流を遮断する手段等で構成される。
定する手段を示し、複数のデイツプ・スイッチから構成
されている。１２は他人の不正操作を検出する手段で、
例えば装置のカバーの開閉によシ動作するマイクロスイ
ッチあるいは光検出器、またはネジ等が外されたときに
電流を遮断する手段等で構成される。
ＣＰＵはこれら設定手段および不正検出手段等の出力信
号を取シ込み、内蔵されたメモリおよび外付けされたＥ
ＥＰＲＱＭに格納されたプログラムデータによシ所定の
制御がなされるものとなっている。
号を取シ込み、内蔵されたメモリおよび外付けされたＥ
ＥＰＲＱＭに格納されたプログラムデータによシ所定の
制御がなされるものとなっている。
前記不正検出手段１２に直列に接続されたスイッチＳＷ
は保守用または装置の製造段階で用いられる保守用スイ
ッチで、保守時等においてこのスイッチＳＷを開成する
ことによシネ正検出手段１２の出力信号を切断するもの
となっている。
は保守用または装置の製造段階で用いられる保守用スイ
ッチで、保守時等においてこのスイッチＳＷを開成する
ことによシネ正検出手段１２の出力信号を切断するもの
となっている。
オア回路１４の一方の入力端は設定手段１０におけるデ
ータ書込み用設定スイッチＳｔに、また他方の入力端は
不正検出手段１２と保守用スイッチＳＷの直列回路にそ
れぞれ接続されている。このオア回路１４の出力はアン
ド回路１６の一方の入力とされ、該アンド回路１６の他
の入力はＣＰＵの書込み出力を入力としている。そして
、このアンド回路１６の出力端はＥＥＦＲＯＭの書込み
入力端に接続されている。
ータ書込み用設定スイッチＳｔに、また他方の入力端は
不正検出手段１２と保守用スイッチＳＷの直列回路にそ
れぞれ接続されている。このオア回路１４の出力はアン
ド回路１６の一方の入力とされ、該アンド回路１６の他
の入力はＣＰＵの書込み出力を入力としている。そして
、このアンド回路１６の出力端はＥＥＦＲＯＭの書込み
入力端に接続されている。
以上の構成において、次ぎに本実施例の動作を説明する
と、製造者が本装置を出荷する時 ま九は保守者が破壊
されたＥｇＦＲＯＭのメモリ内容を正常なデータに書き
替えする場合には、装置のカバー等を外すなどを行なう
必要から不正検出手段１２の出力を切断するためスイッ
チＳＷを開放しておき、この状態で設定手段１０の書込
み用のスイ、 ツテ、例えばＳ２をオンする。ＣＰＵ
はこのデータ書込み用スイッチＳ２の信号を取シ込むほ
か他の設定情報と合わせて判断の結果、「正常なデータ
書込み」と判断してその書込み出力端ＷＲから正常なデ
ータ書込みの出力信号をアンド回路１６へ送出する。
と、製造者が本装置を出荷する時 ま九は保守者が破壊
されたＥｇＦＲＯＭのメモリ内容を正常なデータに書き
替えする場合には、装置のカバー等を外すなどを行なう
必要から不正検出手段１２の出力を切断するためスイッ
チＳＷを開放しておき、この状態で設定手段１０の書込
み用のスイ、 ツテ、例えばＳ２をオンする。ＣＰＵ
はこのデータ書込み用スイッチＳ２の信号を取シ込むほ
か他の設定情報と合わせて判断の結果、「正常なデータ
書込み」と判断してその書込み出力端ＷＲから正常なデ
ータ書込みの出力信号をアンド回路１６へ送出する。
一方、設定手段１０の書込み用スイッチｓ２のオン信号
はオア回路１４に入力され、該オア回路１４の個入力に
は保守用スイッチＳＷがオフとなっているため不正検出
手段１２からの入力はなく、このためオア回路１４は「
正常」状態の出力信号をアンド回路１６に送出すること
になる。
はオア回路１４に入力され、該オア回路１４の個入力に
は保守用スイッチＳＷがオフとなっているため不正検出
手段１２からの入力はなく、このためオア回路１４は「
正常」状態の出力信号をアンド回路１６に送出すること
になる。
この結果、アンド回路１６の入力端には、ＣＰＵからの
「正常な書込み」出力と、書込み設定のスイッチＳ２か
らの「正常な」設定信号とが入力されてＥＥＰＲＯＭの
書込み入力端子に「正常な」誓込み可能信号を出力し、
これによ、９ ＥＥＦＲＯＭのメモリデータは「正常な
」データが書込まれることになる。
「正常な書込み」出力と、書込み設定のスイッチＳ２か
らの「正常な」設定信号とが入力されてＥＥＰＲＯＭの
書込み入力端子に「正常な」誓込み可能信号を出力し、
これによ、９ ＥＥＦＲＯＭのメモリデータは「正常な
」データが書込まれることになる。
一方、装置がいたずらされて不正を検知した場合には、
かかる状態にあっては保守用スイッチＳＷは図示の閉成
状態にセットされているため、検出手段１２の出力信号
はＣＰＵに取シ込まれると共に、アンド回路１４に入力
される。しかしながら、アンド回路１４の他の入力端に
は、書込み用の設定スイッチＳ！は設定されていないた
め入力はなく、シたがって、該アンド回路１４から「不
正」による出力信号がアンド回路１６へ送出されるＯ 他方、 ＣＰＵは検出手段１２によシカバー等が外され
たことを検知し、その結果、書込み出力端Ｋ「不正」に
対応した書込み出力をアンド回路１６に送出する。
かかる状態にあっては保守用スイッチＳＷは図示の閉成
状態にセットされているため、検出手段１２の出力信号
はＣＰＵに取シ込まれると共に、アンド回路１４に入力
される。しかしながら、アンド回路１４の他の入力端に
は、書込み用の設定スイッチＳ！は設定されていないた
め入力はなく、シたがって、該アンド回路１４から「不
正」による出力信号がアンド回路１６へ送出されるＯ 他方、 ＣＰＵは検出手段１２によシカバー等が外され
たことを検知し、その結果、書込み出力端Ｋ「不正」に
対応した書込み出力をアンド回路１６に送出する。
このため、アンド回路１６はＣＰＵによるソフト上「不
正操作である」とする判断と、オア回路１４によるハー
ド上「不正操作である」とする論理回路の判断結果とが
一致し、これＫよ＃）ＥＥＰＲＯＭに対し不正操作対応
のデータ書き替えを行う出力信号を送出するものとなっ
ている０このように、ＥＥＦＲＯＭのデータが不正操作
対応に書き替えられると、以後装置は動作不能となシ、
装置の制御系の解析を不可能なものとすることができる
。
正操作である」とする判断と、オア回路１４によるハー
ド上「不正操作である」とする論理回路の判断結果とが
一致し、これＫよ＃）ＥＥＰＲＯＭに対し不正操作対応
のデータ書き替えを行う出力信号を送出するものとなっ
ている０このように、ＥＥＦＲＯＭのデータが不正操作
対応に書き替えられると、以後装置は動作不能となシ、
装置の制御系の解析を不可能なものとすることができる
。
以上説明したように１本発明によれば、電気的にデータ
書き換え可能なＥＥＰＲＯＭを用い、かつ不正操作であ
るか否かの判定をＣＰＵによるソフト上の判断と論理回
路によるハード上の判断との一致をとるように構成した
ものであるため、ＲＡＭを用いた従来技術に較べ、バッ
クアップ用の電源電池を不要とし、その結果、電池の寿
命およびコストアップの問題を解消できると共に、ノイ
ズに対する耐力の向上を図ることができるという経済上
および実用上の効果が得られる。
書き換え可能なＥＥＰＲＯＭを用い、かつ不正操作であ
るか否かの判定をＣＰＵによるソフト上の判断と論理回
路によるハード上の判断との一致をとるように構成した
ものであるため、ＲＡＭを用いた従来技術に較べ、バッ
クアップ用の電源電池を不要とし、その結果、電池の寿
命およびコストアップの問題を解消できると共に、ノイ
ズに対する耐力の向上を図ることができるという経済上
および実用上の効果が得られる。
図は本発明の実施例を示すブロック図である。
Claims (1)
- マイクロコンピュータ（ＣＰＵ）、電気的にデータ書き
換え可能なリードオンリーメモリ（ＥＥＰＲＯＭ）およ
び該ＣＰＵの制御モードを設定する設定手段とを備えた
装置において、不正操作を検知するための不正検出手段
と、前記設定手段のデータ書込み信号と前記検出手段か
らの不正操作信号とを入力とする論理回路とを有し、前
記ＣＰＵの判断出力と前記論理回路の判定出力とが一致
したときにその判断結果に基いて前記ＥＥＰＲＯＭのメ
モリ内容を所定のデータに書き替えすることを特徴とす
るセキュリティ機能付装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63047111A JPH01220048A (ja) | 1988-02-29 | 1988-02-29 | セキュリテイ機能付装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63047111A JPH01220048A (ja) | 1988-02-29 | 1988-02-29 | セキュリテイ機能付装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01220048A true JPH01220048A (ja) | 1989-09-01 |
Family
ID=12766069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63047111A Pending JPH01220048A (ja) | 1988-02-29 | 1988-02-29 | セキュリテイ機能付装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01220048A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006119987A (ja) * | 2004-10-22 | 2006-05-11 | Nidec Sankyo Corp | カードリーダ |
-
1988
- 1988-02-29 JP JP63047111A patent/JPH01220048A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006119987A (ja) * | 2004-10-22 | 2006-05-11 | Nidec Sankyo Corp | カードリーダ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1211542A (en) | Security arrangement for and method of rendering microprocessor-controlled electronic equipment inoperative after occurrence of disabling event | |
| JP3671196B2 (ja) | プレブート・セキュリティ・コントローラ | |
| US20060200682A1 (en) | Apparatus and method for protecting diagnostic ports of secure devices | |
| JPH063586B2 (ja) | 計算モジュールの監視方法 | |
| CA2489637A1 (en) | Electronic data processing device | |
| US8060929B2 (en) | Method and system for providing security to processors | |
| JPH01220048A (ja) | セキュリテイ機能付装置 | |
| JP4209512B2 (ja) | Ｉｃカード | |
| JP2598384Y2 (ja) | データ処理装置 | |
| JPH0822422A (ja) | メモリ装置 | |
| KR19990004962A (ko) | 컴퓨터 단말 시스템의 보안 장치 및 그 보안 방법 | |
| JP3704973B2 (ja) | 電子制御装置 | |
| JP2519240B2 (ja) | 電子機器のプログラム保護装置 | |
| JP2000268141A (ja) | プリペイドカード用読書装置 | |
| JPH11175405A (ja) | メモリデータ制御装置 | |
| JP2575424B2 (ja) | プログラマブルコントローラ | |
| JP2554117B2 (ja) | 車種データ処理装置 | |
| KR100285749B1 (ko) | 프린터의자가진단방법 | |
| JP2827237B2 (ja) | 電子機器テスト回路 | |
| JPH077367B2 (ja) | 記憶保護機能付不揮発性メモリ | |
| US20030167424A1 (en) | Microcomputer capable of identifying instruction executed at abnormal event | |
| JPS6280737A (ja) | 電子計算機 | |
| JPH0822419A (ja) | 誤書込防止方式 | |
| JPS60138624A (ja) | バツテリバツクアツプしたｒａｍを有する制御装置 | |
| JPH06202958A (ja) | データ処理装置 |