JPH01196366A - 印字ヘッド制御装置 - Google Patents
印字ヘッド制御装置Info
- Publication number
- JPH01196366A JPH01196366A JP63021298A JP2129888A JPH01196366A JP H01196366 A JPH01196366 A JP H01196366A JP 63021298 A JP63021298 A JP 63021298A JP 2129888 A JP2129888 A JP 2129888A JP H01196366 A JPH01196366 A JP H01196366A
- Authority
- JP
- Japan
- Prior art keywords
- print head
- led
- amount
- line memory
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 6
- 230000005611 electricity Effects 0.000 claims 2
- 230000015654 memory Effects 0.000 abstract description 40
- 238000012937 correction Methods 0.000 abstract description 22
- 230000003287 optical effect Effects 0.000 abstract description 4
- 238000004020 luminiscence type Methods 0.000 abstract 2
- 230000002093 peripheral effect Effects 0.000 abstract 2
- 230000007613 environmental effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 3
- 238000000859 sublimation Methods 0.000 description 3
- 230000008022 sublimation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明は、印字ヘッド制御装置、特にプリンタなどの
記録装置の印字部に用いられているLEDヘッド制御装
置等の印字ヘッド制御装置に関するものである。
記録装置の印字部に用いられているLEDヘッド制御装
置等の印字ヘッド制御装置に関するものである。
[従来の技術]
第4図は1例えば実開昭59−153135号公報に示
された従来のLED駆動回路を示すブロック図である1
図において、(t、)〜(t,。)はLEDアレイブロ
ック、(t2)は電流増幅器、(t3、)〜(t31゜
)はセレクト回路、(t4)は電源型iQ、 (t5)
、 (t6)はワンショットマルチバイブレータ、(t
7)はセレクトスイッチ、(t8)、(t9)は反転増
幅回路、(20)は画素メモリ、(21)はアドレスカ
ウンタ、(22)はシリアル/パラレル変換器、<23
)はシリアル画素信号、(24’)はディジタル/アナ
ログ変換器、(25)は補正メモリ。
された従来のLED駆動回路を示すブロック図である1
図において、(t、)〜(t,。)はLEDアレイブロ
ック、(t2)は電流増幅器、(t3、)〜(t31゜
)はセレクト回路、(t4)は電源型iQ、 (t5)
、 (t6)はワンショットマルチバイブレータ、(t
7)はセレクトスイッチ、(t8)、(t9)は反転増
幅回路、(20)は画素メモリ、(21)はアドレスカ
ウンタ、(22)はシリアル/パラレル変換器、<23
)はシリアル画素信号、(24’)はディジタル/アナ
ログ変換器、(25)は補正メモリ。
(26)はカウンタ、(27)は基準電圧である。
従来のLED駆動回路は上記のように構成され、シリア
ル画素信号Q(23)はシリアル/パラレル変換器(2
2)を介してアドレスカウンタ(21)の出力(21a
)をアドレスとした画素メモリ(20)に記憶される。
ル画素信号Q(23)はシリアル/パラレル変換器(2
2)を介してアドレスカウンタ(21)の出力(21a
)をアドレスとした画素メモリ(20)に記憶される。
以後、記録が開始される。
カウンタ(26)の出力(26、)〜(261゜)はワ
ンショットマルチバイブレータ(t6)に与えられ。
ンショットマルチバイブレータ(t6)に与えられ。
その出力(t6,)〜(t61゜)がLEDアレイブロ
ック(,1+)〜(t1゜)の選択を行うセレクト回路
(t3、)〜(t31゜)に接続される0回路規模を小
さく抑えるためここでは、LEDヘッドのLEDを10
ブロツクに分割しさらにn分割している。LEDの発光
手順としては、セレクト信号(t6,)〜(t61゜)
によりLEDアレイブロックの選択が行われ、さらにそ
のブロックにおいて、ワンショットマルチバイブレータ
(t5)のパラレル数(t5,)〜(t5,)nずつ(
t28ビツト/ n )出力される。
ック(,1+)〜(t1゜)の選択を行うセレクト回路
(t3、)〜(t31゜)に接続される0回路規模を小
さく抑えるためここでは、LEDヘッドのLEDを10
ブロツクに分割しさらにn分割している。LEDの発光
手順としては、セレクト信号(t6,)〜(t61゜)
によりLEDアレイブロックの選択が行われ、さらにそ
のブロックにおいて、ワンショットマルチバイブレータ
(t5)のパラレル数(t5,)〜(t5,)nずつ(
t28ビツト/ n )出力される。
いま、セレクト信号(t6,)に対応するLEDアレイ
ブロックが選択された時1画素メモリ(20)からアド
レスカウンタ(21)の出力<21a>がセレクトスイ
ッチ群(t7)を駆動する。さらに、補正メモリ(25
)はLED単位の輝度バラツキ変化量を出力(25a)
L、またLEDアレイ単位の輝度バラツキ変化量を出力
(25b)して、ディジタル/アナログ変換器(24)
に入力する。ディジタル/アナログ変換器(24)は、
基準発光時間を規定する基準電圧■1(27)と輝度の
バラツキ変化量を加算したアナログ値としてLEDおよ
びLEDアレイ単位の反転増幅回路(t8)、 (t9
)に入力(24a)、(24b)、(24c)、(24
d)される。
ブロックが選択された時1画素メモリ(20)からアド
レスカウンタ(21)の出力<21a>がセレクトスイ
ッチ群(t7)を駆動する。さらに、補正メモリ(25
)はLED単位の輝度バラツキ変化量を出力(25a)
L、またLEDアレイ単位の輝度バラツキ変化量を出力
(25b)して、ディジタル/アナログ変換器(24)
に入力する。ディジタル/アナログ変換器(24)は、
基準発光時間を規定する基準電圧■1(27)と輝度の
バラツキ変化量を加算したアナログ値としてLEDおよ
びLEDアレイ単位の反転増幅回路(t8)、 (t9
)に入力(24a)、(24b)、(24c)、(24
d)される。
反転増幅回路(t8)、 (t9)はLEDおよびLE
Dアレイ単位の輝度が中心値より高い場合は基準電圧V
、(27)より低レベルのアナログ量としてまた。中心
値より低い場合は基準電圧V1(27)より高レベルの
アナログ量上してリニアに電圧もしくは電流成分に変換
する。この反転増幅回路(t8)、(t9)によって出
力されたLEDおよびLEDアレイ単位のアナログ量は
、ワンショットマルチバイブレータ(t5)、 (t6
)に入力(t8,)〜(t8イ)、(t9,)〜(t9
,、)される、このワンショットマルチバイブレータ(
t5)は画素メモリ(20)の出力(20、)〜(20
,)を入力とし1反転増幅回路(t8)のアナログ量を
通電発光時間とじてリニアに変換し、出力(t5,)〜
(t5,)する、ワンショットマルチバイブレータ(t
5)のパラレル数(t51)〜(t5,)をnとすると
、アドレスカウンタ(21)の出力(21a>をI L
EDアレイ毎に128ビツト/nの切り換え信号として
セレクトスイッチ(t7)に供給することによって、n
ビットの画像情報(20、)〜(20、)を順次切り換
え結果的にI LED分の画像情報を出力する。従って
。
Dアレイ単位の輝度が中心値より高い場合は基準電圧V
、(27)より低レベルのアナログ量としてまた。中心
値より低い場合は基準電圧V1(27)より高レベルの
アナログ量上してリニアに電圧もしくは電流成分に変換
する。この反転増幅回路(t8)、(t9)によって出
力されたLEDおよびLEDアレイ単位のアナログ量は
、ワンショットマルチバイブレータ(t5)、 (t6
)に入力(t8,)〜(t8イ)、(t9,)〜(t9
,、)される、このワンショットマルチバイブレータ(
t5)は画素メモリ(20)の出力(20、)〜(20
,)を入力とし1反転増幅回路(t8)のアナログ量を
通電発光時間とじてリニアに変換し、出力(t5,)〜
(t5,)する、ワンショットマルチバイブレータ(t
5)のパラレル数(t51)〜(t5,)をnとすると
、アドレスカウンタ(21)の出力(21a>をI L
EDアレイ毎に128ビツト/nの切り換え信号として
セレクトスイッチ(t7)に供給することによって、n
ビットの画像情報(20、)〜(20、)を順次切り換
え結果的にI LED分の画像情報を出力する。従って
。
ワンショットマルチバイブレータ(t5)の出力(t5
、)〜(t5,)は電流増幅器(t2)を駆動してセレ
クトスイッチ(t7)にnビットの画像情報を順次入力
し、セレクトスイッチ(t7)にnビットの画像情報を
順次入力し、セレクトスイッチ(t7)はアドレスカウ
ンタ(21)の出力(21a)毎にLEDに通電して結
果的に電源電流E、(t4)を通電電流として、LED
アレイ(t,)にダイオード(D 、) 〜(D 、2
.)の通電発光時間(t +)〜(t +z*)を供給
する。一方、ワンショットマルチバイブレータ(t6)
の出力(t6,)〜(t61゜)はI LEDアレイ毎
にセレクト回路(t3,)〜(t31゜)に供給され、
結果的にダイオード(Dl)〜(D、□、)と同様な信
号が供給される。ここで、補正メモリ(25)はあらか
じめ、LEDアレイ(t1)〜(t1゜)のL EDお
よびLEDアレイ毎の発光輝度のバラツキ変化量を測定
し、それぞれの変化量をアナログ量とした後、ディジタ
ル変換して各LEDまたはLEDアレイに対応させて記
憶したメモリである。
、)〜(t5,)は電流増幅器(t2)を駆動してセレ
クトスイッチ(t7)にnビットの画像情報を順次入力
し、セレクトスイッチ(t7)にnビットの画像情報を
順次入力し、セレクトスイッチ(t7)はアドレスカウ
ンタ(21)の出力(21a)毎にLEDに通電して結
果的に電源電流E、(t4)を通電電流として、LED
アレイ(t,)にダイオード(D 、) 〜(D 、2
.)の通電発光時間(t +)〜(t +z*)を供給
する。一方、ワンショットマルチバイブレータ(t6)
の出力(t6,)〜(t61゜)はI LEDアレイ毎
にセレクト回路(t3,)〜(t31゜)に供給され、
結果的にダイオード(Dl)〜(D、□、)と同様な信
号が供給される。ここで、補正メモリ(25)はあらか
じめ、LEDアレイ(t1)〜(t1゜)のL EDお
よびLEDアレイ毎の発光輝度のバラツキ変化量を測定
し、それぞれの変化量をアナログ量とした後、ディジタ
ル変換して各LEDまたはLEDアレイに対応させて記
憶したメモリである。
[発明が解決しようとする課題]
上記のような従来の印字ヘッド制御装置では。
高解像化、大画面化に対応するためには回路規模が増大
し、コスト的に問題点があった。
し、コスト的に問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、1ドツト単位の高精度な補正およびLEDアレイ
またはLED駆動IC毎の補正が簡単な回路で実現でき
るプリンタ用ヘッド制御装置を得ることを目的とする。
ので、1ドツト単位の高精度な補正およびLEDアレイ
またはLED駆動IC毎の補正が簡単な回路で実現でき
るプリンタ用ヘッド制御装置を得ることを目的とする。
[課題を解決するための手段]
この発明に係る印字ヘッド制御装置は、印字ヘッドと、
この印字ヘッドに搭載され、前記印字ヘッドの周囲温度
を検出する温度検出手段と、前記印字ヘッドの通電発光
量または通電発熱量を予め記憶している記憶手段とを備
えたものである。
この印字ヘッドに搭載され、前記印字ヘッドの周囲温度
を検出する温度検出手段と、前記印字ヘッドの通電発光
量または通電発熱量を予め記憶している記憶手段とを備
えたものである。
[作用コ
この発明においては、ドツト毎に単位パルス数を変える
ことにより、LED素子毎の発光量のバラツキを補正す
ることができ、さらにブロック毎に単位パルス幅を変え
ることで、駆動IC毎または駆動チップ毎の補正が可能
になると共に温度の補正も可能になる。
ことにより、LED素子毎の発光量のバラツキを補正す
ることができ、さらにブロック毎に単位パルス幅を変え
ることで、駆動IC毎または駆動チップ毎の補正が可能
になると共に温度の補正も可能になる。
[実施例]
第1図はこの発明の一実施例による印字ヘッド制御装:
σの構成を示すブロック図である1図において、(t2
0)はLEDヘッドであって1画像データをシリアルで
入力し、パラレルに変換するシフトレジスタ(t04)
と1画像データを一時的に蓄積するラッチ回路(t03
)と、記録ブロックを還択するアンドゲート群(−10
2)と、このアンドゲート群(t02)からの信号を増
幅する駆動回路(t01)と、所定のビットからなる1
ライン分のしED素子が配列されるLEDアレイ(t0
0)とで構成される(なお、1ドツトはLEDの発光素
子1個のことで、記録の最小単位である0発光素子を1
ライン分配列してラインヘッドを形成する0例えば、3
00dpi(dot per 1nch)でA4版
(297mm)のラインヘットには。
σの構成を示すブロック図である1図において、(t2
0)はLEDヘッドであって1画像データをシリアルで
入力し、パラレルに変換するシフトレジスタ(t04)
と1画像データを一時的に蓄積するラッチ回路(t03
)と、記録ブロックを還択するアンドゲート群(−10
2)と、このアンドゲート群(t02)からの信号を増
幅する駆動回路(t01)と、所定のビットからなる1
ライン分のしED素子が配列されるLEDアレイ(t0
0)とで構成される(なお、1ドツトはLEDの発光素
子1個のことで、記録の最小単位である0発光素子を1
ライン分配列してラインヘッドを形成する0例えば、3
00dpi(dot per 1nch)でA4版
(297mm)のラインヘットには。
300・l/25.4・297均3520ドツトの発光
素子が配列されている。)、また、第1のラインメモリ
(t09)と第2のラインメモリ(t10)は1画像デ
ータを1ライン毎に入力して蓄積する1画像データはア
ントゲ−)(t06)、(t07)およびオアゲート(
t05)を介してLEDヘッド(t20)に転送され、
記録される。ROM(t08)はLED素子の発光量の
バラツキを補正するデータを保持し0画像データと共に
出力される。第1のアドレス発生H(t11)はROM
(t08)の読み出しアドレスを発生するためのもので
、第2のアドレス発生器(t12>は第1のラインメモ
リ(t09)、第3のアドレス発生器(t13)は第2
のラインメモリ(t10)、の書き込みと読み出しのた
めのアドレスを発生するためのものである。(t14〉
はブロック毎の単位パルス幅(ストローブパルス幅)を
規定するプログラマブルインターバルタイマである。(
t15)はプログラマブルインターバルタイマ(t14
)や第1のアドレス発生器(t11)、第2のアドレス
発生器(t12)、第3のアドレス発生器(t13)の
クロックを発生するクロック発生器である。 (t16
)はノットゲー)、(t17)は全体の制御を行うCP
U、(t18)はLEDヘッドに搭載するサーミスタで
ある。
素子が配列されている。)、また、第1のラインメモリ
(t09)と第2のラインメモリ(t10)は1画像デ
ータを1ライン毎に入力して蓄積する1画像データはア
ントゲ−)(t06)、(t07)およびオアゲート(
t05)を介してLEDヘッド(t20)に転送され、
記録される。ROM(t08)はLED素子の発光量の
バラツキを補正するデータを保持し0画像データと共に
出力される。第1のアドレス発生H(t11)はROM
(t08)の読み出しアドレスを発生するためのもので
、第2のアドレス発生器(t12>は第1のラインメモ
リ(t09)、第3のアドレス発生器(t13)は第2
のラインメモリ(t10)、の書き込みと読み出しのた
めのアドレスを発生するためのものである。(t14〉
はブロック毎の単位パルス幅(ストローブパルス幅)を
規定するプログラマブルインターバルタイマである。(
t15)はプログラマブルインターバルタイマ(t14
)や第1のアドレス発生器(t11)、第2のアドレス
発生器(t12)、第3のアドレス発生器(t13)の
クロックを発生するクロック発生器である。 (t16
)はノットゲー)、(t17)は全体の制御を行うCP
U、(t18)はLEDヘッドに搭載するサーミスタで
ある。
第2図は、n=4の場合の第1図の主要各部の動作波形
図を示す。
図を示す。
第3図はROM(t08)の記憶内容と単位パルスとの
関係を示す図である0図において、(t21)は1ビツ
ト×1ラインの光量補正データで、nビットで1画素(
t22)を形成する。(t23)は単位パルスで、nパ
ルスで1画素(t24)を形成する。
関係を示す図である0図において、(t21)は1ビツ
ト×1ラインの光量補正データで、nビットで1画素(
t22)を形成する。(t23)は単位パルスで、nパ
ルスで1画素(t24)を形成する。
上記のように構成された印字ヘッド制御装置において、
第2図(a)に示されるように画像データ(23)はD
ATA INから1ライン毎に第1のラインメモリ(
t09)または第2のラインメモリ(t10)に順次入
力される。この時の第1のラインメモリ(t09)およ
び第2のラインメモリ(t10)に入力される波形は第
2図(b)および第2図(d)に示されるようになる。
第2図(a)に示されるように画像データ(23)はD
ATA INから1ライン毎に第1のラインメモリ(
t09)または第2のラインメモリ(t10)に順次入
力される。この時の第1のラインメモリ(t09)およ
び第2のラインメモリ(t10)に入力される波形は第
2図(b)および第2図(d)に示されるようになる。
第1のラインメモリ(t09)が書き込まれる時は第2
のラインメモリ(t10)から第2図(e)に示される
ような画像データがLEDヘッド(t20)に読み出さ
れ、逆に第2のラインメモリ(t10)に画像データが
書き込まれる時は第1のラインメモリ(t09)から第
2図(c)に示されるような画像データがLEDヘッド
<120)に読み出される。読み出しまたは書き込みの
第1および第2のラインメモリ(t09)、(t10)
のアドレスはそれぞれカウンタで構成される第1および
第2のアドレス発生器(t12)、(t13)で発生さ
れる。ROM(t08)はLEDアレイ(t00)の素
子毎の光量補正データがあらかじめ書き込まれており、
第1のラインメモリ(t09)または第2のラインメモ
リ(t10)から画像データを読み出すタイミングと同
じタイミングで、読み出す画像データに対応するLED
素子の光量補正データを第2図(f>に示すように出力
する。光量補正データは、“1”の時発光、°“0”の
時消灯し、1つの“1°°または“0”は単位パルスに
対応する。すなわち、LEDの発光量に対応し、“1°
°を連続してm個さらに“0”を連続して(n−m)個
(ここで、02m)、ROM(t08)から出力するこ
とにより単位パルス(t,)をm回出力する。
のラインメモリ(t10)から第2図(e)に示される
ような画像データがLEDヘッド(t20)に読み出さ
れ、逆に第2のラインメモリ(t10)に画像データが
書き込まれる時は第1のラインメモリ(t09)から第
2図(c)に示されるような画像データがLEDヘッド
<120)に読み出される。読み出しまたは書き込みの
第1および第2のラインメモリ(t09)、(t10)
のアドレスはそれぞれカウンタで構成される第1および
第2のアドレス発生器(t12)、(t13)で発生さ
れる。ROM(t08)はLEDアレイ(t00)の素
子毎の光量補正データがあらかじめ書き込まれており、
第1のラインメモリ(t09)または第2のラインメモ
リ(t10)から画像データを読み出すタイミングと同
じタイミングで、読み出す画像データに対応するLED
素子の光量補正データを第2図(f>に示すように出力
する。光量補正データは、“1”の時発光、°“0”の
時消灯し、1つの“1°°または“0”は単位パルスに
対応する。すなわち、LEDの発光量に対応し、“1°
°を連続してm個さらに“0”を連続して(n−m)個
(ここで、02m)、ROM(t08)から出力するこ
とにより単位パルス(t,)をm回出力する。
ROM(t08)はこの光量補正データを第2図に示さ
れるように1ビツト×1ラインとしてnビット分を保持
し、nビットで1画素を形成する。1画素×1ラインの
画素データの記録毎に光11ビット×1ラインをn回R
OM(t08)から光量補正データとして読み出すと共
に第1のラインメモリ(t09)または第2のラインメ
モリ(t10)からも同時に画像データを出力する。光
量補正データと画像データはアンドゲート(t07)、
<106>でアンドをとり、オアゲー)−(t05)
を介してシフトレジスタ(t04)にクロックと同期を
とって転送される。ここで、第1のラインメモリ(t0
9)と第2のラインメモリ(t10)の選択は、 CP
tJ(t17)からの指示によりアントゲ−1−(t0
7)。
れるように1ビツト×1ラインとしてnビット分を保持
し、nビットで1画素を形成する。1画素×1ラインの
画素データの記録毎に光11ビット×1ラインをn回R
OM(t08)から光量補正データとして読み出すと共
に第1のラインメモリ(t09)または第2のラインメ
モリ(t10)からも同時に画像データを出力する。光
量補正データと画像データはアンドゲート(t07)、
<106>でアンドをとり、オアゲー)−(t05)
を介してシフトレジスタ(t04)にクロックと同期を
とって転送される。ここで、第1のラインメモリ(t0
9)と第2のラインメモリ(t10)の選択は、 CP
tJ(t17)からの指示によりアントゲ−1−(t0
7)。
(t06)が選択されることにより行われる。シフトレ
ジスタ(t04)に転送された画像データはラッチ回路
(t03)にラッチ信号と同期して蓄積され。
ジスタ(t04)に転送された画像データはラッチ回路
(t03)にラッチ信号と同期して蓄積され。
第2図に示されるようなラッチ回路(t03)からの出
力信号はアンドゲート群(t02)、駆動回路(t01
)を介してLEDアレイ(t00)に出力される。アン
ドゲート群(t02)はLED素子をブロック化すると
共に単位パルス幅を規定する。単位パルスは、CPU(
t17)により記録直前のしEDヘッド(t20)の周
囲温度をLEDヘッド(t20)に搭載したサーミスタ
(t18)で検出し、環境温度に適したパルス幅に設定
される。
力信号はアンドゲート群(t02)、駆動回路(t01
)を介してLEDアレイ(t00)に出力される。アン
ドゲート群(t02)はLED素子をブロック化すると
共に単位パルス幅を規定する。単位パルスは、CPU(
t17)により記録直前のしEDヘッド(t20)の周
囲温度をLEDヘッド(t20)に搭載したサーミスタ
(t18)で検出し、環境温度に適したパルス幅に設定
される。
FLOM(t08)の記憶内容と単位パルスの関係を示
すと第3図のようになる。光量補正データは1ビツト×
1ライン毎にnビット分をROM(t08)に記憶し、
1ビツト×1ラインを単位パルスとして記録する6手順
としては121(t)をROM(t08)から読み出し
、第1のラインメモリ(t09)または第2のラインメ
モリ(t10)からの画像データとアンドをとりオアゲ
ー?−(t05)を介してしEDヘッド(t20>に転
送する0次いで、121(2)、さらに121(3)の
順で121(n)まで転送し記録することで1画素の記
録が完了する。ROM(t08)内の光量補正データは
。
すと第3図のようになる。光量補正データは1ビツト×
1ライン毎にnビット分をROM(t08)に記憶し、
1ビツト×1ラインを単位パルスとして記録する6手順
としては121(t)をROM(t08)から読み出し
、第1のラインメモリ(t09)または第2のラインメ
モリ(t10)からの画像データとアンドをとりオアゲ
ー?−(t05)を介してしEDヘッド(t20>に転
送する0次いで、121(2)、さらに121(3)の
順で121(n)まで転送し記録することで1画素の記
録が完了する。ROM(t08)内の光量補正データは
。
LED素子の発光特性に基づいた補正量で発光エネルギ
ーを発光時間に置き換えたものである。
ーを発光時間に置き換えたものである。
また、上記実施例ではLEDヘッドでのLEl)素子の
光量補正と温度補正の場合について説明したが、昇華型
熱転写記録のように、サーマルヘッドの発熱素子毎に発
熱量を変えることにより中間調を表現する場合にも応用
できる。昇華型熱転写記録は、昇華性インクを薄いフィ
ルム上に塗布したインクシートと記録紙をプラテンロー
ラとサーマルヘッドで圧着し、サーマルヘッドを発熱さ
せることによりサーマルヘッドの発熱量に応じ昇華性イ
ンクが昇華し記録紙に発色させる記録方式で。
光量補正と温度補正の場合について説明したが、昇華型
熱転写記録のように、サーマルヘッドの発熱素子毎に発
熱量を変えることにより中間調を表現する場合にも応用
できる。昇華型熱転写記録は、昇華性インクを薄いフィ
ルム上に塗布したインクシートと記録紙をプラテンロー
ラとサーマルヘッドで圧着し、サーマルヘッドを発熱さ
せることによりサーマルヘッドの発熱量に応じ昇華性イ
ンクが昇華し記録紙に発色させる記録方式で。
サーマルヘッドの発熱量を制御することでインクの昇華
量を変えることができ、中間調が表現できる。従って、
第1図のROM(t08)の光jitlIl正データを
除き、第1のラインメモリ(t09)、第2のラインメ
モリ(t10)に原画像から読み取った濃度値と同じ濃
度を記録できる数の単位パルスを書き込み、記録するこ
とで中間調記録にこの方式が応用できる。また、サーマ
ルヘッドの周囲温度に対応した単位パルス幅をプログラ
マブルインターバルタイマ(t14)で第2図(h)に
示すような出力パルス幅を規定することにより温度補正
をすることができる。
量を変えることができ、中間調が表現できる。従って、
第1図のROM(t08)の光jitlIl正データを
除き、第1のラインメモリ(t09)、第2のラインメ
モリ(t10)に原画像から読み取った濃度値と同じ濃
度を記録できる数の単位パルスを書き込み、記録するこ
とで中間調記録にこの方式が応用できる。また、サーマ
ルヘッドの周囲温度に対応した単位パルス幅をプログラ
マブルインターバルタイマ(t14)で第2図(h)に
示すような出力パルス幅を規定することにより温度補正
をすることができる。
[発明の効果]
この発明は以上説明したとおり、印字ヘッドと、この印
字ヘッドに搭載され、前記印字ヘッドの周囲温度を検出
する温度検出手段と、前記印字ヘッドの通電発光量また
は通電発熱量を予め記憶している記憶手段とを備え、単
位パルスの数でドツト毎の通電発光量または通電発熱量
を制御し、ブロック毎または全体の通電発光量または通
電発熱量をQt位パルスの幅で制御するようにしたので
。
字ヘッドに搭載され、前記印字ヘッドの周囲温度を検出
する温度検出手段と、前記印字ヘッドの通電発光量また
は通電発熱量を予め記憶している記憶手段とを備え、単
位パルスの数でドツト毎の通電発光量または通電発熱量
を制御し、ブロック毎または全体の通電発光量または通
電発熱量をQt位パルスの幅で制御するようにしたので
。
2つの異なる要因を持つ制御を同時に分離して行うこと
ができ、容易に高い精度の制御が可能になる効果がある
。
ができ、容易に高い精度の制御が可能になる効果がある
。
第1図はこの発明の一実施例による印字用ヘッド制御装
置の構成図、第2図は第1図の主要各部の動作波形図、
第3図はこの発明のROMの記憶内容と単位パルスの関
係を示す図、第4図は従来の印字ヘッド制御装置の構成
図である。 図において、(t00)・・・LEDアレイ、(t01
)・ ・駆動回路、(t02)・・・アンドゲート群。 (t03)・・・ラッチ回路、(t04)・・・シフト
レジスタ、(t05)・・・オアゲート、(t06)、
(t07)・・・アンドゲート、(t08)・・・RO
M、(t09)・・・第1のラインメモリ、(t10)
・・・第2のラインメモリ、 (t11)・・・第1の
アドレス発生器、(t12)・・・第2のアドレス発生
器、(t13)・・・第3のアドレス発生器。 (t14)・・・プログラマブルインターバルタイマ、
(t15)・・・クロック発生器、 (t16)・・
・ノットゲート、(t17)・・・CPU、(t18)
・・・サーミスタ、(t20)・・ LEDへ/ドであ
る。 第 1 g 第3VJ
置の構成図、第2図は第1図の主要各部の動作波形図、
第3図はこの発明のROMの記憶内容と単位パルスの関
係を示す図、第4図は従来の印字ヘッド制御装置の構成
図である。 図において、(t00)・・・LEDアレイ、(t01
)・ ・駆動回路、(t02)・・・アンドゲート群。 (t03)・・・ラッチ回路、(t04)・・・シフト
レジスタ、(t05)・・・オアゲート、(t06)、
(t07)・・・アンドゲート、(t08)・・・RO
M、(t09)・・・第1のラインメモリ、(t10)
・・・第2のラインメモリ、 (t11)・・・第1の
アドレス発生器、(t12)・・・第2のアドレス発生
器、(t13)・・・第3のアドレス発生器。 (t14)・・・プログラマブルインターバルタイマ、
(t15)・・・クロック発生器、 (t16)・・
・ノットゲート、(t17)・・・CPU、(t18)
・・・サーミスタ、(t20)・・ LEDへ/ドであ
る。 第 1 g 第3VJ
Claims (1)
- 印字ヘッドと、この印字ヘッドに搭載され、前記印字ヘ
ッドの周囲温度を検出する温度検出手段と、前記印字ヘ
ッドの通電発光量または通電発熱量を予め記憶している
記憶手段とを備え、前記温度検出手段からの検出信号に
応じて前記印字ヘッドを駆動するパルス幅を前記印字ヘ
ッドの周囲温度に適したパルス幅に設定されるように制
御すると共に前記記憶手段の出力信号に応じて前記印字
ヘッドの前記通電発光量または前記通電発熱量を1ドッ
トの走査時間(t)をn(ここで、n>1、整数)等分
したt/nを基本周期とする単位パルスの数(m)(こ
こで、n≧m≧1、整数)と、単位パルスの長さ(T)
(t/n≧T>0)で制御するようにしたことを特徴と
する印字ヘッド制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63021298A JPH01196366A (ja) | 1988-02-02 | 1988-02-02 | 印字ヘッド制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63021298A JPH01196366A (ja) | 1988-02-02 | 1988-02-02 | 印字ヘッド制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01196366A true JPH01196366A (ja) | 1989-08-08 |
Family
ID=12051238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63021298A Pending JPH01196366A (ja) | 1988-02-02 | 1988-02-02 | 印字ヘッド制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01196366A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108140105A (zh) * | 2015-09-29 | 2018-06-08 | 比纳里虚拟现实技术有限公司 | 具有脸部表情检测能力的头戴式显示器 |
-
1988
- 1988-02-02 JP JP63021298A patent/JPH01196366A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108140105A (zh) * | 2015-09-29 | 2018-06-08 | 比纳里虚拟现实技术有限公司 | 具有脸部表情检测能力的头戴式显示器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6371373A (ja) | ドライバic及び記録ヘツド | |
JPS58161572A (ja) | 感熱記録装置 | |
JPS62256576A (ja) | 感熱記録装置 | |
US4563693A (en) | Gradation recorder | |
US5548319A (en) | Gradation data method processing including repeated reading and recording of high density data | |
JPS62256574A (ja) | 印写装置 | |
JPH01196366A (ja) | 印字ヘッド制御装置 | |
JP2838015B2 (ja) | プリントヘッド | |
US4984092A (en) | Halftone image gradation data converted to bit-train data with data retained after thresholding converted to pulse-train data | |
JP4046816B2 (ja) | サーマルヘッド駆動装置 | |
JP2825501B2 (ja) | プリンタ | |
JP2001130042A (ja) | サーマルヘッドの駆動制御方法及び装置 | |
JPS6256161A (ja) | 印字装置 | |
JPH02158356A (ja) | 印写装置 | |
US6480215B1 (en) | Control device for thermal printer head and printer using the same | |
JP4385459B2 (ja) | サーマルヘッドの制御装置及びその制御方法 | |
KR0132893B1 (ko) | 비디오 프린터장치 | |
JP2855047B2 (ja) | プリントヘッド | |
JP2506623B2 (ja) | プリンタにおける階調制御装置 | |
JP2606852B2 (ja) | サーマルプリンタの熱制御装置 | |
KR0134344B1 (ko) | 프린터의 계조별 동시 발열 도트수산출장치 | |
JPS5833481A (ja) | サ−マル・プリンタ印字方式 | |
JP2001180030A (ja) | サーマルヘッド及びサーマルプリンタ | |
JPH04104452U (ja) | サーマルラインプリンタ | |
JPS63242662A (ja) | 感熱転写階調制御装置 |