JPH01194333A - 低雑音半導体装置 - Google Patents
低雑音半導体装置Info
- Publication number
- JPH01194333A JPH01194333A JP63018111A JP1811188A JPH01194333A JP H01194333 A JPH01194333 A JP H01194333A JP 63018111 A JP63018111 A JP 63018111A JP 1811188 A JP1811188 A JP 1811188A JP H01194333 A JPH01194333 A JP H01194333A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- channel lengths
- noise
- output
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 230000007257 malfunction Effects 0.000 abstract description 4
- 230000000644 propagated effect Effects 0.000 abstract description 4
- 230000005855 radiation Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は配線マスクの変更により倫理機能を変。
更する事が可能な半導体に関する。
従来の技術としては入出力倫理部と内部倫理部を同−設
計規則により設計され、入出力部と内部倫理部は同一チ
ヤネル長に構成されている。
計規則により設計され、入出力部と内部倫理部は同一チ
ヤネル長に構成されている。
しかるに従来の半導体装置は高集積化のために微細化さ
れ、その結果動作速度は速くなってきている。このため
、このような高速デバイスを使用した装置に於いては、
半導体デバイスより輻射する電磁波エネルギが多くなり
他の装置へ影響を与える危険が多くなってきている。
れ、その結果動作速度は速くなってきている。このため
、このような高速デバイスを使用した装置に於いては、
半導体デバイスより輻射する電磁波エネルギが多くなり
他の装置へ影響を与える危険が多くなってきている。
また高速なため、半導体デバイス自身が外部雑音に応答
してしまい誤動作が発生する危険も増加している。
してしまい誤動作が発生する危険も増加している。
この雑音対策は、従来半導体デバイス使用者が実施して
おり、これらの対策として、プリント板の改良、コンデ
ンサ、抵抗、インダクタンス等、部品の追加、部品のシ
ールド、装置のシールド等費用と時間をかけて対策をし
ている。その為、部品コストの上昇、装置の大型化、開
発期間の長期化を伴うという問題を有していた。
おり、これらの対策として、プリント板の改良、コンデ
ンサ、抵抗、インダクタンス等、部品の追加、部品のシ
ールド、装置のシールド等費用と時間をかけて対策をし
ている。その為、部品コストの上昇、装置の大型化、開
発期間の長期化を伴うという問題を有していた。
そこで本発明の目的は、従来半導体デバイス使用者が実
施していた対策を半導体デバイスにより実施し、雑音の
発生を少くし、かつ雑音に強い半導体デバイスを提供す
る事にある。
施していた対策を半導体デバイスにより実施し、雑音の
発生を少くし、かつ雑音に強い半導体デバイスを提供す
る事にある。
また他の目的は雑音対策に要する部品数を減少させると
ともに対策に要する時間を短縮し、装置の小型化とコス
トの低下を計る事にある。
ともに対策に要する時間を短縮し、装置の小型化とコス
トの低下を計る事にある。
上記課題を解決するため、本発明の半導体デバイスは、
入出力倫理部を構成するトランジスタのチャネル長を、
内部倫理部を構成するトランジスタのチャネル長より大
きくする事により、入出力部の動作速度を内部動作速度
より遅くし、出力部より発生する雑音を押えるとともに
、入力部では雑音による応答を押え、不要な誤動作を低
減する事が出来る。
入出力倫理部を構成するトランジスタのチャネル長を、
内部倫理部を構成するトランジスタのチャネル長より大
きくする事により、入出力部の動作速度を内部動作速度
より遅くし、出力部より発生する雑音を押えるとともに
、入力部では雑音による応答を押え、不要な誤動作を低
減する事が出来る。
以下に本発明の実施例を図面にもとづいて説明する。第
１図は半導体デバイスの平面図、１は入出力倫理部でト
ランジスタのチャネル長を３μとしである。２は内部倫
理部でトランジスタのチャネル長を１．５μとしである
。
１図は半導体デバイスの平面図、１は入出力倫理部でト
ランジスタのチャネル長を３μとしである。２は内部倫
理部でトランジスタのチャネル長を１．５μとしである
。
第２図は本発明による最も簡単な実施例である。
３″は入力部でチャンネル長３μのトランジスタにて構
成されている。“４″は内部倫理部によるインバータで
チャンネル長１．５μのトランジスタにより構成されて
いる。“５″は出力部でチャンネル長３μのトランジス
タにて構成されている。
成されている。“４″は内部倫理部によるインバータで
チャンネル長１．５μのトランジスタにより構成されて
いる。“５″は出力部でチャンネル長３μのトランジス
タにて構成されている。
第３図は第２図のトランジスタレベルの回路図である。
“６”、“７”は入力部を構成するインバータで３μの
チャンネル長で構成されている。
チャンネル長で構成されている。
“８”は内部倫理部でチャンネル長１．５μのトランジ
スタで構成されている。
スタで構成されている。
第４図はこの実施例の回路に信号を印加した場合の応答
である。“１１”は印加波形で、“１２パの位置に、パ
ルス幅、８ｎｓのノイズを印加しである。
である。“１１”は印加波形で、“１２パの位置に、パ
ルス幅、８ｎｓのノイズを印加しである。
１３の波形は入出力部、内部とも１．５μの半導体デバ
イスの応答であり、８ｎｓのパルスは出力に伝搬されて
おり高遠応嚇を示しているが、本来、伝搬する必要のな
い信号である。
イスの応答であり、８ｎｓのパルスは出力に伝搬されて
おり高遠応嚇を示しているが、本来、伝搬する必要のな
い信号である。
“１５″の波形は本発明による実施例の応答である、８
ｎｓのノイズパルスは出力へは伝搬されず、極めて良好
なフィルタ効果を有しているとともに、出力部より副射
するエネルギ周波帯域も低くする事が出来る。
ｎｓのノイズパルスは出力へは伝搬されず、極めて良好
なフィルタ効果を有しているとともに、出力部より副射
するエネルギ周波帯域も低くする事が出来る。
本発明は、以上説明したように、入出力部のトランジス
タレベルネル長を、内部倫理部のトランジスタ長より大
きくする事により、雑音性のパルスを内部へ伝搬させず
、誤動作を防止するという効果と、出力部に於いては内
部の電圧、電流の変化に対し、よりゆるやかに変化する
ため、不要副射によるエネルギ放出を低下させる効果が
ある。
タレベルネル長を、内部倫理部のトランジスタ長より大
きくする事により、雑音性のパルスを内部へ伝搬させず
、誤動作を防止するという効果と、出力部に於いては内
部の電圧、電流の変化に対し、よりゆるやかに変化する
ため、不要副射によるエネルギ放出を低下させる効果が
ある。
また、出力波形に振動が少なくなり、プリント板上での
雑音対策が容易になるという効果がある。
雑音対策が容易になるという効果がある。
第１図は本発明による半導体デバイスの平面図、第２図
及び第３図は実施例の倫理回路図とトランジスタ回路図
、第４図は、本発明による入出力波形図。 １・・・入出力部 ２・・・内部倫理部 ３・・・入力部 ４・・・内部インバータ ５・・・出力部 ６・・・入力インバータ１ ７・・・入力インバータ２ ８・・・内部インバータ ９・・・出力インバータ１ １０・・・出力インバータ２ １１・・・入力波形 １２・・・挿入雑音 １３・・・未対策出力波形 １４・・・雑音出力 １５・・・本発明による出力 １６・・・雑音出力 以上 第２ｇ 学３図 ＄４図
及び第３図は実施例の倫理回路図とトランジスタ回路図
、第４図は、本発明による入出力波形図。 １・・・入出力部 ２・・・内部倫理部 ３・・・入力部 ４・・・内部インバータ ５・・・出力部 ６・・・入力インバータ１ ７・・・入力インバータ２ ８・・・内部インバータ ９・・・出力インバータ１ １０・・・出力インバータ２ １１・・・入力波形 １２・・・挿入雑音 １３・・・未対策出力波形 １４・・・雑音出力 １５・・・本発明による出力 １６・・・雑音出力 以上 第２ｇ 学３図 ＄４図
Claims (1)
- 入出力倫理部と内部倫理部を配線マスクの変更により
倫理回路の変更を行う半導体に於いて、入出力倫理を構
成するトランジスタのチャネル長が内部倫理部を構成す
るトランジスタのチャネル長より大きい事を特徴とする
低雑音半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63018111A JPH01194333A (ja) | 1988-01-28 | 1988-01-28 | 低雑音半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63018111A JPH01194333A (ja) | 1988-01-28 | 1988-01-28 | 低雑音半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01194333A true JPH01194333A (ja) | 1989-08-04 |
Family
ID=11962505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63018111A Pending JPH01194333A (ja) | 1988-01-28 | 1988-01-28 | 低雑音半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01194333A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009124465A (ja) * | 2007-11-15 | 2009-06-04 | Seiko Epson Corp | ノイズフィルタ回路、およびその方法、ならびに、サーマルヘッドドライバ、サーマルヘッド、電子機器、および印刷システム |
| JP2009147742A (ja) * | 2007-12-14 | 2009-07-02 | Seiko Epson Corp | ノイズフィルタ回路、デッドタイム回路、遅延回路、およびその方法、ならびに、サーマルヘッドドライバ、サーマルヘッド、制御回路、電子機器、および印刷システム |
-
1988
- 1988-01-28 JP JP63018111A patent/JPH01194333A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009124465A (ja) * | 2007-11-15 | 2009-06-04 | Seiko Epson Corp | ノイズフィルタ回路、およびその方法、ならびに、サーマルヘッドドライバ、サーマルヘッド、電子機器、および印刷システム |
| JP2009147742A (ja) * | 2007-12-14 | 2009-07-02 | Seiko Epson Corp | ノイズフィルタ回路、デッドタイム回路、遅延回路、およびその方法、ならびに、サーマルヘッドドライバ、サーマルヘッド、制御回路、電子機器、および印刷システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920005068B1 (ko) | 인쇄배선회로장치 | |
| US5539337A (en) | Clock noise filter for integrated circuits | |
| KR850001590A (ko) | 주위 광선 및 전자 잡음 감소회로 | |
| US6734706B2 (en) | Circuit for driving a power device | |
| US7289582B2 (en) | EMI cancellation method and system | |
| EP0534719B1 (en) | Integrated circuit having reduced electromagnetic emissions | |
| JPH01194333A (ja) | 低雑音半導体装置 | |
| JPH01246847A (ja) | 集積回路 | |
| JP2001185994A (ja) | 半導体集積回路及び発振増幅回路 | |
| JPS63100815A (ja) | 出力バツフア回路 | |
| JPH10200055A (ja) | 集積回路のスプリアス放射減少端末構造 | |
| JPH0222917A (ja) | 半導体装置 | |
| JPS635551A (ja) | 半導体集積回路装置 | |
| KR100290960B1 (ko) | 클럭노이즈를제거하기위한글리치필터회로 | |
| US20210359645A1 (en) | Circuit board layout method and wiring method for crystal oscillation circuit, and crystal oscillation circuit | |
| JP2001136053A (ja) | 乱数発生集積回路 | |
| Reddy et al. | A characterization of entire functions∑ k= 0∞ akzk with all ak⩾ 0 | |
| JP2001268137A (ja) | デジタル信号配線方法 | |
| Bawa | EMC in digital circuit design | |
| JP2528478B2 (ja) | ノイズフィルタ回路 | |
| JP2819847B2 (ja) | パターン構造 | |
| JPH05235679A (ja) | 回路基板 | |
| JP2022010652A (ja) | 信号伝送回路 | |
| JPH0265240A (ja) | 半導体集積装置 | |
| SU1679616A1 (ru) | Широтно-импульсный модулятор |