JPH10200055A - 集積回路のスプリアス放射減少端末構造 - Google Patents

集積回路のスプリアス放射減少端末構造

Info

Publication number
JPH10200055A
JPH10200055A JP9232626A JP23262697A JPH10200055A JP H10200055 A JPH10200055 A JP H10200055A JP 9232626 A JP9232626 A JP 9232626A JP 23262697 A JP23262697 A JP 23262697A JP H10200055 A JPH10200055 A JP H10200055A
Authority
JP
Japan
Prior art keywords
circuit
frequency current
supply
sub
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9232626A
Other languages
English (en)
Other versions
JP3167966B2 (ja
Inventor
Burkhard Giebel
ブルクハルト・ギーベル
Ulrich Theus
ウルリヒ・テウス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ITT Manufacturing Enterprises LLC
Original Assignee
ITT Manufacturing Enterprises LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ITT Manufacturing Enterprises LLC filed Critical ITT Manufacturing Enterprises LLC
Publication of JPH10200055A publication Critical patent/JPH10200055A/ja
Application granted granted Critical
Publication of JP3167966B2 publication Critical patent/JP3167966B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【課題】 本発明は、遮蔽されていないボードネットワ
ークの集積回路による電源ラインとI/Oラインにおけ
るスプリアス放射を廉価の手段で減少させることを目的
とする。 【解決手段】 集積回路2 は、内部電源ライン11,12,13
と電源接触パッド2.1 〜2.4 までの範囲において基本的
に無線周波数電流成分を有する第1のサブ回路5と、基
本的に低周波数電流成分を有する第2のサブ回路6 とに
分離され、第2のサブ回路6 はボードネットワーク上の
I/OラインIOi に接続されている駆動回路を含んでお
り、外部フィルタ手段C1,C2,D と電源接触パッド2.1 〜
2.4により空間的に限定された接続部分A内で、第1、
第2のサブ回路5, 6に対する供給電流は別々の通路でそ
れぞれ伝送され、接地側では、集積回路2 の接地点VS,
2.4を設けるために第1、第2の供給電流通路は抵抗お
よびインダクタンスの低い接続15によって相互接続され
ていることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は集積回路のスプリア
ス放射減少端末構造に関し、特にパッケージまたはプラ
スティック容器内に配置されるモノリシック集積回路に
関する。
【0002】
【従来の技術】集積回路において増加を続ける機能数に
対応して一体化を進める傾向は、さらに小さい設計形態
およびより高い処理速度を要求している。クロックされ
たCMOS回路が使用されるならば、電流ドレインは高
度に正確にクロック同期し、パルス動作される。ハイブ
リッド回路は、アナログ回路部分は別として、パッケー
ジが急峻な電流パルスエッジを有するクロックされた回
路、特にCMOS回路を含んでいるならば、このことに
関して異なっていない。高パルス電流ドレインを有する
クロック回路の例として種々のアプリケーションのため
の制御装置、マイクロプロセッサ、デジタル信号プロセ
ッサが挙げられる。小型化の進展および、それに関する
スイッチング速度の増加により、これらの供給パルスの
高調波成分および負荷電流は増加する。結果として導電
された電磁波は給電ラインおよびI/Oライン(I/O
=入力/出力)を通って集積回路から外部に伝送され
る。これは相互作用回路アレイにおける干渉または他の
電子装置の動作に干渉する許容できないレベルの妨害電
磁放射を生じる。
【0003】
【発明が解決しようとする課題】遮蔽を使用しない印刷
回路板および関連する接続導線が価格面から要求され、
クロック回路の重要な臨界的なアプリケーションとして
自動車分野がにあり、自動車の分野では無線周波数妨害
電磁波が遮蔽されていないボード構造から容易に外部に
伝播される可能性が高い。妨害電磁波は無線装置、自動
車電話等で信号に混入されて可聴雑音信号となる。特
に、このアプリケーションの分野では、EMC(=電磁
的適合性)についての基準が議論されており、新しいシ
ステムはこの放射制限の基準を満たさなければならな
い。
【0004】給電ラインにチョークを設置することによ
って妨害電磁波が集積回路から外部へ漏れることを防止
する手段を使用すると、集積回路の電圧供給に臨界的な
変動を生じる可能性が高く、供給電圧は許容された最小
値よりも低い値に短時間低下する状態が発生することが
予想される。さらに、給電ラインに設置したチョークで
はI/Oラインにより導かれる妨害電磁波を抑制するこ
とはできない。このような妨害電磁波の減少は現存の各
I/Oラインに対して別々の手段を設けることを必要と
する。
【0005】パルス供給源および負荷電流が遮蔽されて
いないボードネットワークの給電ライン源とI/Oライ
ンを経て動作する態様が、関連する無線周波数および低
周波数電流成分によって図1および2に概略的に示され
ている。簡単にするため、示されているネットワークの
オーム抵抗は無線周波数電流成分の実効的なリアクタン
スと比較して小さいと仮定される。
【0006】周囲に無線周波数電流が流れる領域は直接
磁気的に放射領域を限定し、したがって放射された電磁
エネルギに比例するので、無線周波数電流成分が比較的
大きな領域の電流ループを経て導電される場合の妨害電
磁波は特に好ましくない。クロック回路段の給電ライン
が主として影響される。しかし出力駆動装置もI/Oラ
インと、I/Oラインの分布キャパシタンスと、ディス
プレイ等のシステムの入力キャパシタンスとを経てこの
ような電流ループを形成する。供給電源または接地接続
ラインにより電流フィードバックが生じる。I/Oライ
ンの場合、非常に大きな領域の電流ループが生じ、これ
はその後、類似の方法で磁気的に放射する領域として動
作するようになる。しかし、電流が流れなくても、I/
Oラインは信号エッジの容量性放射を通じて妨害電磁波
を生じて不所望なレベルの不連続を生成する。
【0007】適切なI/Oラインと接地ラインの経路設
定は別として、I/Oラインの信号エッジにより生じる
妨害電磁波は、信号エッジの減速または非常に稀に不規
則にのみスイッチング事象が生じるようにアレンジする
ことによって減少されることができる。しかしながら、
出力駆動装置の信号エッジの減速は、急速のレベルの変
動がI/Oラインに依然として存在するならば部分的に
のみ有効である。これらの不所望なレベルの変動は、そ
れぞれI/O駆動装置の供給電源または接地面の急速な
レベル変動により生じ、前述したように給電ラインの不
十分なチョークが基本的な役割を行う。ともかく、I/
Oラインのレベル変動は急峻な信号エッジを有するI/
O駆動装置が存在するのと同一の効果を有する。
【0008】本発明の目的は、廉価の手段により遮蔽さ
れていないボードネットワークの給電ラインおよびI/
Oラインにおける放射問題を解決することである。
【0009】
【課題を解決するための手段】上記の本発明の目的は、
請求項1の特徴にしたがった、ボードネットワーク内の
集積回路の適切な端末構造の設定によって達成される。
本発明において、集積回路は、給電ラインにおいて基本
的に無線周波数電流成分を生成する第1のサブ回路と、
給電ラインにおいて基本的に低周波数電流成分を生成す
る第2のサブ回路とに分割され、前記無線周波数および
低周波数電流成分は無線周波数電流成分を阻止するため
の外部フィルタ手段に接続されている別々の給電通路に
よって伝送される。共通の接地は給電通路の接地側の抵
抗およびインダクタンスの低い接続部により形成され
る。
【0010】給電通路の分離は他の給電通路の電流成分
の供給に影響せずに、関連する給電通路の無線周波数電
流成分を実効的に阻止することを可能にする。したがっ
て、妨害電磁波の唯一の原因である無線周波数電流成分
は外部ボードラインから隔離され、給電ラインまたはI
/Oラインとして集積回路へ接続される。遮蔽されてい
ないボードネットワークを介したキャパシタおよび/ま
たは電磁放射はしたがって阻止される。低周波数サブ回
路、特にI/O駆動回路では、安定な供給電源および接
地電位が利用可能にされる。本発明は、さらにパッケー
ジのないチップバージョン、またはスプリアス放射が生
じずにこのような遮蔽されていないボードネットワーク
でカプセル化された部品として使用されることができる
集積回路に関する。
【0011】
【発明の実施の形態】本発明および好ましい実施形態を
添付図面を参照してさらに詳細に説明する。図1は遮蔽
されていないボードネットワークBの等価回路を示して
おり、ここで集積回路2の無線周波数電流成分ihはチ
ョークD手段により阻止されている。ボードネットワー
クBの機能ユニットおよび回路モジュールは電圧調整装
置1、パッケージ3または容器内の集積回路2、集積回
路2を電圧調整装置1へ接続する給電ラインv1、v
2、集積回路2へ接続されている幾つかのI/Oライン
I/O1乃至I/O4である。電圧調整装置1と集積回
路2または関連するパッケージ3との間の距離は2つの
給電ラインv1、v2により連結されている。電圧調整
装置1はその出力端子で供給電源電位VDDを提供す
る。他方の端子VSSは接地点に接続されている。ボー
ドネットワークBの接地ラインv2はできる限り小さい
抵抗およびインダクタンスを有するべきであり、それに
よって安定な基準電位がボード全体で得られる。価格面
では、この必要条件はほぼ満たされる。
【0012】適切な妨害電磁波信号ソースは集積回路2
内に位置し、多数のクロック制御されたスイッチング段
により形成され、最悪の場合、短時間の分流電流がここ
を通って流れる。しかしながら主要な電流貢献は多数の
ゲートキャパシタンスから到来し、これはクロック制御
された同期で充電または放電される。クロックされた段
は第1のサブ回路5で概略して結合されており、これは
回路シンボルとして無線周波数電源qhを含んでいる。
第2のサブ回路6は複数の信号ラインによりサブ回路5
に接続されている。第2のサブ回路6は基本的に給電ラ
インに無線周波数電流を発生しない部分を含んでいる。
これらの部分はアナログ回路または低速度の処理クロッ
クにロックされる回路であり、したがって低速度の立上
り信号エッジのみを発生しなければならない。それらは
特にI/O回路を含んでおり、これはデータまたは信号
をI/OラインI/Oi上で交換する。サブ回路6で
は、低周波数電流ilは低周波数電流源q1によりシン
ボル化されている。
【0013】集積回路2は相互接続4.iにより関連す
るパッケージ端子3.iに接続される周縁接触パッド
2.iを有する。パッケージ端子3.iは通常の方法、
例えばはんだ結合によってボードネットワークBのライ
ンに接続されている。集積回路2またはボードネットワ
ークB上の無線周波数電流成分ih、ラインl1、1
2、またはv1、v2はもはや理想的ではないが、オー
ム抵抗を生じることに加えて、これらはインダクタンス
と浮遊容量を有する。インダクタンスの基本的な部分は
相互接続4.iにより与えられ、これは通常結合ワイヤ
として設けられる。例えば直径25マイクロメータ、長
さ1.5mmの金のワイヤでは、インダクタンスL1、
L2、Liは約1.5nHの値を有する。
【0014】集積回路2は通常、無線周波数電流ihの
一部分ih1を阻止する内部キャパシタCs を含んでい
る。ハイブリッド回路では、このキャパシタCs は空間
的にクロックされるサブ回路5と近接して接続されてい
る付加的な部品であり、それによってその効率性は誘導
性導線により妨害されない。モノリシック集積回路の場
合でさえも、内部阻止キャパシタCs は例えばエッジ領
域と自由領域の二重ワイヤレベルによってオンチップに
含まれてもよい。リード線インダクタンスは最小であ
る。残念ながら、達成可能なキャパシタンスは価格と面
積の理由で限定される。
【0015】図1の等価ボード回路は無線周波数電流成
分ihに重要な全ての機能ユニットを含んでいる。電流
源qh、qlと個別の導電通路から開始して、それぞれ
の低周波数および無線周波数電流成分が与えられ、これ
は第1、第2の供給電源線v1、v2を経て最終的に電
圧調整装置1へ到達する。第1のサブ回路5は無線周波
数電流成分ihと直流電流成分を含む低周波数電流成分
il5とを発生する。第2のサブ回路6は低周波数電流
成分ilを発生し、これも消費される電流として直流電
流成分を含んでいる。全ての電流成分は集積回路2のそ
れぞれ第1および第2の接触パッド2.1 と2.2 に接続さ
れている第1および第2の内部給電ラインl1、l2に
到達する。無線周波数電流成分ihの一部分ih1は接
触パッド2.1 と2.2 に到達しないで、内部キャパシタC
s により短絡される。無線周波数電流成分の残りの部分
ih2と比較したこの部分ih1の大きさは、電圧調節
装置1を通る電源電流通路のアドミッタンスと比較した
内部キャパシタCs のアドミッタンスの高さにのみ依存
する。図1のボードネットワークBでは、電源電流の通
路のこのアドミッタンスは第1の給電ラインv1に挿入
されるチョークDのインダクタンスLdにより低く維持
され、そのインダクタンスは2つの相互接続4.1 と4.2
のインダクタンスL1、L2に付加されなければなら
ず、チョークDのインダクタンスLdは2、3倍程度相
互接続4.iのインダクタンスLiよりも大きい。
【0016】内部キャパシタCs に外部キャパシタを付
加することも可能であり、外部キャパシタはチョークD
と第1のパッケージ端子3.1 との間の第1の給電ライン
v1へ接続されている1端子を有し、その第2の端子は
第2の給電ラインv2に接続されなければならず、その
接続点はできる限り第1、第2のパッケージ端子3.1、
3.2 に近接されなければならない。この場合、電流通路
は誘導性の相互接続4.1 、4.2 を経て第1のサブ回路5
の無線周波数電流成分ihの一部に利用可能であり、こ
れはチョークDによって阻止されるべきである。即ち図
2のキャパシタC1および、関連する無線周波数電流成
分ih3により阻止される。図1(即ち外部キャパシタ
C1のない)では、チョークDを丁度通過した無線周波
数電流成分ih4は相互接続4.1 、4.2 を経て伝送され
る電流成分ih2と同一である。
【0017】図1の等価回路から、無線周波数電流成分
ih2とih4はチョークDとインダクタンスL1、L
2を横切ってクロック同期電圧の低下を生じさせ、それ
によって減少された供給電圧VDのみが接触パッド2.1
、2.2 で利用可能である。電圧VDは特にクロック信
号と同期する一時的な変動を受け、電圧スパイクを有す
る。内部供給電位VDSと内部接地電位VSの両者は変
動する。図1では、これはスパイクvdとvsにより概
略して示されている。2つの相互接続部4.1 、4.2 のイ
ンダクタンスL1、L2および2つの給電ラインv1、
v2と比較したチョークDのインダクタンスLdの値に
応じて、スパイクvdとvsは多かれ少なかれ完全に供
給電圧側にシフトする。チョークDのインダクタンスL
dが比較的大きい場合、接地側のスパイクvsは供給電
圧側のスパイクvdと比較して無視できる程度である。
これは第2のサブ回路6の駆動段の出力信号に対応する
影響を与える。論理状態に基づいて、駆動段は外部I/
Oラインを内部供給電位VDSまたは内部接地電位VS
へ接続する。これらの電位のスパイクvdとvsはした
がって低抵抗通路によってI/Oラインへ送られる。従
って、針形状のレベル変動が電圧スパイクおよび/また
は補償電流において生じる。従って、容量性または誘導
性雑音が発生される。
【0018】前述したように、チョークDに外部キャパ
シタC1が付加されているならば、スパイクvdとvs
は大きさにおいて相互に近付き、反対の極性は維持され
る。これはキャパシタC1を通る比較的低いインダクタ
ンス電流により生じ、このキャパシタC1を通って無線
周波数電流成分ih3が流れることができる(図2参
照)。チョークDを通る誘導性電流通路と比較して、電
流成分ih3は実質上電流成分ih4よりも大きい(数
桁程度の可能性がある)。電流成分ih3とih4は共
に相互接続部4.1 と4.2 を通ってながれ、そのインダク
タンスL1、L2を介して電圧スパイクvdとvsを生
成し、これは等しいインダクタンスL1とL2で大きさ
において等しい。内部供給側VDSにおけるスパイクv
dの減少に対するペナルティーは内部接地電位VSの劣
化である。従って妨害電磁波抑制手段の効果は外部キャ
パシタC1によりかなり変化され、厳密に言うならば、
これは異なった抑制手段であり、むしろ図2の妨害電磁
波抑制に対応している。
【0019】図2の等価回路は基本的に図1の等価回路
と同じ回路モジュールおよび機能ユニットを含んでい
る。同じ部分は同じ参照符号で示されており、それ故再
度新たに説明をする必要はない。図2と図1の基本的な
差は外部手段の設計にあり、それによって無線周波数電
流成分ihは第1、第2の給電ラインv1、v2から離
れて維持されている。図1では、これは第1の給電ライ
ンv1のチョークDにより実現されている。図2では、
基本的なフィルタ手段は外部キャパシタC1である。図
1よりも優れた図2の装置の利点は、できる限りパッケ
ージ3に近接して位置されることのできるキャパシタC
1が集積回路2、電圧調節装置1の追従速度の非常に低
い無線周波数電流成分ih3に対して利用可能にされて
いることである。チョークDは付加的に第1の給電ライ
ンv1に挿入される。図1参照。しかしながら図1およ
び2の外部給電ラインv1、v2におけるチョークDと
キャパシタC1組合わせは、自己発振が励起される可能
性のある共振回路を形成するのでこれもまた問題を有す
る。
【0020】図1と比較した図2の妨害電磁波抑制回路
の効果は、図2で内部供給端子2.1と2.2 の反対方向を
向いた電圧スパイクvdとvsは大きさがほぼ同一であ
り、電圧スパイクvdはそれ自体が実質上小さく、例え
ば図1のスパイクvdの半分のみである事実によるもの
である。これに対するペナルティーは内部接地電位VS
のスパイクvsが図1のようにもはや無視できないこと
である。図1と2の妨害電磁波抑制回路間の差はI/O
ラインのそれぞれの駆動装置を介して示され、この駆動
装置はそれぞれの論理状態を変化せずに妨害電磁波信号
として電圧スパイクvdとvsを低インピーダンス通路
によってI/Oラインへ送る。
【0021】図2のボードネットワークBでは、第1の
サブ回路5の無線周波数電流成分ihは内部キャパシタ
Cs により成分ih1、ih2へ分割され、成分ih2
は相互接続部4.1 と4.2 を通ってパッケージ端子3.1 と
3.2 へ導かれる。ここで成分ih2は無線周波数電流成
分ih3、ih4へ分割される。成分ih3は外部キャ
パシタC1を通って流れ、成分ih4は電圧調整装置1
を通って流れる。内部供給電源端子2.1 と2.2 の電圧ス
パイクvdとvsに対して、それぞれの無線周波数電流
成分ih4とih2および、供給電流通路のそれぞれの
インダクタンスLd、L1、L2は図1のように応答性
がある。
【0022】図1、2の2つの等価回路図から、外部フ
ィルタ手段D、C1によれば、限定された妨害電磁波抑
制だけしか供給電圧側または接地側に電圧スパイクvd
とvsをシフトすることによって可能であるに過ぎな
い。さらにフィルタ手段D、C1は十分に選択的ではな
く、それによってそれぞれの他の電流成分は常に悪影響
される。
【0023】図3に概略的に示されているボードネット
ワークBは本発明の端末構造を有する集積回路2を具備
しており、基本的に図1、2のボードネットワークBと
同一の機能ユニットを含んでいる。同じ回路モジュール
または機能ユニットは3つの図面を通じて同じ参照符号
により示されており、その説明を反復する必要はない。
第1、第2のサブ回路5、6がそれらの供給電流ih+
il5、ilに関して共通の内部給電ラインl1、l2
に接続されている図1、2の端末構造と対照的に、図3
の端末構造では第1、第2のサブ回路5、6の内部給電
ラインもまた互いに完全に分離されている。第1のサブ
回路5は第1のラインl1により第1の接触パッド2.1
に、また第2のラインl2により第2の接触パッド2.2
に接続されている。内部キャパシタCs は第1のライン
l1と第2のラインl2の間に接続されており、図1ま
たは図2と同様に第1のサブ回路5の無線周波数電流成
分ihの一部ih1を短絡する。
【0024】第2のサブ回路6には、供給電圧および接
地電位が別々に、即ち第3のラインl3と第4のライン
l4によってそれぞれ供給され、これらのラインはそれ
ぞれ第3の接触パッド2.3 と第4の接触パッド2.4 に接
続されている。供給電流の別々の供給は相互接続部4.
iとパッケージ端子3.iの領域まで継続する。第3、
第4の相互接続部4.3 、4.4 と第3、第4のパッケージ
端子3.3 、3.4 が設けられている。図2と同様に、無線
周波数電流成分用の外部阻止キャパシタC1は第1、第
2のパッケージ端子3.1 と3.2 に接続されている。
【0025】外部阻止キャパシタC1は無線周波数電流
成分ih3により横断され、これは本発明にしたがっ
て、接触パッド2.1 と2.2 の無線周波数電流成分ih2
にできる限り同一にされるべきである。このことは電圧
調整装置1を通って流れなければならない残りの電流成
分ih4が無視できる程度、即ちゼロに近付いた場合の
み可能である。これはキャパシタC1が接続される第1
の電圧端子3.1 と、第1の給電ラインv1との間に挿入
されるチョークDにより達成され、そのリアクタンスは
第2のサブ回路6の低周波数電流成分ilと独立して十
分に高く選択されることができる。
【0026】第3、第4のパッケージ端子3.3 と3.4 は
さらに外部キャパシタンスC2により有効に分流されて
いるが、しかしながらこれは第1のサブ回路5の無線周
波数成分に影響を与えず、第2のサブ回路6の電流成分
ilを満たす役目を行う。第2のサブ回路6で生じる無
線周波数電流成分は図2のようにキャパシタC2を通る
低インダクタンスの電流通路を流れ、従って給電ライン
v1、v2に到達するまでに減少させることができる。
さらに、スイッチングプロセスでは、I/O駆動装置の
消費電流ilは電圧調整装置1の電流生成量よりも多
く、そのカットオフ周波数は例えば1メガヘルツであ
る。キャパシタC2はしたがってバッファ機能も有す
る。
【0027】パッケージ3および集積回路2の別々の供
給電流通路へ第1、第2の給電ラインv1、v2を分割
することは、ボードBの別々の供給電流通路の限界を定
めている図3の接続部分Aを参照して、電流分岐回路の
方法でボードネットワークB上の外部フィルタ手段D、
C1、C2により行われる。第1のサブ回路5に対する
低周波数電流成分il5と、ゼロに近付きつつあるこの
サブ回路の残りの電流成分ih4はチョークDを通って
流れ、チョークDはその一方の端部が第1の給電ライン
v1に接続され、他方の端部が第1のパッケージ端子3.
1 に接続されている。チョークDの設計は任意であり、
通常、コンパクトな設計であるために価格面からフェラ
イト材料が使用される。
【0028】低周波数電流成分il5は第2の接触パッ
ド2.2 と第4の接触パッド2.4 との間の抵抗およびイン
ダクタンスの低い接続部l5を介して電圧調整装置1へ
帰還される。第4の接触パッド2.4 後、2つの電流成分
il、il5は第4の相互接続部4.4 と、第4のパッケ
ージ端子3.4 とを経て、さらに最後に第2の給電ライン
v2を経て伝送される。低抵抗および低インダクタンス
の接続部l5はワイヤボンドとして構成されるべきでは
なく、それによって電流成分il5に重畳されている残
りの無線周波数電流成分ih4は結合ワイヤのインダク
タンスを通って内部接地電位VSに影響を与えることが
できない。
【0029】電流成分が示されている図3の概略回路図
から、ゼロに近付いている電流成分ih4を除いた第1
のサブ回路の無線周波数電流成分ih、ih2、ih3
は全体的なボードネットワークBにおける第2のサブ回
路6の低周波数電流成分ilから完全に分離されている
ことが認められる。従って、内部基準電位VSは妨害電
磁波に影響されず安定なレベルを有し、このレベルは電
圧調整装置1の基準レベルVSSと基本的に同一であ
る。
【0030】2つのサブ回路5、6に対する別々の電流
通路は、第1のサブ回路5の低周波数電流成分il5の
みがチョークDを通過し、ゼロに近付いている残留する
電流ih4を除いた無線周波数電流成分はそこを通過し
ないので、チョークDの大きさが限定されないという付
加的な利点を有する。それ故、チョークDの選択性は、
これが単に無線周波数電流成分ih、ih2、ih3を
給電ラインv1、v2から離して維持するのに十分であ
るので重要である。チョークDおよびキャパシタC1に
より形成される結果的な共振周波数は非常に低いので、
スプリアス放射として放射される電磁波はない。共振回
路の内部減衰の適切な選択により、発振はあらゆる場合
に防止される。この端末構造は、第2のサブ回路6が安
定な内部供給電圧VDSまたは安定な内部接地電位VS
に接続された駆動段を有することを確実にするので、I
/Oラインに急速なレベル変動は生じない。これは説明
した端末構造のスプリアス放射減少効果に対する基本的
な理由である。給電ラインv1、v2およびI/Oライ
ンの領域で電流ループにより形成される放射領域はでき
る限り小さく維持されなければならないことは言うまで
もない。
【図面の簡単な説明】
【図1】給電ラインの無線周波数電流成分がチョークに
より阻止される集積回路を具備している遮蔽されていな
いボードネットワークの等価回路図。
【図2】給電ライン上の無線周波数電流成分が阻止キャ
パシタにより阻止されており、集積回路を具備した遮蔽
されていない別のボードネットワークの等価回路図。
【図3】本発明にしたがった端末構造が実質上減少され
たスプリアス放射を生じる集積回路を有する遮蔽されて
いないボードネットワークの等価回路図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウルリヒ・テウス ドイツ連邦共和国、デー − 79194 グ ンデルフィンゲン、シェーンベルクシュト ラーセ 5ベー

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 遮蔽されていないボードネットワーク内
    で動作可能な集積回路用のスプリアス放射減少端末構造
    において、 前記集積回路は、内部給電ラインと供給電源接触パッド
    までの範囲において基本的に無線周波数電流成分を有す
    る第1のサブ回路と、基本的に低周波数電流成分を有す
    る第2のサブ回路とに分離され、 第2のサブ回路はボードネットワーク上のI/Oライン
    に接続されている駆動回路を含んでおり、 少なくとも外部フィルタ手段および供給電源接触パッド
    により空間的に限定された接続部分内で、第1、第2の
    サブ回路に対する供給電流は別々の通路、即ち第1の供
    給電流通路と第2の供給電流通路でそれぞれ伝送され、 接地側では、集積回路の接地点を設定するために第1、
    第2の供給電流通路は抵抗およびインダクタンスの値の
    低い接続部によって相互接続されていることを特徴とす
    る端末構造。
  2. 【請求項2】 外部フィルタ手段が第1の阻止キャパシ
    タとチョークを具備し、 第1の阻止キャパシタは内部阻止キャパシタにより遮断
    されない無線周波数電流成分に対する外部の第1の供給
    電流通路を閉じ、 チョークは第1の供給電流通路を接地されていない供給
    電圧側の第2の供給電流通路に接続することを特徴とす
    る請求項1記載の端末構造。
  3. 【請求項3】 フィルタ手段は第2のサブ回路の無線周
    波数電流成分に対する第2の供給電流通路を短絡する阻
    止キャパシタを具備していることを特徴とする請求項1
    または2記載の端末構造。
  4. 【請求項4】 パッケージに収納され、ボードネットワ
    ーク内で動作可能である集積回路用のスプリアス放射減
    少端末構造において、 集積回路は、内部給電ラインと供給接触パッドまでの範
    囲において基本的に無線周波数電流成分を有する第1の
    サブ回路と、基本的に低周波数電流成分を有する第2の
    サブ回路に分離され、 第2のサブ回路はボードネットワーク上のI/Oライン
    に接続されなければならない駆動回路を含んでおり、 パッケージおよびその端子内で、第1、第2のサブ回路
    に対する供給電流は別々の通路、すなわち、第1の供給
    電流通路と第2の供給電流通路でそれぞれ伝送され、 接地側では、第1および第2の供給電流通路は集積回路
    の接地点を設定するため抵抗およびインダクタンスの低
    い接続部により相互接続されていることを特徴とする端
    末構造。
  5. 【請求項5】 パッケージ内で、内部阻止キャパシタに
    より無線周波数電流成分の少なくとも一部の通路のため
    に特に短い電流通路が設けられていることを特徴とする
    請求項4記載の端末構造。
  6. 【請求項6】 ボードネットワーク内で動作可能な集積
    回路用のスプリアス放射減少端末構造において、 集積回路は、内部給電ラインと供給電源接触パッドまで
    の範囲において基本的に無線周波数電流成分を有する第
    1のサブ回路と、基本的に低周波数電流成分を有する第
    2のサブ回路に分離され、 第2のサブ回路はボードネットワークのI/Oラインに
    接続されなければならない駆動回路を含んでおり、 第1、第2のサブ回路の供給電流は別々の通路、すなわ
    ち、関連する接触パッドを有する第1の供給電流通路
    と、関連する接触パッドを有する第2の供給電流通路に
    よってそれぞれ集積回路内に供給され、 集積回路内において、接地側では第1、第2の供給電流
    通路は接地点を設定するため抵抗およびインダクタンス
    の低い接続部によって相互接続されていることを特徴と
    する端末構造。
  7. 【請求項7】 集積回路内で、内部阻止キャパシタによ
    り無線周波数電流成分の少なくとも一部の通路のための
    が特に短い電流通路が設けられていることを特徴とする
    請求項6記載の端末構造。
JP23262697A 1996-08-29 1997-08-28 集積回路のスプリアス放射減少端末構造 Expired - Fee Related JP3167966B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP96113797A EP0827282B1 (de) 1996-08-29 1996-08-29 Störstrahlreduzierende Anschlusskonfiguration für eine integrierte Schaltung
DE96113797.3 1996-08-29

Publications (2)

Publication Number Publication Date
JPH10200055A true JPH10200055A (ja) 1998-07-31
JP3167966B2 JP3167966B2 (ja) 2001-05-21

Family

ID=8223139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23262697A Expired - Fee Related JP3167966B2 (ja) 1996-08-29 1997-08-28 集積回路のスプリアス放射減少端末構造

Country Status (5)

Country Link
US (1) US5912581A (ja)
EP (1) EP0827282B1 (ja)
JP (1) JP3167966B2 (ja)
KR (1) KR100431974B1 (ja)
DE (1) DE59611168D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142591A (ja) * 2001-11-08 2003-05-16 Denso Corp 半導体集積回路装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59814289D1 (de) 1998-07-21 2008-10-30 Micronas Gmbh Audioquellenauswahlschaltung
JP2003045978A (ja) * 2001-07-30 2003-02-14 Niigata Seimitsu Kk 半導体装置
GB0212141D0 (en) * 2002-05-27 2002-07-03 Sendo Int Ltd Audio ground plane
DE102007032092A1 (de) * 2006-11-27 2008-05-29 Conti Temic Microelectronic Gmbh Schaltungsanordnung zur Energieversorgung eines integrierten Schaltkreises
KR101597051B1 (ko) * 2014-11-05 2016-02-23 이승원 고강도 강성이 구비된 결합형 보빈
CN117118424A (zh) * 2023-02-13 2023-11-24 荣耀终端有限公司 网络变压电路和电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5865481A (ja) * 1981-10-15 1983-04-19 株式会社東芝 液晶駆動用電圧分割回路
JPS603792A (ja) * 1983-06-22 1985-01-10 Toshiba Corp パ−ソナルコンピユ−タ
JPS6442162A (en) * 1987-08-07 1989-02-14 Mitsubishi Electric Corp Semiconductor integrated circuit device
JPH0749414B2 (ja) * 1987-08-10 1995-05-31 昭和電工株式会社 不飽和カルボン酸イソシアナトアルキルエステルの精製方法
JPH0194646A (ja) * 1987-10-06 1989-04-13 Fujitsu Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142591A (ja) * 2001-11-08 2003-05-16 Denso Corp 半導体集積回路装置

Also Published As

Publication number Publication date
US5912581A (en) 1999-06-15
JP3167966B2 (ja) 2001-05-21
DE59611168D1 (de) 2005-01-27
KR19980018987A (ko) 1998-06-05
KR100431974B1 (ko) 2004-08-25
EP0827282B1 (de) 2004-12-22
EP0827282A1 (de) 1998-03-04

Similar Documents

Publication Publication Date Title
US5399996A (en) Circuit and method for minimizing electromagnetic emissions
US6583682B1 (en) Method of reducing conducted EMI in motor drive applications
KR960032705A (ko) 반도체 집적회로장치
JP3167966B2 (ja) 集積回路のスプリアス放射減少端末構造
KR100272494B1 (ko) 전자파 방출을 감소시키는 집적회로
US20010045873A1 (en) Noise reduction circuit and semiconductor device including the same
JP2003045978A (ja) 半導体装置
US6285236B1 (en) Integrated circuit assembly having output pads with application specific characteristics
US5708372A (en) Semiconductor device with electromagnetic radiation reduced
US6657291B1 (en) Combined resistor-capacitor elements for decoupling in electronic packages
CN207305036U (zh) 多层电路板的电磁波屏蔽结构
EP1378055B1 (en) Power oscillator for control of waveshape and amplitude
US7106144B2 (en) Semiconductor integrated circuit
Motorola System design and layout techniques for noise reduction in MCU-based systems
US20030090310A1 (en) Reducing I/O supply noise with digital control
US11405037B2 (en) Driver circuit of voltage translator
CN116781094A (zh) 电子装置及其中降低信号传输的功耗的方法
US6639439B2 (en) Reducing voltage variation in a phase locked loop
WO2021145086A1 (ja) ノイズ抑制回路、回路基板、及び電子機器
CN110932534B (zh) 杂散抑制装置、频率源及电子设备
JPH06309050A (ja) 半導体装置
JPH1041629A (ja) 多層プリント回路基板
US20090322415A1 (en) Regulated Energy Supply for a Circuit
JP2006245320A (ja) 多層回路基板及び多層回路基板のパターニング方法
Kobeissi Motorola Semiconductor Application Note

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090309

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090309

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140309

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees