JPH0119168B2 - - Google Patents
Info
- Publication number
- JPH0119168B2 JPH0119168B2 JP57089328A JP8932882A JPH0119168B2 JP H0119168 B2 JPH0119168 B2 JP H0119168B2 JP 57089328 A JP57089328 A JP 57089328A JP 8932882 A JP8932882 A JP 8932882A JP H0119168 B2 JPH0119168 B2 JP H0119168B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- shift register
- shift
- instruction
- logic operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Shift Register Type Memory (AREA)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57089328A JPS58205208A (ja) | 1982-05-25 | 1982-05-25 | シーケンスコントローラのシフトレジスタ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57089328A JPS58205208A (ja) | 1982-05-25 | 1982-05-25 | シーケンスコントローラのシフトレジスタ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58205208A JPS58205208A (ja) | 1983-11-30 |
| JPH0119168B2 true JPH0119168B2 (enExample) | 1989-04-10 |
Family
ID=13967604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57089328A Granted JPS58205208A (ja) | 1982-05-25 | 1982-05-25 | シーケンスコントローラのシフトレジスタ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58205208A (enExample) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5671105A (en) * | 1979-11-13 | 1981-06-13 | Yaskawa Electric Mfg Co Ltd | Shift register type programmable controller with memory |
-
1982
- 1982-05-25 JP JP57089328A patent/JPS58205208A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58205208A (ja) | 1983-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5895498A (en) | Arithmetic processor which latches data in a temporary register before the data is latched in a general purpose register | |
| JPH0119168B2 (enExample) | ||
| JPH0887441A (ja) | フラッシュメモリアクセス方式 | |
| JP4482356B2 (ja) | Simdプロセッサを用いた画像処理方法及び画像処理装置 | |
| JPS6410854B2 (enExample) | ||
| JP2595992B2 (ja) | 電子楽器 | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| US20060236057A1 (en) | Memory access method with delayed write control signal and data processing apparatus | |
| JPS5995646A (ja) | 演算制御装置 | |
| JPH0535472A (ja) | マイクロコンピユータ | |
| JPS62297954A (ja) | メモリ制御方式 | |
| JPS60247708A (ja) | プログラマブル・コントロ−ラ | |
| JPH0158522B2 (enExample) | ||
| JPH02263256A (ja) | マイクロコンピュータ及びコントローラ | |
| JPH0485653A (ja) | 情報処理装置 | |
| JPS60256862A (ja) | マイクロコンピユ−タの出力ポ−ト制御方式 | |
| JPH03276306A (ja) | プログラマブルコントローラ | |
| JPS62298836A (ja) | プログラム格納用ram | |
| JPH01234957A (ja) | Dma制御方法及び装置 | |
| JP2000056969A (ja) | レジスタファイル | |
| JPH05205007A (ja) | リアルチップ情報ファイル生成方式 | |
| JPH01295347A (ja) | マイクロコンピュータ装置 | |
| JPH05204640A (ja) | マイクロプログラム制御プロセッサ | |
| JPH0319570B2 (enExample) |