JPH01191075A - 半導体エージング装置 - Google Patents
半導体エージング装置Info
- Publication number
- JPH01191075A JPH01191075A JP63016605A JP1660588A JPH01191075A JP H01191075 A JPH01191075 A JP H01191075A JP 63016605 A JP63016605 A JP 63016605A JP 1660588 A JP1660588 A JP 1660588A JP H01191075 A JPH01191075 A JP H01191075A
- Authority
- JP
- Japan
- Prior art keywords
- temperature storage
- light
- wavelength
- eproms
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000032683 aging Effects 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 230000004907 flux Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 abstract description 9
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 4
- 230000003287 optical effect Effects 0.000 abstract description 3
- 230000015654 memory Effects 0.000 description 10
- 230000005284 excitation Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052753 mercury Inorganic materials 0.000 description 3
- 230000004793 poor memory Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用分野〕
本発明は消去、書き込み可能な不揮発性メモリ集積回路
（Ｅｒａｓａｂｌｅ−Ｐｒｏ＠ｒａｉｎａｂｌａ Ｒａ
ａｄ ０ｎｌｙ Ｍ−ｅｍｏｒｙ ：以下略してｇｐｎ
ＯＭ）の評価に関し、特に書き込まれた情報の記憶特性
を試験するために用いられる高温保管装置に関するもの
である。
（Ｅｒａｓａｂｌｅ−Ｐｒｏ＠ｒａｉｎａｂｌａ Ｒａ
ａｄ ０ｎｌｙ Ｍ−ｅｍｏｒｙ ：以下略してｇｐｎ
ＯＭ）の評価に関し、特に書き込まれた情報の記憶特性
を試験するために用いられる高温保管装置に関するもの
である。
ＥＰＲＯ旧よＭＯＳトランジスタにおけるゲート電極と
Ｓｉ基板間に、ＳｉＯ□膜により電気的に絶縁された多
結晶Ｓｉよりなる浮遊ゲートを有し、Ｓｉ基板からＳｉ
０□膜を介し電子を注入することによりしきい値電圧を
変化させ、情報の記憶機能を持たせている。
Ｓｉ基板間に、ＳｉＯ□膜により電気的に絶縁された多
結晶Ｓｉよりなる浮遊ゲートを有し、Ｓｉ基板からＳｉ
０□膜を介し電子を注入することによりしきい値電圧を
変化させ、情報の記憶機能を持たせている。
記憶された情報は、上記浮遊ゲートに蓄積された電子で
あるため記憶特性は浮遊ゲートがらの電子放出の時間依
存性により決定される。
あるため記憶特性は浮遊ゲートがらの電子放出の時間依
存性により決定される。
ＥＦＲＯＭの信頼度を保証する上で非常に重要な前記記
憶特性を試験するために、従来ウェーハ状態で以下の方
法がとられている。
憶特性を試験するために、従来ウェーハ状態で以下の方
法がとられている。
先ず、Ｅ！ＰＲＯＮのチップ内に存在する複数の記憶素
子を初期化するため、ウェーハに紫外線を照射し、各記
憶素子の浮遊ゲート内に存在する電子を励起することに
より、Ｓｉ基板やゲート電極へ放出させる。
子を初期化するため、ウェーハに紫外線を照射し、各記
憶素子の浮遊ゲート内に存在する電子を励起することに
より、Ｓｉ基板やゲート電極へ放出させる。
次いで、各記憶素子に所定の電圧を印加することにより
浮遊ゲート内に電子を注入する。浮遊ゲートに注入され
た電子は通常時間と共に放出されるが、浮遊ゲートとＳ
ｉ基板間、あるいは浮遊ゲートとゲート電極間のＳｉｎ
、膜に異常、例えば局所的な電位障壁の低下や、５ｉｎ
２ＩＩＫ厚の低下があると、単位時間当たりの電子の放
出量が大きくなり、記憶特性が悪化する。
浮遊ゲート内に電子を注入する。浮遊ゲートに注入され
た電子は通常時間と共に放出されるが、浮遊ゲートとＳ
ｉ基板間、あるいは浮遊ゲートとゲート電極間のＳｉｎ
、膜に異常、例えば局所的な電位障壁の低下や、５ｉｎ
２ＩＩＫ厚の低下があると、単位時間当たりの電子の放
出量が大きくなり、記憶特性が悪化する。
これ等記憶特性の悪いものを除外するために上記電子注
入後、 Ｓｉウェーハを２００〜３００℃の高温雰囲気
に長時間、例えば３〜６時間放置し、エージング（高温
保管と称す）を行う、前記記憶特性の悪い素子はこのエ
ージング中にしきい値電圧が大きく変化するため、他の
良品と区別ができ、次工程でしきい値電圧を測定するこ
とにより除外される。
入後、 Ｓｉウェーハを２００〜３００℃の高温雰囲気
に長時間、例えば３〜６時間放置し、エージング（高温
保管と称す）を行う、前記記憶特性の悪い素子はこのエ
ージング中にしきい値電圧が大きく変化するため、他の
良品と区別ができ、次工程でしきい値電圧を測定するこ
とにより除外される。
上述のように、従来の記憶特性試験方法は高温保管工程
の処理に３〜６時間の長時間を要し、製造工期が長く、
コスト高になるという欠点を有する。
の処理に３〜６時間の長時間を要し、製造工期が長く、
コスト高になるという欠点を有する。
本発明の目的は前記１）ｌｉ！を解決し、高温保管時間
の短縮を図る半導体エージング装置を提供することにあ
る。
の短縮を図る半導体エージング装置を提供することにあ
る。
前記目的を達成するために１本発明の半導体エージング
装置においては、高温保管時に約４００ｎｍ以上の前述
の初期化に用いる紫外線より比較的波長の長い、即ちエ
ネルギーの低い光を照射するという特徴を有する。
装置においては、高温保管時に約４００ｎｍ以上の前述
の初期化に用いる紫外線より比較的波長の長い、即ちエ
ネルギーの低い光を照射するという特徴を有する。
上記光照射の効果について以下に説明する。第３図（ａ
） 、 （ｂ）はＥＦＲＯＭにおける浮遊ゲート近傍の
エネルギーバンド図を模式的に描いたものである。
） 、 （ｂ）はＥＦＲＯＭにおける浮遊ゲート近傍の
エネルギーバンド図を模式的に描いたものである。
第３図（ａ）においては、前述記憶素子の初期化のため
、紫外線を照射した場合であり、領域１はゲート電極、
領域２及び４はＳｉｎ、膜、領域３は浮遊ゲート、領域
５はＳｉ基板を示す。紫外線（ｈν）を照射することに
より、浮遊ゲート３に蓄積されている電子６が励起され
、７及び８の矢印で示したようにＳｉＯ□膜２及び４の
電位障壁を越えて放出される様子を表わしている。
、紫外線を照射した場合であり、領域１はゲート電極、
領域２及び４はＳｉｎ、膜、領域３は浮遊ゲート、領域
５はＳｉ基板を示す。紫外線（ｈν）を照射することに
より、浮遊ゲート３に蓄積されている電子６が励起され
、７及び８の矢印で示したようにＳｉＯ□膜２及び４の
電位障壁を越えて放出される様子を表わしている。
次に、第３図（ｂ）は高温保管の場合を示しているが、
この場合、浮遊ゲート中の電子が熱励起により得る平均
的なエネルギーは比較的低く、ＳｉＯ２膜の電位障壁が
正常な場合は、同図９の矢印で示したように、これを越
える確率は非常に小さい。しかし、電位障壁の低下があ
る場合は、同図１０に示すように比較的容易に電子が放
出される０局部的な５ｉ０２ＩＩＩ厚の低下がある場合
は熱励起された電子がトンネリングにより放出される。
この場合、浮遊ゲート中の電子が熱励起により得る平均
的なエネルギーは比較的低く、ＳｉＯ２膜の電位障壁が
正常な場合は、同図９の矢印で示したように、これを越
える確率は非常に小さい。しかし、電位障壁の低下があ
る場合は、同図１０に示すように比較的容易に電子が放
出される０局部的な５ｉ０２ＩＩＩ厚の低下がある場合
は熱励起された電子がトンネリングにより放出される。
このように。
高温保管時に記憶特性を悪化させる要因を持つＵＰＲＯ
Ｍ素子は蓄積された電子が放出されるため、しきい値電
圧が大きく変化する。但し、この場合、熱励起のみでは
、電子の励起確率が低く、従って放出確率も小さいため
、記憶特性の悪化した素子を除外するに充分な処理時間
は数時間を要する。
Ｍ素子は蓄積された電子が放出されるため、しきい値電
圧が大きく変化する。但し、この場合、熱励起のみでは
、電子の励起確率が低く、従って放出確率も小さいため
、記憶特性の悪化した素子を除外するに充分な処理時間
は数時間を要する。
電子の励起確率を増加させる方法として、高温保管時の
温度を上昇させることが考えられるが、前述の２００〜
３００℃以上に上昇させることは、熱ストレスにより集
積回路の構造が劣化するため好ましくない。
温度を上昇させることが考えられるが、前述の２００〜
３００℃以上に上昇させることは、熱ストレスにより集
積回路の構造が劣化するため好ましくない。
本発明のように、比較的エネルギーの低い光を高温保管
時にウェーハ表面に照射すれば、電子の励起確率を増加
することができる。エネルギーの低い、即ち波長の長い
光を用いる理由は例えば紫外線のような波長約４００ｎ
ｍ以下の光を照射すると、第３図（ａ）で説明したよ
うに、正常な記憶素子のデータも消去してしまうためで
ある０本発明を用いれば、高温保管工程の処理時間を数
分の１以下にすることが可能である。
時にウェーハ表面に照射すれば、電子の励起確率を増加
することができる。エネルギーの低い、即ち波長の長い
光を用いる理由は例えば紫外線のような波長約４００ｎ
ｍ以下の光を照射すると、第３図（ａ）で説明したよ
うに、正常な記憶素子のデータも消去してしまうためで
ある０本発明を用いれば、高温保管工程の処理時間を数
分の１以下にすることが可能である。
以下、本発明の実施例を図により説明する。
（実施例１）
第１図は本発明の実施例１を示す断面図である。
図において、１１は内部温度を約２００〜３００℃に保
たれた恒温保管槽であり、該恒温保管槽１１の底部にウ
ェーハ状態のＥＰＲＯＮ １４．１４’、１４’が所定
の位置に設置される。
たれた恒温保管槽であり、該恒温保管槽１１の底部にウ
ェーハ状態のＥＰＲＯＮ １４．１４’、１４’が所定
の位置に設置される。
本発明は恒温保管槽１１内のＥＰＲＯＭ ｉ４，１４’
、１４’に対向する天井部分に水銀、ランプ１２．１２
’を設置し、約４００ｎ ｍ以下の波長の光を遮断する
光学フィルタ１３．１３’を介して水銀ランプ１２．１
２’の光をウェーハ１４．１４’、１４’に照射するも
のである。
、１４’に対向する天井部分に水銀、ランプ１２．１２
’を設置し、約４００ｎ ｍ以下の波長の光を遮断する
光学フィルタ１３．１３’を介して水銀ランプ１２．１
２’の光をウェーハ１４．１４’、１４’に照射するも
のである。
（実施例２）
第２図は本発明の実施例２を示す断面図である。
本実施例では恒温保管槽１１内をベルト搬送系１５によ
りＥＰＲＯＭ１４，１４’ 、１４’、１４”を搬送す
るものである。
りＥＰＲＯＭ１４，１４’ 、１４’、１４”を搬送す
るものである。
本実施例によればカセット−カセットの処理が可能とな
り、自動化に最適である。ベルト搬送は本発明を用いて
処理時間が短縮されて可能となるものである。
り、自動化に最適である。ベルト搬送は本発明を用いて
処理時間が短縮されて可能となるものである。
以上説明したように本発明によれば、ＥＦＲＯＭの高温
保管工程において約４００ｎ ｍ以上の波長を有する光
を照射することにより、処理時間を大幅に短縮すること
ができ、製造工期短縮、コスト低減に大きな効果がある
。
保管工程において約４００ｎ ｍ以上の波長を有する光
を照射することにより、処理時間を大幅に短縮すること
ができ、製造工期短縮、コスト低減に大きな効果がある
。
第１図は本発明の実施例１を示す高温保管装置の断面図
、第２図は実施例２を示す高温保管装置の断面図、第３
図（ａ） 、 （ｂ）はＥＦＲＯＭ記憶素子のエネルギ
ーバンド図である。 １１・・・恒温保管槽 １２．１２’・・・水銀ランプ １３．１３’・・・
光学フィルタ１４．１４’ 、１４’、１４”・・・ウ
ェーハ状態のｔＥＰＲＯＭ１５・・・ベルト搬送系 第１図 １づ 第２図 第３図
、第２図は実施例２を示す高温保管装置の断面図、第３
図（ａ） 、 （ｂ）はＥＦＲＯＭ記憶素子のエネルギ
ーバンド図である。 １１・・・恒温保管槽 １２．１２’・・・水銀ランプ １３．１３’・・・
光学フィルタ１４．１４’ 、１４’、１４”・・・ウ
ェーハ状態のｔＥＰＲＯＭ１５・・・ベルト搬送系 第１図 １づ 第２図 第３図
Claims (1)
- １、消去、書き込み可能な不揮発性メモリ集積回路の試
験に用いる４００℃以下の恒温保管装置に、波長約４０
０ｎｍ以上の光源からの光束をＳｉ基板主表面に照射可
能な機構を有することを特徴とする半導体エージング装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63016605A JPH01191075A (ja) | 1988-01-27 | 1988-01-27 | 半導体エージング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63016605A JPH01191075A (ja) | 1988-01-27 | 1988-01-27 | 半導体エージング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01191075A true JPH01191075A (ja) | 1989-08-01 |
Family
ID=11920932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63016605A Pending JPH01191075A (ja) | 1988-01-27 | 1988-01-27 | 半導体エージング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01191075A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6623324B2 (en) | 2000-10-17 | 2003-09-23 | Nec Corporation | Method for manufacturing organic electroluminescence device |
| US7658175B2 (en) | 2005-12-20 | 2010-02-09 | Zenoah Co., Ltd. | Engine start device |
| US7819105B2 (en) | 2005-02-08 | 2010-10-26 | Starting Industrial Co., Ltd. | Power transmission mechanism between engine starting device and engine |
-
1988
- 1988-01-27 JP JP63016605A patent/JPH01191075A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6623324B2 (en) | 2000-10-17 | 2003-09-23 | Nec Corporation | Method for manufacturing organic electroluminescence device |
| US7819105B2 (en) | 2005-02-08 | 2010-10-26 | Starting Industrial Co., Ltd. | Power transmission mechanism between engine starting device and engine |
| US7658175B2 (en) | 2005-12-20 | 2010-02-09 | Zenoah Co., Ltd. | Engine start device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2764043B2 (ja) | 紫外線透過窒化シリコン | |
| US6091652A (en) | Testing semiconductor devices for data retention | |
| US6246606B1 (en) | Memory using insulator traps | |
| US6331721B1 (en) | Memory cell with built in erasure feature | |
| US20080121887A1 (en) | Non-volatile memory device and fabrication method thereof and memory apparatus including thereof | |
| US4727043A (en) | Method of manufacturing a non-volatile memory | |
| KR0124629B1 (ko) | 불휘발성 반도체 메모리장치의 제조방법 | |
| JPH01191075A (ja) | 半導体エージング装置 | |
| JPS6229903B2 (ja) | ||
| US6605484B2 (en) | Process for optically erasing charge buildup during fabrication of an integrated circuit | |
| JPH1154640A (ja) | 半導体デバイスおよびその製造方法 | |
| KR900007758B1 (ko) | 반도체 장치 | |
| US20030025148A1 (en) | Structure of a flash memory | |
| JPS616868A (ja) | Ｍｉｓ型電界効果半導体装置 | |
| US6128232A (en) | Method for erasing a non-volatile memory array | |
| US7826287B2 (en) | Testing non-volatile memory devices for charge leakage | |
| JPH11354601A (ja) | 半導体装置の試験方法および半導体装置の製造方法 | |
| JP2767828B2 (ja) | 半導体記憶装置の試験方法 | |
| JPS61107599A (ja) | Ｕｖｐｒｏｍの消去方法 | |
| JPH0534838B2 (ja) | ||
| JPH08130262A (ja) | 不揮発性半導体メモリ装置およびその信頼性保証方法 | |
| JP2006339415A (ja) | 半導体装置の製造方法 | |
| JPH0281399A (ja) | 集積回路の非破壊処理方法 | |
| JPS6195534A (ja) | 半導体記憶装置 | |
| JP3119600B2 (ja) | 半導体集積回路の製造方法 |