JPS616868A - Ｍｉｓ型電界効果半導体装置 - Google Patents
Ｍｉｓ型電界効果半導体装置Info
- Publication number
- JPS616868A JPS616868A JP59126798A JP12679884A JPS616868A JP S616868 A JPS616868 A JP S616868A JP 59126798 A JP59126798 A JP 59126798A JP 12679884 A JP12679884 A JP 12679884A JP S616868 A JPS616868 A JP S616868A
- Authority
- JP
- Japan
- Prior art keywords
- mis type
- ultraviolet rays
- insulating film
- ultraviolet
- type field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 19
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 230000003287 optical effect Effects 0.000 abstract 1
- 230000002035 prolonged effect Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はゲート絶縁膜中に電荷捕獲層を有するＭＩＳ型
電界効果半導体装置に関するものである。
電界効果半導体装置に関するものである。
（従来技術）
ゲート絶縁膜中に電荷捕獲ｌ１ｌｉを有するＭＩ８（絶
縁ゲート）型電界効果半導体装置（以下、ＥＰＲＯＭと
いう。）を形成するＭＩＳ型電界効果トランジスタ（以
下、ＭＩＳ型ＦＥＴという。）は、第１図の模式的断面
図に示される様な構造を有し、一般にはチャンネル注入
と称される機構によりホットなエレクトロンを基板７内
で生じさせ、電荷捕獲層４にエレクトロン、を注入し書
込みを行う。−刃装置上部から紫外線を照射すると電荷
捕獲層４にあるエレクトロンを励起し基板７又は制御ゲ
ート６に放出し消去を行う。つまシ通常装置内のＥＦＲ
ＯＭは上部から紫外線を照射すると一律に消去される。
縁ゲート）型電界効果半導体装置（以下、ＥＰＲＯＭと
いう。）を形成するＭＩＳ型電界効果トランジスタ（以
下、ＭＩＳ型ＦＥＴという。）は、第１図の模式的断面
図に示される様な構造を有し、一般にはチャンネル注入
と称される機構によりホットなエレクトロンを基板７内
で生じさせ、電荷捕獲層４にエレクトロン、を注入し書
込みを行う。−刃装置上部から紫外線を照射すると電荷
捕獲層４にあるエレクトロンを励起し基板７又は制御ゲ
ート６に放出し消去を行う。つまシ通常装置内のＥＦＲ
ＯＭは上部から紫外線を照射すると一律に消去される。
なお第１図において１はソース。
２はドレイン、３は第１ゲート絶縁膜、５は第２ゲート
絶縁膜でおる。
絶縁膜でおる。
ところで、ＥＦＲＯＭの中に、一部紫外線で消去されな
いＦＲＯＭ（プログラマプルリードオンリーメモリ）と
してのＭＩａ型ＦＥＴが簡単に作る事ができれば有用で
ある。例えば冗長性ビットへの切換のデータ又はスピー
ドグレード、製造上のデータ等多くの用途が考えられる
。
いＦＲＯＭ（プログラマプルリードオンリーメモリ）と
してのＭＩａ型ＦＥＴが簡単に作る事ができれば有用で
ある。例えば冗長性ビットへの切換のデータ又はスピー
ドグレード、製造上のデータ等多くの用途が考えられる
。
従来、そのために紫外線で消去されないＭＩＳ型ＦＥＴ
の上部を紫外線非透過性被膜（例えばＡｌ、シリコン窒
化膜、ポリシリコン等）によって覆う構造のものが考案
されている。
の上部を紫外線非透過性被膜（例えばＡｌ、シリコン窒
化膜、ポリシリコン等）によって覆う構造のものが考案
されている。
第２図（ａ）及び（ｂ）はかかる従来＋７）ＭＩＳ型Ｆ
ＥＴの構造を示す模式的平面図とそのＡ人′模式的断面
図である。ここで斜線を施しである８の部分が紫外線非
透過性被膜（以下、単に被膜という。）であシ、１０は
ドレイン電極、９はそのコンタクトである。
ＥＴの構造を示す模式的平面図とそのＡ人′模式的断面
図である。ここで斜線を施しである８の部分が紫外線非
透過性被膜（以下、単に被膜という。）であシ、１０は
ドレイン電極、９はそのコンタクトである。
しかし、この従来のＭＩＳ型ＦＥＴでは、被膜８の端部
で紫外線に対する開口ａが大きく、基板７と被膜８間の
反射によって減衰していくが、第２図（ｂ）中の破線で
示す様に、ある程度の紫外萄フエ電荷捕獲層４まで到達
し、長時間の紫外線照射では消去されるという欠点がめ
った。
で紫外線に対する開口ａが大きく、基板７と被膜８間の
反射によって減衰していくが、第２図（ｂ）中の破線で
示す様に、ある程度の紫外萄フエ電荷捕獲層４まで到達
し、長時間の紫外線照射では消去されるという欠点がめ
った。
この消去される速さを遅くするには、被膜８の端部から
電荷捕獲層４までの距離すを犬きくとるしか従来方法が
なく、紫外線で消去されないＭＩＳ型ＦＥＴからなるＦ
ＲＯＭ部分の占有面積が増大するという′欠点があった
。
電荷捕獲層４までの距離すを犬きくとるしか従来方法が
なく、紫外線で消去されないＭＩＳ型ＦＥＴからなるＦ
ＲＯＭ部分の占有面積が増大するという′欠点があった
。
例えば、紫外線照射時間が１回３０分として、１０００
回の書込み・消去サイクルを行ったとすると、紫外線で
消去されないＦＲＯＭは少くなくとも５００時間まで消
去されない事が必要でｓｂ、これを満す距離すの長さは
１００μｍ以上必要であった。
回の書込み・消去サイクルを行ったとすると、紫外線で
消去されないＦＲＯＭは少くなくとも５００時間まで消
去されない事が必要でｓｂ、これを満す距離すの長さは
１００μｍ以上必要であった。
又、前記対策によっても完全に消去を阻止する事は困難
で１）、製品の信頼性の面から問題も多く実用化されて
いないのが現状でらる。
で１）、製品の信頼性の面から問題も多く実用化されて
いないのが現状でらる。
（発明の目的）
本発明の目的は、上記欠点を除去することによシ、小面
積でかつ長時間紫外光照射を受けても消去されない高信
頼性の紫外線でデータ消去が不可能なＭＩＳ型電界効果
トランジスタを含む、ゲート絶縁膜中に電荷捕獲層を有
するＭＩＳ型電界効果半導体装置を煙供する事にある。
積でかつ長時間紫外光照射を受けても消去されない高信
頼性の紫外線でデータ消去が不可能なＭＩＳ型電界効果
トランジスタを含む、ゲート絶縁膜中に電荷捕獲層を有
するＭＩＳ型電界効果半導体装置を煙供する事にある。
（発明の構成）
本発明のＭＩＳ型電界効果半導体装置は、ゲート絶縁膜
中に電荷捕獲層を有するＭＩＳ型電界効果トランジスタ
を複数個有するＭＩＳ型電界効果半導体装置において、
前記ＭＩＳ型電界効果トランジスタの上面及び少くとも
前記ゲート絶縁膜に連なる絶縁膜の側面のｔｌは全面に
紫外線非透過性被膜を形成し紫外叙によってデータ消去
が不可能な前記ＭＩＳ型電界効果トランジスタと、紫外
線でデータ消去が可能な前記ＭＩＳ型電界効果トランジ
スタをそれぞれ少くとも１個づつ同一基板上に形成した
事から構成される。
中に電荷捕獲層を有するＭＩＳ型電界効果トランジスタ
を複数個有するＭＩＳ型電界効果半導体装置において、
前記ＭＩＳ型電界効果トランジスタの上面及び少くとも
前記ゲート絶縁膜に連なる絶縁膜の側面のｔｌは全面に
紫外線非透過性被膜を形成し紫外叙によってデータ消去
が不可能な前記ＭＩＳ型電界効果トランジスタと、紫外
線でデータ消去が可能な前記ＭＩＳ型電界効果トランジ
スタをそれぞれ少くとも１個づつ同一基板上に形成した
事から構成される。
（実施例）
以下、本発明の。実施例について図面を参照して説明す
る。
る。
第３図ｔａ）及び（ｂ）は本発明の一実施例に用いられ
る紫外線によってデータ消去が不可能なＭＩＳ型ＦＥＴ
の模式的平面図及びそのＢＢ’模式的断面図である。な
お第３図（ａｌ 、 （ｂ）は第２図（ａ） 、 （ｂ
）Ｋ示した従来例に対応して示したものである。
る紫外線によってデータ消去が不可能なＭＩＳ型ＦＥＴ
の模式的平面図及びそのＢＢ’模式的断面図である。な
お第３図（ａｌ 、 （ｂ）は第２図（ａ） 、 （ｂ
）Ｋ示した従来例に対応して示したものである。
本実施例のＭＩＳ型ＦＥＴは、ゲート絶ｌ＃膜に連なる
絶縁膜１２の側面に基板７の表面まで達するガード開孔
１１を設け、従来ＦＥＴの上面のみを被覆していた被膜
８′を電荷捕獲層４の全側面本覆う様に構成される。な
お、第３図（ａ）において、６′はゲート電極引き出し
拡散層、１３はポリシリ−拡散ノーコンタクトである。
絶縁膜１２の側面に基板７の表面まで達するガード開孔
１１を設け、従来ＦＥＴの上面のみを被覆していた被膜
８′を電荷捕獲層４の全側面本覆う様に構成される。な
お、第３図（ａ）において、６′はゲート電極引き出し
拡散層、１３はポリシリ−拡散ノーコンタクトである。
更に、紫外繊非透過被膜８′としてシリコン窒化膜を０
．５〜２μｍ程度成長させ消去されないＭＩＳ型Ｆ Ｅ
Ｔを基板とシリコン窒化膜により完全に封止した構造
を有している。又、ゲート電極は紫外線に対する開口を
完全になくす目的から基板上の導電層と接続して外部と
配線するのが良い。仮に、紫外線が第３図（ｂ）で示す
様な角度で照射されたとしても、破線で示す光路で反射
され、ＭＩＳ型ＦＥＴの電荷捕獲層４に紫外線Ｕ（到達
する事がなく、従ってデータが消去される事は全くない
。又、ガード開孔１１と基板７の間に数十ｎｍの間隔が
あっても、紫外線に対する開口が小さくほぼ同等の効果
が期待できる。
．５〜２μｍ程度成長させ消去されないＭＩＳ型Ｆ Ｅ
Ｔを基板とシリコン窒化膜により完全に封止した構造
を有している。又、ゲート電極は紫外線に対する開口を
完全になくす目的から基板上の導電層と接続して外部と
配線するのが良い。仮に、紫外線が第３図（ｂ）で示す
様な角度で照射されたとしても、破線で示す光路で反射
され、ＭＩＳ型ＦＥＴの電荷捕獲層４に紫外線Ｕ（到達
する事がなく、従ってデータが消去される事は全くない
。又、ガード開孔１１と基板７の間に数十ｎｍの間隔が
あっても、紫外線に対する開口が小さくほぼ同等の効果
が期待できる。
従って、本実施例のＭＩＳ型ＦＥＴは、第２図に示す従
来のＭＩＳｍＦＥＴと異なり、紫外線の減衰を期待する
必要がないため、平面構造的に最小の間隔で設計する事
ができ高密度な配置が可能であり、第２図（ｂ）に示す
従来の距離すに比較し、１７３〜１１５とする事ができ
る。
来のＭＩＳｍＦＥＴと異なり、紫外線の減衰を期待する
必要がないため、平面構造的に最小の間隔で設計する事
ができ高密度な配置が可能であり、第２図（ｂ）に示す
従来の距離すに比較し、１７３〜１１５とする事ができ
る。
更に、本実施例の構造を形成するには、従来のＥＦＲＯ
Ｍのセルの囲りにガード開孔を形成すれば良く、その製
造フローを大きく変更する必要がなく又、他のプロセス
パラメータに影響を与える事もない。
Ｍのセルの囲りにガード開孔を形成すれば良く、その製
造フローを大きく変更する必要がなく又、他のプロセス
パラメータに影響を与える事もない。
なお、上記実施例では、紫外線非透過性被膜としてシリ
コン窒化膜を例としてとシ上げたが、例えば、アルミニ
ウム、ポリシリコン等によっても本発明の目的が達せら
れる事は明らかである。
コン窒化膜を例としてとシ上げたが、例えば、アルミニ
ウム、ポリシリコン等によっても本発明の目的が達せら
れる事は明らかである。
（発明の効果）
以上、詳細述べた如く、本発明によれば、上記の構成に
より、従来のＥＦＲＯＭのプロセスにガード開孔の工程
をつけ加えるだけで通常のＥＦＲＯＭとしてのＭＩＢ型
ＦＥＴを有し、更に、この紫外線で消去されないＦＲＯ
Ｍは従来の装置の如く、入射された紫外綿イ；減衰する
距離をとる必要がないため、高密度に配置でき、従って
、高歩留でかつ低コストのものが製造できるところのゲ
ート絶縁膜中に電荷捕獲層を有するＭＩＳ型電界効果半
導体装置が得られる。
より、従来のＥＦＲＯＭのプロセスにガード開孔の工程
をつけ加えるだけで通常のＥＦＲＯＭとしてのＭＩＢ型
ＦＥＴを有し、更に、この紫外線で消去されないＦＲＯ
Ｍは従来の装置の如く、入射された紫外綿イ；減衰する
距離をとる必要がないため、高密度に配置でき、従って
、高歩留でかつ低コストのものが製造できるところのゲ
ート絶縁膜中に電荷捕獲層を有するＭＩＳ型電界効果半
導体装置が得られる。
従って、本発明のＭＩＳ型半導体装置は、測定選別工程
での工数が大幅に低減できると共に、冗長ビットの切換
えを、高密度、高信頼性をもって行う事ができる。
での工数が大幅に低減できると共に、冗長ビットの切換
えを、高密度、高信頼性をもって行う事ができる。
第１図はゲー ト絶縁膜中に電荷捕獲層を有するＭＩＳ
型電界効果トランジスタの構成を示す模式的断面図、第
２図（ａ）及び（ｂ）は従来の紫外線非透過性被膜を有
するＭＩＳ型電界効果トランジスタの構成を示す模式的
平面図及び模式的断面図、第３図（ａ）及び（ｂ）は本
発明の一実施例の紫外線非透過性被膜を有するＭＩＳ型
電界効果トランジスタの構成を示す模式的平面図及び模
式的断面図でわる。 １・・・・・・ソース、２・・・・°・ドレイン、３・
・・・・・第１ゲート絶縁膜、４・・・・・・電荷捕獲
層、訃・・・・・第２ゲート絶縁膜、６・・・・・・制
御ゲート、６′・・・・・・ゲート電極引き出し拡散層
、７・・・・・・基板、８．８′・・・・・・紫外線非
透過性被膜、９・・・・・・コンタクト、１０・・・・
・・ドレイン電極、１１・・・・・・ガード開孔、１２
・・・・・・ゲート絶縁膜に連なる絶縁膜、１３・・・
・・・ポリシリ−拡散層コンタクト。 代理人 弁理士 内 原 晋、／、、、；ゞゝ−
さ・１、 ”Ｃ１ 第１図
型電界効果トランジスタの構成を示す模式的断面図、第
２図（ａ）及び（ｂ）は従来の紫外線非透過性被膜を有
するＭＩＳ型電界効果トランジスタの構成を示す模式的
平面図及び模式的断面図、第３図（ａ）及び（ｂ）は本
発明の一実施例の紫外線非透過性被膜を有するＭＩＳ型
電界効果トランジスタの構成を示す模式的平面図及び模
式的断面図でわる。 １・・・・・・ソース、２・・・・°・ドレイン、３・
・・・・・第１ゲート絶縁膜、４・・・・・・電荷捕獲
層、訃・・・・・第２ゲート絶縁膜、６・・・・・・制
御ゲート、６′・・・・・・ゲート電極引き出し拡散層
、７・・・・・・基板、８．８′・・・・・・紫外線非
透過性被膜、９・・・・・・コンタクト、１０・・・・
・・ドレイン電極、１１・・・・・・ガード開孔、１２
・・・・・・ゲート絶縁膜に連なる絶縁膜、１３・・・
・・・ポリシリ−拡散層コンタクト。 代理人 弁理士 内 原 晋、／、、、；ゞゝ−
さ・１、 ”Ｃ１ 第１図
Claims (1)
- ゲート絶縁膜中に電荷捕獲層を有するＭＩＳ型電界効果
トランジスタを複数個有するＭＩＳ型電界効果半導体装
置において、前記ＭＩＳ型電界効果トランジスタの上面
及び少くとも前記ゲート絶縁膜に連なる絶縁膜の側面の
ほぼ全面に紫外線非透過性被膜を形成し紫外線によって
データ消去が不可能な前記ＭＩＳ型電界効果トランジス
タと、紫外線でデータ消去が可能な前記ＭＩＳ型電界効
果トランジスタをそれぞれ少なくとも１個づつ同一基板
上に形成した事を特徴とするＭＩＳ型電界効果半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126798A JPS616868A (ja) | 1984-06-20 | 1984-06-20 | Ｍｉｓ型電界効果半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126798A JPS616868A (ja) | 1984-06-20 | 1984-06-20 | Ｍｉｓ型電界効果半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS616868A true JPS616868A (ja) | 1986-01-13 |
Family
ID=14944212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59126798A Pending JPS616868A (ja) | 1984-06-20 | 1984-06-20 | Ｍｉｓ型電界効果半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS616868A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01251759A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | 半導体集積回路 |
| JPH01276512A (ja) * | 1988-04-28 | 1989-11-07 | Kawaguchiko Seimitsu Kk | 透明導電膜用オフセット印刷インキ組成物 |
| JPH0265277A (ja) * | 1988-08-31 | 1990-03-05 | Nec Corp | 不揮発性半導体メモリ装置 |
| JPH02295173A (ja) * | 1989-04-10 | 1990-12-06 | Sgs Thomson Microelectron Srl | 自己整合で形成されたソース線及びドレイン線のあるｅｐｒｏｍメモリセルのテーブルクロス型マトリックスの製造と両立する構造を有するｕｐｒｏｍメモリセルの製造方法 |
| US5070378A (en) * | 1988-09-22 | 1991-12-03 | Nec Corporation | Eprom erasable by uv radiation having redundant circuit |
| US5150189A (en) * | 1986-02-28 | 1992-09-22 | Canon Kabushiki Kaisha | Semiconductor apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197777A (ja) * | 1982-05-12 | 1983-11-17 | Mitsubishi Electric Corp | 半導体不揮発性記憶装置 |
-
1984
- 1984-06-20 JP JP59126798A patent/JPS616868A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197777A (ja) * | 1982-05-12 | 1983-11-17 | Mitsubishi Electric Corp | 半導体不揮発性記憶装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5150189A (en) * | 1986-02-28 | 1992-09-22 | Canon Kabushiki Kaisha | Semiconductor apparatus |
| JPH01251759A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | 半導体集積回路 |
| JPH01276512A (ja) * | 1988-04-28 | 1989-11-07 | Kawaguchiko Seimitsu Kk | 透明導電膜用オフセット印刷インキ組成物 |
| JPH0265277A (ja) * | 1988-08-31 | 1990-03-05 | Nec Corp | 不揮発性半導体メモリ装置 |
| US5070378A (en) * | 1988-09-22 | 1991-12-03 | Nec Corporation | Eprom erasable by uv radiation having redundant circuit |
| JPH02295173A (ja) * | 1989-04-10 | 1990-12-06 | Sgs Thomson Microelectron Srl | 自己整合で形成されたソース線及びドレイン線のあるｅｐｒｏｍメモリセルのテーブルクロス型マトリックスの製造と両立する構造を有するｕｐｒｏｍメモリセルの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4758869A (en) | Nonvolatile floating gate transistor structure | |
| US6512696B1 (en) | Method of programming and erasing a SNNNS type non-volatile memory cell | |
| US20020118566A1 (en) | Method of reading two-bit memories of NROM cell | |
| JPS62501600A (ja) | 紫外線透過窒化シリコンパッシベーション層を有するｅｐｒｏｍ | |
| KR20050100660A (ko) | Ｂｅｏｌ 프로세싱에서 ｓｏｎｏｓ 듀얼 비트 플래쉬메모리 장치의 자외선 유도 전하를 줄이기 위한 자외선차단 층 | |
| JPH0368542B2 (ja) | ||
| JPS6366071B2 (ja) | ||
| JPH0685272A (ja) | ソース側注入を使用して書込んだセルを使用する無コンタクト５ｖ高速ｅｐｒｏｍ／フラッシュｅｐｒｏｍアレイ | |
| EP0360288A2 (en) | EPROM erasable by UV radiation having redundant circuit | |
| EP0298489B1 (en) | Semiconductor memory device having non-volatile memory transistors | |
| JPS616868A (ja) | Ｍｉｓ型電界効果半導体装置 | |
| JP2005347589A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPH04257270A (ja) | 半導体記憶装置 | |
| KR0135247B1 (ko) | 플래쉬 메모리 셀 및 그 제조 방법 | |
| JPH01278781A (ja) | 不揮発性半導体記憶装置 | |
| US5511036A (en) | Flash EEPROM cell and array with bifurcated floating gates | |
| US5034786A (en) | Opaque cover for preventing erasure of an EPROM | |
| JP2567025B2 (ja) | 半導体集積回路 | |
| JPS6245075A (ja) | 不揮発性メモリ | |
| JPH0265277A (ja) | 不揮発性半導体メモリ装置 | |
| JP2944104B2 (ja) | 不揮発性半導体記憶装置 | |
| JPS6149475A (ja) | 紫外線照射型半導体装置 | |
| JPH0851164A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JPH02272775A (ja) | 半導体装置 | |
| JPS6384166A (ja) | Ｅｐｒｏｍセル |