JP2006339415A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006339415A JP2006339415A JP2005162495A JP2005162495A JP2006339415A JP 2006339415 A JP2006339415 A JP 2006339415A JP 2005162495 A JP2005162495 A JP 2005162495A JP 2005162495 A JP2005162495 A JP 2005162495A JP 2006339415 A JP2006339415 A JP 2006339415A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- floating gate
- semiconductor device
- manufacturing
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】不揮発性記憶素子を有する半導体装置の製造方法であって、
(a)第1の熱処理を施して浮遊ゲート電極及び制御ゲート電極を酸化する工程と、
(b)前記(a)工程の後、第2の熱処理を施して前記浮遊ゲート電極及び制御ゲート電極を酸化する工程とを有し、
前記第2の熱処理は、前記第1の熱処理と比較して、温度が高く、時間が短く、昇降温レートが大きく、熱履歴が小さい条件で行う。
【選択図】 図17
Description
(a)第1の熱処理を施して前記浮遊ゲート電極及び制御ゲート電極を酸化する工程と、
(b)前記(a)工程の後、前記第1の熱処理と比較して、温度が高く、時間が短く、昇降温レートが大きく、熱履歴が小さい条件で第2の熱処理を施して前記浮遊ゲート電極及び制御ゲート電極を酸化する工程とを有する、
ことによって達成される。
図1は、フラッシュメモリに搭載された不揮発性記憶素子の構造を示す模式的平面図、
図2は、図1のa−a線に沿う模式的断面図、
図3は、図1のb−b線に沿う模式的断面図、
図4乃至図17は、フラッシュメモリの製造工程を示す図、
図18は、熱酸化時の時間と温度との関係を示す図である。
Claims (10)
- 半導体基板の主面上にゲート絶縁膜を介在して浮遊ゲート電極が設けられ、前記浮遊ゲート電極上に層間絶縁膜を介在して制御ゲート電極が設けられた不揮発性記憶素子を有する半導体装置の製造方法であって、
(a)前記ゲート絶縁膜、前記浮遊ゲート電極、前記層間絶縁膜、前記制御ゲート電極を形成する工程と、
(b)第1の熱処理を施して前記浮遊ゲート電極及び制御ゲート電極を酸化する工程と、
(c)前記(b)工程の後、第2の熱処理を施して前記浮遊ゲート電極及び制御ゲート電極を酸化する工程とを有し、
前記第2の熱処理は、前記第1の熱処理と比較して、温度が高く、時間が短く、昇降温レートが大きく、熱履歴が小さい条件で行うことを特徴とする半導体装置の製造方法。 - 半導体基板の主面上にゲート絶縁膜を介在して浮遊ゲート電極が設けられ、前記浮遊ゲート電極上に層間絶縁膜を介在して制御ゲート電極が設けられた不揮発性記憶素子を有する半導体装置の製造方法であって、
(a)前記ゲート絶縁膜、前記浮遊ゲート電極、前記層間絶縁膜、前記制御ゲート電極を形成する工程と、
(b)前記半導体基板に不純物をイオン注入して前記浮遊ゲート電極に整合した一対の第1の半導体領域を形成する工程と、
(c)第1の熱処理を施して、前記第1の半導体領域の不純物を活性化させると共に、前記浮遊ゲート電極及び制御ゲート電極を酸化する工程と、
(d)前記一方の第1の半導体領域に不純物を選択的にイオン注入して前記浮遊ゲート電極に整合した第2の半導体領域を形成する工程と、
(e)第2の熱処理を施して、前記第2の半導体領域の不純物を活性化させると共に、前記浮遊ゲート電極及び制御ゲート電極を酸化する工程とを有し、
前記第2の熱処理は、前記第1の熱処理と比較して、温度が高く、時間が短く、昇降温レートが大きく、熱履歴が小さい条件で行うことを特徴とする半導体装置の製造方法。 - 請求項1又は請求項2に記載の半導体装置の製造方法において、
前記浮遊ゲート電極及び前記制御ゲート電極は、シリコン膜からなることを特徴とする半導体装置の製造方法。 - 請求項1又は請求項2に記載の半導体装置の製造方法において、
前記第1及び第2の熱処理は、酸素雰囲気中で行われることを特徴とする半導体装置の製造方法。 - 請求項1又は請求項2に記載の半導体装置の製造方法において、
前記第1の熱処理は、850℃以下の低温化で行い、
前記第2の熱処理は、1000℃以上の高温下で行うことを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記(b)工程は、炉体酸化法で行われ、
前記(c)工程は、枚葉酸化法で行われることを特徴とする半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法において、
前記(c)工程は、炉体酸化法で行われ、
前記(e)工程は、枚葉酸化法で行われることを特徴とする半導体装置の製造方法。 - 請求項1又は請求項2に記載の半導体装置の製造方法において、
前記浮遊ゲート電極は第1のシリコン膜をエッチングによりパターンニングすることによって形成され、
前記制御ゲート電極は第2のシリコン膜をエッチングによりパターンニングすることによって形成されることを特徴とする半導体装置の製造方法。 - 請求項1又は請求項2に記載の半導体装置の製造方法において、
前記不揮発性記憶素子のデータ書き込みは、ドレイン領域近傍で発生したホットエレクトロンを前記ゲート絶縁膜をトンネリングさせて前記浮遊ゲート電極に注入させることによって行われ、
前記不揮発性記憶素子のデータ消去は、前記浮遊ゲート電極中の電子を前記ゲート絶縁膜をトンネリングさせて前記半導体基板へ放出させることによって行われることを特徴とする半導体装置の製造方法。 - 請求項1又は請求項2に記載の半導体装置の製造方法において、
前記不揮発性記憶素子のデータ書き込みは、前記ゲート絶縁膜をトンネリングさせて前記半導体基板側から前記浮遊ゲート電極に電子を注入させることによって行われ、
前記不揮発性記憶素子のデータ消去は、前記ゲート絶縁膜をトンネリングさせて前記浮遊ゲート電極中の電子を前記半導体基板に放出させることによって行われることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005162495A JP4651457B2 (ja) | 2005-06-02 | 2005-06-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005162495A JP4651457B2 (ja) | 2005-06-02 | 2005-06-02 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006339415A true JP2006339415A (ja) | 2006-12-14 |
JP4651457B2 JP4651457B2 (ja) | 2011-03-16 |
Family
ID=37559706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005162495A Expired - Fee Related JP4651457B2 (ja) | 2005-06-02 | 2005-06-02 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4651457B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100831571B1 (ko) | 2006-12-28 | 2008-05-21 | 동부일렉트로닉스 주식회사 | 플래시 소자 및 이의 제조 방법 |
WO2012141042A1 (ja) | 2011-04-11 | 2012-10-18 | ソニー株式会社 | 固体撮像素子およびカメラシステム |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0231468A (ja) * | 1988-07-20 | 1990-02-01 | Nec Corp | 浮遊ゲート型半導体記憶装置の製造方法 |
JPH0485871A (ja) * | 1990-07-26 | 1992-03-18 | Seiko Epson Corp | 相補型mos半導体装置の製造方法 |
JPH04179274A (ja) * | 1990-11-14 | 1992-06-25 | Nec Corp | 半導体記憶装置の製造方法 |
JP2000323708A (ja) * | 1999-05-14 | 2000-11-24 | Hitachi Ltd | 半導体装置および製造方法 |
JP2001015753A (ja) * | 1999-04-28 | 2001-01-19 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2003031705A (ja) * | 2001-07-19 | 2003-01-31 | Toshiba Corp | 半導体装置、半導体装置の製造方法 |
JP2004228232A (ja) * | 2003-01-21 | 2004-08-12 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置の製造方法 |
-
2005
- 2005-06-02 JP JP2005162495A patent/JP4651457B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0231468A (ja) * | 1988-07-20 | 1990-02-01 | Nec Corp | 浮遊ゲート型半導体記憶装置の製造方法 |
JPH0485871A (ja) * | 1990-07-26 | 1992-03-18 | Seiko Epson Corp | 相補型mos半導体装置の製造方法 |
JPH04179274A (ja) * | 1990-11-14 | 1992-06-25 | Nec Corp | 半導体記憶装置の製造方法 |
JP2001015753A (ja) * | 1999-04-28 | 2001-01-19 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2000323708A (ja) * | 1999-05-14 | 2000-11-24 | Hitachi Ltd | 半導体装置および製造方法 |
JP2003031705A (ja) * | 2001-07-19 | 2003-01-31 | Toshiba Corp | 半導体装置、半導体装置の製造方法 |
JP2004228232A (ja) * | 2003-01-21 | 2004-08-12 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100831571B1 (ko) | 2006-12-28 | 2008-05-21 | 동부일렉트로닉스 주식회사 | 플래시 소자 및 이의 제조 방법 |
WO2012141042A1 (ja) | 2011-04-11 | 2012-10-18 | ソニー株式会社 | 固体撮像素子およびカメラシステム |
KR20140006920A (ko) | 2011-04-11 | 2014-01-16 | 소니 주식회사 | 고체 촬상 소자 및 카메라 시스템 |
US9344656B2 (en) | 2011-04-11 | 2016-05-17 | Sony Corporation | Solid-state image sensor and camera system |
Also Published As
Publication number | Publication date |
---|---|
JP4651457B2 (ja) | 2011-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100829034B1 (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
US6696340B2 (en) | Semiconductor devices having a non-volatile memory transistor and methods for manufacturing the same | |
JP4818061B2 (ja) | 不揮発性半導体メモリ | |
US7364969B2 (en) | Semiconductor fabrication process for integrating formation of embedded nonvolatile storage device with formation of multiple transistor device types | |
US7692233B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2003209195A (ja) | 不揮発性メモリ素子及びその製造方法 | |
JP4405489B2 (ja) | 不揮発性半導体メモリ | |
JP2008219027A (ja) | フラッシュメモリセル | |
JP2855509B2 (ja) | 不揮発性半導体メモリ装置の製造方法 | |
KR100598108B1 (ko) | 측벽 트랜지스터를 가지는 비휘발성 메모리 소자 및 그제조방법 | |
JP2006222203A (ja) | 半導体装置およびその製造方法 | |
JP2008227403A (ja) | 半導体装置およびその製造方法 | |
US9252150B1 (en) | High endurance non-volatile memory cell | |
JP3148976B2 (ja) | フラッシュメモリ素子及びその製造方法 | |
JPH0897304A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2007013082A (ja) | フラッシュメモリ素子及びその製造方法 | |
JP2005209931A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP4651457B2 (ja) | 半導体装置の製造方法 | |
JP2005026696A (ja) | Eeprom素子およびその製造方法 | |
KR100673226B1 (ko) | 비휘발성 메모리 소자의 제조방법 | |
JP2001257328A (ja) | 不揮発性半導体記憶装置を含む半導体装置 | |
KR20080059060A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
JP5002172B2 (ja) | 不揮発性半導体記憶装置 | |
KR100685880B1 (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
KR100802076B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080529 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101214 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |