KR20140006920A - 고체 촬상 소자 및 카메라 시스템 - Google Patents
고체 촬상 소자 및 카메라 시스템 Download PDFInfo
- Publication number
- KR20140006920A KR20140006920A KR1020137022451A KR20137022451A KR20140006920A KR 20140006920 A KR20140006920 A KR 20140006920A KR 1020137022451 A KR1020137022451 A KR 1020137022451A KR 20137022451 A KR20137022451 A KR 20137022451A KR 20140006920 A KR20140006920 A KR 20140006920A
- Authority
- KR
- South Korea
- Prior art keywords
- pixel
- signal
- transistor
- modulator
- substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000007667 floating Methods 0.000 claims abstract description 42
- 239000003990 capacitor Substances 0.000 claims abstract description 12
- 230000006870 function Effects 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims description 35
- 238000003384 imaging method Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 17
- 230000003321 amplification Effects 0.000 claims description 12
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 12
- 230000003287 optical effect Effects 0.000 claims description 11
- 230000010354 integration Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 15
- 238000009825 accumulation Methods 0.000 description 12
- 238000003475 lamination Methods 0.000 description 11
- 101001018097 Homo sapiens L-selectin Proteins 0.000 description 5
- 102100033467 L-selectin Human genes 0.000 description 5
- 238000003860 storage Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
Abstract
화소 단위로 다 비트(multiple bits)에 의한 AD 변환을 할 수 있고, 화소로부터 발생하는 노이즈의 압축이 가능하고, 미세 화소에서 다 비트 고속 촬상이 가능한 고체 촬상 소자 및 카메라 시스템을 제공한다.
화소는, 매입형 포토 다이오드(PD)와, 게이트를 입력으로 하고, 소스를 출력으로 하는 소스 팔로우 회로를 형성하는 증폭 트랜지스터와, PD에서 광전 변환된 전하를 증폭 트랜지스터의 게이트에 전송하는 전송 트랜지스터를 포함하고, 증폭 트랜지스터는, 매입형 PD, 전송 트랜지스터가 형성되는 기판으로부터 전기적으로 분리된 반도체 기판 내에 형성되고, 증폭 트랜지스터의 기판은 부유 상태가 되어 있고, 판독부는, 화소 단위로 화상 신호를 입출력하는 ΔΣ 변조기를 포함하고, ΔΣ 변조기의 출력이 화소의 적분하기 위한 용량으로서 기능 하는 용량부에 피드백되어 있다.
화소는, 매입형 포토 다이오드(PD)와, 게이트를 입력으로 하고, 소스를 출력으로 하는 소스 팔로우 회로를 형성하는 증폭 트랜지스터와, PD에서 광전 변환된 전하를 증폭 트랜지스터의 게이트에 전송하는 전송 트랜지스터를 포함하고, 증폭 트랜지스터는, 매입형 PD, 전송 트랜지스터가 형성되는 기판으로부터 전기적으로 분리된 반도체 기판 내에 형성되고, 증폭 트랜지스터의 기판은 부유 상태가 되어 있고, 판독부는, 화소 단위로 화상 신호를 입출력하는 ΔΣ 변조기를 포함하고, ΔΣ 변조기의 출력이 화소의 적분하기 위한 용량으로서 기능 하는 용량부에 피드백되어 있다.
Description
본 개시는, CMOS 이미지 센서로 대표되는 고체 촬상 소자 및 카메라 시스템에 관한 것이다.
근래, CCD에 대신한 고체 촬상 소자(이미지 센서)로서, CMOS(Complimentary Metal Oxide Semiconductor) 이미지 센서가 주목을 모으고 있다.
이것은 CMOS 이미지 센서가 다음의 과제를 극복하고 있기 때문이다.
즉, CCD 화소의 제조에는 전용 프로세스를 필요로 하고, 또한, 그 동작에는 복수의 전원 전압이 필요하고, 또한 복수의 주변 IC를 조합시켜서 동작시킬 필요가 있다.
이와 같은 CCD의 경우, 시스템이 매우 복잡화한다는 문제를, CMOS 이미지 센서가 극복하고 있기 때문이다.
CMOS 이미지 센서는, 그 제조에는 일반적인 CMOS형 집적 회로와 같은 제조 프로세스를 이용하는 것이 가능하고, 또한 단일 전원으로의 구동이 가능하고, 또한 CMOS 프로세스를 이용한 아날로그 회로나 논리 회로를 동일 칩 내에 혼재시킬 수 있다.
이 때문에, CMOS 이미지 센서는, 주변 IC의 수를 줄일 수 있다는, 큰 메리트를 복수 갖고 있다.
이와 같은, CMOS 이미지 센서(이하 CMOS 이미지 센서)는, 디지털 카메라나 캠코더, 감시 카메라, 차량탑재 카메라 등의 촬상 장치에서, 촬상 소자로서 널리 이용되고 있다.
CCD의 출력 회로는, 부유 확산층(FD : Floating Diffusion)을 갖는 FD 앰프를 이용한 1채널(ch) 출력이 주류이다.
이에 대해, CMOS 이미지 센서는 화소마다 FD 앰프를 갖고 있고, 그 출력은, 화소 어레이 중의 어느 1행을 선택하고, 그들을 동시에 열방향으로 판독하는 열병렬(列竝冽) 출력형이 주류이다.
이것은, 화소 내에 배치된 FD 앰프에서는 충분한 구동 능력을 얻기가 어렵고, 따라서 데이터 레이트를 내릴 것이 필요하여, 병렬 처리가 유리하다고 되어 있기 때문이다.
이 열병렬 출력형 CMOS 이미지 센서의 신호 출력 회로에 관해서는 실로 다양한 것이 제안되어 있다. 그 형태의 하나가 열마다 아날로그-디지털 변환 장치(이하, ADC(Analog digital converter)라고 약칭한다)를 구비하고, 디지털 신호로서 화소 신호를 취출하는 타입이다.
열병렬형의 ADC를 탑재한 CMOS 이미지 센서는, 예를 들면 비특허 문헌 1이나 특허 문헌 1에 개시되어 있다.
또한, 높은 정도인 AD 변환을 실현하기 위해, ΔΣ 변조기를 이용한 CMOS 이미지 센서가 제안되어 있다(예를 들면 특허 문헌 2, 비특허 문헌 2 참조).
비특허 문헌 1 : W. Yang 등 (W. Yang et. Al., "An Integrated 800x600 CMOS Image System," ISSCC Digest of Technical Papers, pp. 304-305, Feb., 1999)
비특허 문헌 2 : Y. Chae (Y. Chea et. Al., "A 2. 1 Mpixel120frame/s CMOS image Sensor wuth Column-Parallel ΔΣ ADC Architecture," ISSCC2010/ SESSION 22
그런데, 종래 이용되고 있는 나이퀴스트(nyquist) ADC는, 화상의 다(多)비트화 대응으로, 특히 14비트 이상의 경우, 고속 촬상과의 병용은 곤란하다고 되어 있다.
예를 들면, 특허 문헌 3에 개시되어 있는 기술에서는, 열병렬 ADC의 배속화가 실현되어 있다.
그러나, 이 기술에서는, 샘플/홀드(S/H) 회로가 있기 때문에, 이른바 kTC 노이즈가 중첩한다는 불이익이 있다.
또한, 특허 문헌 4에는, 서브레인지/슬로프형의 AD 변환 기술이 제안되어 있다.
이 기술에서는, 칼럼 내에 2개의 ADC를 마련하고, 소조(疎調), 미조(微調)의 AD 변환을 행한다. 이 기술에서는, 소조시에 칼럼내 전류원에서 커패시터를 충전시키고, 충전량을 미조시에 AD 변환을 행한다.
그렇지만, 소조 ADC와 미조 ADC의 2개를 이용하기 때문에, 노이즈가 중첩한다. 특히, 그 실시예에 있는 커패시터에의 전하 충전형이면 스위치 노이즈가 중첩한다.
또한, 특허 문헌 2에는, 칼럼 내에 ΔΣ 변조기를 내장하여 고속화를 도모하는 기술이 개시되어 있다.
구체적으로는, 적분기, 양자화기의 피드백처를 화소로부터의 칼럼 판독용의 칼럼 전류원으로 전류를 변조시키는 방식이다.
그러나, 이 기술에서는, 레이아웃 면적이 커저서, 미세 화소, 예를 들면 1㎛ 정도의 폭으로 설계하는 것은 곤란하다.
본 개시는, 화소 단위로 다 비트에 의한 AD 변환이 가능해지고, 화소로부터 발생하는 노이즈의 압축이 가능하고, 미세 화소에서 다 비트 고속 촬상이 가능한 고체 촬상 소자 및 카메라 시스템을 제공하는 것에 있다.
본 개시된 제1의 관점의 고체 촬상 소자는, 광신호를 전기 신호로 변환하는 포토 다이오드를 포함하는 복수의 화소가 어레이 형상으로 배열된 화소 어레이부와, 상기 화소로부터의 화상 신호를 판독하는 판독부를 가지며, 상기 화소는, 매입형 포토 다이오드와, 게이트를 입력으로 하고, 소스를 출력으로 하는 소스 팔로우 회로를 형성하는 증폭 트랜지스터와, 상기 포토 다이오드에서 광전 변환된 전하를 상기 증폭 트랜지스터의 게이트에 전송하는 전송 트랜지스터를 포함하고, 상기 증폭 트랜지스터는, 상기 매입형 포토 다이오드, 상기 전송 트랜지스터가 형성되는 기판으로부터 전기적으로 분리된 반도체 기판 내에 형성되어, 당해 증폭 트랜지스터의 기판은 부유 상태가 되어 있고, 상기 판독부는, 화소 단위로 화상 신호를 입출력하는 ΔΣ 변조기를 포함하고, 상기 ΔΣ 변조기의 출력이 상기 화소의 적분하기 위한 용량으로서 기능 하는 용량부에 피드백되어 있다.
본 개시된 제2의 관점의 카메라 시스템은, 고체 촬상 소자와, 상기 촬상 소자에 피사체상을 결상하는 광학계와, 상기 촬상 소자의 출력 화상 신호를 처리하는 신호 처리 회로를 가지며, 상기 고체 촬상 소자는, 광신호를 전기 신호로 변환하는 포토 다이오드를 포함하는 복수의 화소가 어레이 형상으로 배열된 화소 어레이부와, 상기 화소로부터의 화상 신호를 판독하는 판독부를 가지며, 상기 화소는, 매입형 포토 다이오드와, 게이트를 입력으로 하고, 소스를 출력으로 하는 소스 팔로우 회로를 형성하는 증폭 트랜지스터와, 상기 포토 다이오드에서 광전 변환된 전하를 상기 증폭 트랜지스터의 게이트에 전송하는 전송 트랜지스터를 포함하고, 상기 증폭 트랜지스터는, 상기 매입형 포토 다이오드, 상기 전송 트랜지스터가 형성되는 기판으로부터 전기적으로 분리된 반도체 기판 내에 형성되어, 당해 증폭 트랜지스터의 기판은 부유 상태가 되어 있고, 상기 판독부는, 화소 단위로 화상 신호를 입출력하는 ΔΣ 변조기를 포함하고, 상기 ΔΣ 변조기의 출력이 상기 화소의 적분하기 위한 용량으로서 기능 하는 용량부에 피드백되어 있다.
본 개시에 의하면, 화소 단위로 다 비트(multiple bits)에 의한 AD 변환이 가능해지고, 화소로부터 발생하는 노이즈의 압축이 가능하고, 미세 화소에서 다 비트 고속 촬상이 가능해진다.
도 1은 본 실시 형태에 관한 CMOS 이미지 센서(고체 촬상 소자)의 구성예를 도시하는 도면.
도 2는 본 실시 형태에 관한 CMOS 이미지 센서의 화소의 한 예를 도시하는 도면.
도 3은 본 실시 형태에 관한 ΔΣ 변조기(ΔΣADC)의 기본 구성을 도시하는 도면.
도 4는 본 실시 형태에 관한 화소 어레이부의 레이아웃 예를 도시하는 도면.
도 5는 본 실시 형태에 관한 화소 회로의 간략 단면을 도시하는 도면.
도 6은 본 실시 형태에 관한 화소 회로의 전하 축적과 판독의 구체적인 동작을 설명하기 위한 타이밍 차트.
도 7은 본 실시 형태에 관한 CMOS 이미지 센서의 화소의 다른예를 도시하는 도면.
도 8은 ΔΣ 변조기(ΔΣADC)의 구체적인 구성예를 도시하는 도면.
도 9는 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제1의 적층 구조예를 설명하기 위한 도면.
도 10은 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제2의 적층 구조예를 설명하기 위한 도면.
도 11은 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제3의 적층 구조예를 설명하기 위한 도면.
도 12는 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제4의 적층 구조예를 설명하기 위한 도면.
도 13은 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제5의 적층 구조예를 설명하기 위한 도면.
도 14는 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제6의 적층 구조예를 설명하기 위한 도면.
도 15는 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제7의 적층 구조예를 설명하기 위한 도면.
도 16은 본 실시 형태에 관한 고체 촬상 소자가 적용되는 카메라 시스템의 구성의 한 예를 도시하는 도면.
도 2는 본 실시 형태에 관한 CMOS 이미지 센서의 화소의 한 예를 도시하는 도면.
도 3은 본 실시 형태에 관한 ΔΣ 변조기(ΔΣADC)의 기본 구성을 도시하는 도면.
도 4는 본 실시 형태에 관한 화소 어레이부의 레이아웃 예를 도시하는 도면.
도 5는 본 실시 형태에 관한 화소 회로의 간략 단면을 도시하는 도면.
도 6은 본 실시 형태에 관한 화소 회로의 전하 축적과 판독의 구체적인 동작을 설명하기 위한 타이밍 차트.
도 7은 본 실시 형태에 관한 CMOS 이미지 센서의 화소의 다른예를 도시하는 도면.
도 8은 ΔΣ 변조기(ΔΣADC)의 구체적인 구성예를 도시하는 도면.
도 9는 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제1의 적층 구조예를 설명하기 위한 도면.
도 10은 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제2의 적층 구조예를 설명하기 위한 도면.
도 11은 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제3의 적층 구조예를 설명하기 위한 도면.
도 12는 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제4의 적층 구조예를 설명하기 위한 도면.
도 13은 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제5의 적층 구조예를 설명하기 위한 도면.
도 14는 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제6의 적층 구조예를 설명하기 위한 도면.
도 15는 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제7의 적층 구조예를 설명하기 위한 도면.
도 16은 본 실시 형태에 관한 고체 촬상 소자가 적용되는 카메라 시스템의 구성의 한 예를 도시하는 도면.
이하, 본 개시된 실시 형태를 도면에 관련하여 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 고체 촬상 소자의 구성의 개요
2. 화소 회로의 기본적인 동작
3. 화소 회로의 구체적인 동작
4. 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 적층 구조예
5. 카메라 시스템의 구성예
<1. 고체 촬상 소자의 구성의 개요>
도 1은, 본 실시 형태에 관한 CMOS 이미지 센서(고체 촬상 소자)의 구성예를 도시하는 도면이다.
본 CMOS 이미지 센서(100)는, 화소 어레이부(110), 화소 구동부로서의 행 선택 회로(Vdec)(120), 및 칼럼마다 ΔΣ 변조에 의한 AD 변환 기능을 갖는 칼럼 판독 회로(130)를 갖는다.
본 실시 형태에서, AD 변환부는, ΔΣ 변조 기능을 갖는 ΔΣ 변조기에 의해 형성되고, 예를 들면 ΔΣ 변조기에 의한 AD 변환기는 화소 단위로 화소 신호를 입출력하도록 구성되어 있다.
본 실시 형태에서, 화소 어레이부(110)와 칼럼 판독 회로(130)의 일부 또는 전부는, 예를 들면 적층 구조에 의해 형성된다. 그리고, 화소 회로와 ΔΣ 변조기에 의한 AD 변환기는, 스위칭 트랜지스터와 TSV(스루 SiVia)인, 메탈 접합을 통하여 전기적으로 접속된다.
화소 어레이부(110)는, 복수의 화소 회로(110A)가 M행×N열의 2차원 형상(매트릭스형상)으초 배열되어 있다.
도 2는, 본 실시 형태에 관한 CMOS 이미지 센서의 화소의 한 예를 도시하는 도면이다.
이 화소 회로(110A)는, 광전 변환 소자로서의 포토 다이오드(PD : Photo Diode, 이하 단지 PD라고 할 때도 있다)(111)를 갖는다.
그리고, 화소 회로(110A)는, 이 1개의 포토 다이오드(111)에 대해, 전송 트랜지스터(112), 리셋 트랜지스터(113), 증폭 트랜지스터(114), 및 선택 트랜지스터(115)의 4개의 트랜지스터를 능동 소자로서 갖는다.
전송 트랜지스터(112), 리셋 트랜지스터(113), 증폭 트랜지스터(114), 및 선택 트랜지스터(115)는, 절연 게이트형 전계 효과 트랜지스터(FET)에 의해 형성된다. 도 2의 예에서는, n채널의 FET가 적용되고 있지만, p채널의 FET를 적용하는 것도 가능하다.
또한, 여기서는 4트랜지스터형의 화소 회로의 예를 도시하고 있지만, 선택 트랜지스터를 갖고 있지 않은 3트랜지스터형 등의 적용도 가능하다.
포토 다이오드(111)는, 입사광을 그 광량에 응한 양의 전하(여기서는 전자)로 광전 변환한다.
전송 트랜지스터(112)는, 포토 다이오드(111)와 출력 노드로서의 플로팅 디퓨전(FD)과의 사이(이하, 단지 FD라고 할 때도 있다)에 접속되어 있다. 전송 트랜지스터(112)는, 전송 제어선(LTRG)을 통하여 그 게이트(전송 게이트)에 제어 신호인 전송 신호(TRG)가 주어진다.
이에 의해, 전송 트랜지스터(112)는, 포토 다이오드(111)에서 광전 변환된 전하(전자)를 플로팅 디퓨전(FD)에 전송한다.
리셋 트랜지스터(113)는, 전원 라인(LVDD)과 플로팅 디퓨전(FD)과의 사이에 접속되고, 리셋 제어선(LRST)을 통하여 그 게이트에 제어 신호인 리셋 신호(RST)가 주어진다.
이에 의해, 리셋 트랜지스터(113)는, 플로팅 디퓨전(FD)의 전위를 전원 라인(LVDD)의 전위로 리셋한다.
플로팅 디퓨전(FD)에는, 증폭 트랜지스터(114)의 게이트가 접속되어 있다. 증폭 트랜지스터(114)는, 선택 트랜지스터(115)를 통하여 신호선(LSGN)에 접속되고, 화소 부외의 정전류원(CI)과 소스 팔로우를 구성하고 있다.
그리고, 선택 제어선(LSEL)을 통하여 어드레스 신호에 응한 제어 신호인 선택 신호(SEL)가 선택 트랜지스터(115)의 게이트에 주어져, 선택 트랜지스터(115)가 온 된다.
선택 트랜지스터(115)가 온 되면, 증폭 트랜지스터(114)는 플로팅 디퓨전(FD)의 전위를 증폭하여 그 전위에 응한 전압을 신호선(LSGN)에 출력한다. 신호선(LSGN)을 통하여, 각 화소로부터 출력된 전압은, 칼럼 판독 회로(130)에 출력된다.
이들의 동작은, 예를 들면 전송 트랜지스터(112), 리셋 트랜지스터(113) 및 선택 트랜지스터(115)의 각 게이트가 행 단위로 접속되어 있기 때문에, 1행분의 각 화소에 관해 동시에 행하여진다.
또한, 화소 회로(110A)는, 예를 들면 플로팅 디퓨전(FD)이 스위칭 트랜지스터(140)를 통하여 ΔΣ 변조기(ΔΣADC)의 피드백계의 DAC 출력측에 접속되어 있다.
스위칭 트랜지스터(140)는, 예를 들면 화소 회로(110A)와는 별개의 기판에 형성되고, 스위칭선(LSSW)을 통하여서 공급되는 스위칭 신호(SSW)에 의해 온, 오프의 구동 제어가 행하여진다.
화소 어레이부(110)에 배선되어 있는 리셋 제어선(LRST), 전송 제어선(LTRG), 및 선택 제어선(LSEL)이 1조(組)로서 화소 배열의 각 행 단위로 배선되어 있다.
LRST, LTRG, LSEL의 각 제어선은 각각 M개씩 마련되어 있다.
이들의 리셋 제어선(LRST), 전송 제어선(LTRG), 및 선택 제어선(LSEL)은, 행 선택 회로(120)에 의해 구동된다.
또한, 스위칭선(LSSW)은, 예를 들면 칼럼 판독 회로(130)에 의해 구동된다.
행 선택 회로(120)는, 화소 어레이부(110) 중의 임의의 행에 배치된 화소의 동작을 제어한다. 행 선택 회로(120)는, 제어선(LSEL, LRST, LTRG)을 통하여 화소를 제어한다.
칼럼 판독 회로(130)는, 행 선택 회로(120)에 의해 판독 제어된 화소행의 데이터를 신호 출력선(LSGN)을 통하여 수취하고, 후단의 신호 처리 회로에 전송한다.
판독 회로(130)는, CDS 회로나 ADC(아날로그 디지털 컨버터)를 포함한다.
ADC는, ΔΣ 변조 기능을 갖는 ΔΣ 변조기에 의해 형성되고, 예를 들면 ΔΣ 변조기에 의한 ADC는 화소 단위로 화소 신호를 입출력하도록 구성되어 있다.
도 3은, 본 실시 형태에 관한 ΔΣ 변조기(ΔΣADC)의 기본 구성을 도시하는 도면이다.
ΔΣ 변조기(ΔΣADC)(200)는, 적어도 적분기(210), 양자화기(220) 및 화소 회로(110A)에의 피드백계의 일부를 형성하는 DAC(230)를 포함하여 구성된다. DAC(230)의 출력은 스위칭 트랜지스터(140)를 통하여 화소 회로(110A)의 플로팅 디퓨전(FD)에 접속된다.
ΔΣ 변조기에서는, 화소 회로(110A)로부터 얻어진 신호는 적분기(210), 양자화기(220)를 통하여 1비트 데이터로서 출력된다.
ΔΣ 변조기는, 양자화기의 출력측에, 1비트 데이터를 다 비트화한 데시메이션 회로(데시메이션 필터)(240)가 배치된다.
이하, 화소 어레이부(110)의 화소 회로 및 화소 회로에 접속된 ΔΣAD 변조기의 구체적인 구성, 적층 구조, 접속 상태 등을 중심으로 설명한다.
본 실시 형태의 CMOS 이미지 센서(100)에서, ΔΣ 방식의 Σ 변조를 플로팅 디퓨전(FD)(또는 PD(111))에서 행한다.
플로팅 디퓨전(FD) 또는 PD(111)에서 ΔΣ 변조를 행할 때에는, FD 또는 PD에의 피드백 액세스를 행하기 위한 스위치(도 2에서는 스위칭 트랜지스터(140))가 형성된다.
화소의 PD(11)과 화소 회로(110A)의 기판과는 별개의 기판에 ΔΣ 변조기(ΔΣADC)(200)가 형성된다.
화소 회로(110A)와 ΔΣ 변조기(ΔΣADC)(200)는, 상술한 바와 같이, 스위칭 트랜지스터(140)를 TSV인 메탈 접속을 통하여 전기적 접속을 행하는 구조를 갖는다.
또한, 피드백(FB)계는, 적분을 행한 FD 또는 PD의 용량에 전기적 접속을 행한다. 환언하면, 적분하는 용량으로서 기능 하는 용량부로서 FD 또는 PD를 이용할 수 있다. 피드백은 TSV를 이용하여서도 행하는 것이 가능하다.
또한, 1비트 디지털 데이터로부터 다 비트화를 행하는 데시메이션 회로는, 예를 들면 화소 회로(110A)와는 별개의 기판에 형성되는 구조를 갖는다.
도 4는, 본 실시 형태에 관한 화소 어레이부의 레이아웃 예를 도시하는 도면이다.
도 4의 예는, 이해를 용이하게 하기 위해, 도 2의 선택 트랜지스터를 갖지 않는 3트랜지스터형으로서 나타내고 있다.
본 실시 형태에서, 증폭 트랜지스터(114)는, 매입형의 PD(111)나 전송 트랜지스터(112)가 형성되는 기판으로부터 전기적으로 분리된 반도체 기판(또는 웰)(SUBamp) 내에 형성된다. 이 증폭 트랜지스터(114)가 형성되는 기판(SUBamp)은, 증폭 트랜지스터(114)의 소스에 접속되든지, 또는 SOI 구조에 의해 부유 상태로 유지된다.
도 5는, 본 실시 형태에 관한 화소 회로의 간략 단면을 도시하는 도면이다.
도 5는, 도 4의 3트랜지스터형의 화소 회로에 대응하는 간략 단면을 도시하고 있다.
화소 회로(110B)는, 웨이퍼상에 에피택셜 형성된 얇은 n형 층(151)에 화소용의 p웰(p-Well) 영역(152)이 형성되어 있다. 이 P웰 영역(152)에, 화소를 구성하는 포토 다이오드(PD(111)), 전송 트랜지스터(112), 리셋 트랜지스터(113), 및 증폭 트랜지스터(114)가 형성되어 있다.
포토 다이오드(PD)(111)에서는, n형의 축적층(153)의 기판 표면측에 p형 층(154)이 형성되어 있고, 기판의 깊이 방향에서 신호 전하 축적층이 반대의 도전형 층(152)에 끼여진, 이른바 「매입형 포토 다이오드」로서 형성되어 있다.
본 예에서는, 표면의 p형 층(154)과 기판의 p웰 영역(152)이 n형 축적층(153)을 끼운, HAD(Hole Accumulation Diode)형이 채용되고 있다.
그리고, 증폭 트랜지스터(114)는, p웰 영역(152) 내에, 포토 다이오드(111)와 병렬로 형성된 n웰 영역(155) 내에 형성되어 있다. n웰 영역(155)은, 포토 다이오드(111)의 n형 축적층(153)과 p형 층(157)으로 분리되어 있다.
전송 트랜지스터(112)의 드레인과 리셋 트랜지스터(113)의 소스가 확산층을 공유하여 플로팅 디퓨전(FD)이 형성되어 있다.
그리고, 플로팅 디퓨전(FD)과 증폭 트랜지스터(114)의 게이트(GTamp)의 입력부가, TVS로 접속된다.증폭 트랜지스터(114)의 소스가 신호선(LSG)에 접속되고, 드레인이 접지되어 있다.
<2. 화소 회로의 기본적인 동작>
다음에, 본 실시 형태에 관한 화소 회로(110A, 110B)의 기본적인 동작에 관해 설명한다.
화소 회로(110A)에서, 실리콘 기판에 입사된 광양자는 전자와 홀의 페어를 발생시키고, 그 중의 전자가 매입형의 포토 다이오드(111)에 의해 축적 노드(ND111)에 축적된다.
축적 노드(ND111)에 축적된 전자는, 전송 트랜지스터(112)를 온 시킴으로써, 플로팅 디퓨전(FD)에 전송되고, 이에 의해 증폭 트랜지스터(114)의 게이트를 구동한다.
한편, 소스가 플로팅 디퓨전(FD)에 접속되고, 드레인이 전원에 접속된 리셋 트랜지스터(113)는 화소의 리셋용으로 이용된다.
증폭 트랜지스터(114)의 드레인은 전원에 접속되고, 소스가 선택 트랜지스터(115)를 통하여, 또는 직접, 수직 신호선(LSGN)에 접속되어 있다. 수직 신호선(LSGN)은 열방향으로 배열된 복수의 화소와 공유된다.
플로팅 디퓨전(FD)에 전송된 신호 전하는 수직 신호선(LSGN)에의 신호가 되어 출력된다.
출력된 아날로그 신호(VSL)는, ΔΣ 변조기(200)에서 ΔΣ 변조되어, 1비트 디지털 데이터가 출력된다. 그 때, 잔존한 신호는, DAC(230)에 피드백되고, 스위칭 트랜지스터(140)를 통하여 플로팅 디퓨전(FD)에 신호가 받아들여진다.
<3. 화소 회로의 구체적인 동작>
도 6은, 본 실시 형태에 관한 화소 회로의 전하 축적과 판독의 구체적인 동작을 설명하기 위한 타이밍 차트이다.
우선, 화소 리셋을 행한다. 리셋시에는, 리셋 제어선(LRST)에의 리셋 신호(RST) 및 전송 제어선(LTRG)에의 전송 신호(TRG)가 하이 레벨로 설정되고, 이에 의해, 리셋 트랜지스터(113) 및 전송 트랜지스터(112)가 온 상태가 된다.
이것은 예를 들면, 1.8V의 전원 전압을 포토 다이오드(111)의 축적 노드에 전달시키는 조작이다. 이에 의해, 축적 노드(ND111)의 포텐셜은 상승하고, 거기에 축적된 전자의 인발(extract)이 행하여진다.
특히, HAD 구조에서, 축적 노드는 p형 층에 끼여진 얇은 n형 층으로 형성되어 있어서, 그 전자는 전부 배출되어 완전 공핍 상태가 된다.
그 후, 전송 제어선(LTRG)에의 전송 신호(TRG)가 로우 레벨로 전환되고, 전송 트랜지스터(112)가 오프가 된다. 이에 의해, 축적 노드(ND111)는 부유 상태가 되고, 새로운 전하 축적이 시작된다.
한편, 전계 축적중에, 리셋 제어선(LRST)에의 리셋 신호(RST)는 하이 레벨의 상태로 유지되고, 비선택 화소의 리셋 트랜지스터(113)가 온 상태로 고정된다.
이에 의해, 증폭 트랜지스터(114)의 게이트가 접속된 플로팅 디퓨전(FD)은 전원 전압 레벨로 유지된다. 이에 의해, 비선택 화소의 증폭 트랜지스터(114)는 오프 상태가 되어 있다.
다음에, 축적된 전하의 판독 동작에 관해 설명한다.
우선, 선택행의 리셋 제어선(LRST)에의 리셋 신호(RST)가 로우 레벨로 전환되어, 리셋 트랜지스터(113)가 오프가 된다. 이 때, 플로팅 디퓨전(FD)의 전위는 리셋 트랜지스터(113)와의 커플링 작용을 받아, 예를 들면 1.8V로부터 0.8V로 천이 되어 부유 상태가 된다. 이에 의해, 증폭 트랜지스터(114)가 온 상태가 된다.
여기서, 증폭 트랜지스터(114)와 정전류원(CI)에 접속된 수직 신호선(LSGN)은, 소스 팔로우 회로를 형성하고 있다. 소스 팔로우 회로의 입력인 플로팅 디퓨전(FD)의 포텐셜(Vfd)과, 출력인 수직 신호선(LSGN)의 전위(VSL)는, 변동비가 1에 가까운 리니어한 관계가 된다.
즉, 정전류원(CI)의 전류치를 i라고 하면, 이상적으로는 다음 관계가 성립한다.
[수 1]
i=(1/2)*β*(Vfd-Vth-VSL)2
단, β는 정수이다.
상기 식에서 (Vfd-Vth-VSL)는 일정하게 되고, Vfd의 변동은 1에 가까운 게인으로 VSL에 반영된다. 즉, 증폭 트랜지스터(114)가 온 상태가 되면, 플로팅 디퓨전(FD)의 전위 변동이 수직 신호선(LSGN)의 전위 변동에 반영된다.
여기서 1회째의 판독이 실시되고, 수직 신호선(LSGN)에 나타난 전위는 도시하지 않은 센스 회로에 의해 일단 홀드 된다.
다음에, 전송 제어선(LTRG)에의 전송 신호(TRG)가 하이 레벨로 설정되고, 전송 트랜지스터(112)가 온이 된다. 이에 의해, 플로팅 디퓨전(FD)의 전위는 전송 트랜지스터(112)의 게이트와의 커플링을 받아 상승함과 함께, 전자가 플로팅 디퓨전(FD)에 흘러 들어간다.
이 때, 플로팅 디퓨전(FD)의 포텐셜이 충분히 높으면, 축적되어 있던 전자는 전부 플로팅 디퓨전(FD)에 유출되고, FD는 완전히 공핍 상태가 된다.
그 후, 전송 제어선(LTRG)에의 전송 신호(TRG)가 로우 레벨로 전환되어, 전송 트랜지스터(112)가 오프가 된다. 이에 의해, 플로팅 디퓨전(FD)의 전위는 전송 제어선(LTRG)의 구동 전(前)에 비하여 신호 전하분만큼 강하한다.
즉, 광양자 입사가 완전히 없어진 경우는 원래의 0.8V 부근으로 되돌아오지만, 광양자가 입사하여 광전자가 생기고 있는 경우에는, 광전자수에 응하여 전위가 하강하고, 예를 들면 0.7V가 된다. 이것이 소스 팔로우의 출력인 수직 신호선(LSGN)에 반영된다.
또한, 상기한 예에서는, 증폭 트랜지스터(114)의 온, 오프는 리셋 트랜지스터(113)의 게이트와의 커플링만에 의해 제어되고 있다.
이것은 배선을 간소화하는데 유효한 수단이지만, 필요가 있으면, 도 7에 도시하는 바와 같이, 리셋 트랜지스터(113)의 드레인을, 스위칭 트랜지스터(116)를 통하여 전원 라인(LVREF)에 접속하는 것도 가능하다.
예를 들면, 화소의 비선택시에는 전원 라인(LVREF)의 전압(VREF)을 상승시켜서, 플로팅 디퓨전(FD)을 보다 높은 전위로 승압하여도 좋다.
이에 의해, 비선택시에 증폭 트랜지스터(114)로부터 전류가 누설되는 것을 완전히 방지할 수가 있어서, 비선택 화소가 수직 신호선(LSGN)에 불필요한 노이즈를 발생시키는 것을 억제할 수 있다.
화소 회로(110A)(110B)로부터 얻어진 신호는, ΔΣ 변조기(200)의 적분기(210), 양자화기(220)를 통하여 1비트 데이터로서 출력된다.
또한, 일부 데이터는 피드백계의 DAC(230), 스위칭 트랜지스터(140)를 통하여, 화소 회로(110A)(110B)의 플로팅 디퓨전(FD)에 피드백된다. 피드백된 신호는, 축적된 화상 신호와 아울러서 적분기(210)에 출력된다.
여기서, ΔΣ 변조기(ΔΣADC)(200)의 구체적인 구성예에 관해 설명한다.
도 8은, ΔΣ 변조기(ΔΣADC)(200)의 구체적인 구성예를 도시하는 도면이다.
도 8의 ΔΣ 변조기(200)에서는, 적분기(210)의 입력측에 화상 신호(V0)와 DAC(230)의 피드백 데이터(V3)를 합치고, 그 차분(V1)(V0-V3)을 증폭하여 적분기(210)에 출력하는 차동 증폭기(차동 앰프)(250)를 갖고 있다.
적분기(210)는, 입력단에 접속된 저항 소자(R210), 한쪽의 입력에 차동 증폭기(250)의 출력이 입력되는 연산 증폭기(211), 및 연산 증폭기(211)의 입출력 사이에 접속된 용량(C210)을 갖는다. 적분기(210)의 출력 신호(V2)는 [(1/CR)∫V1dt]로 주어진다.
양자화기(220)는, 적분기(210)의 출력과 기준 전압을 비교하여, 1비트 디지털로 데이터를 DAC(230), 및 데시메이션 회로(240)에 출력하는 비교기(221)를 포함하여 구성되어 있다.
<4. 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 적층 구조예>
이상의 구성을 갖는 ΔΣ 변조기(ΔΣADC)(200)와 화소 회로(110A)(110B)는, 예를 들면 이하에 나타내는 바와 같이 적층 구조로써 형성된다.
이하에, 화소 회로(110A)(110B)와 ΔΣ 변조기(ΔΣADC)(200)와의 적층 구조예를 도 9 내지 도 15에 관련지어서 설명한다.
도 9 내지 도 15는, 화소 회로와 ΔΣ 변조기, 그 동작을 위한 트랜지스터의 레이아웃과 단면도를 도시하고 있다.
이들은, 3차원 입체 구조(300)로, 2장의 구조체(반도체 기판)(310, 320)를 겹침으로써 제작된다.
<4. 1 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제1의 적층 구조예>
도 9는, 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제1의 적층 구조예를 설명하기 위한 도면이다.
도 9의 예에서는, 제1 기판(310)의 이면측(311)에 포토 다이오드(111)가 형성되고, 표면측에 양자화기(220), DAC(230), 및 화소 회로(110A)(110B)의 각 트랜지스터가 형성되어 있다.
제2 기판(320)에는 ΔΣ 동작에서 필요한 회로가 형성되고, 제2 기판의 최하층 측에는 DAC(230)로부터의 피드백용 스위칭 트랜지스터(140)가 형성되어 있다.
그리고, 제1 기판(310)의 표면(312)측에 형성된 DAC(230)의 출력부와 제2 기판(320)의 최하층 측에 형성된 소스·드레인의 한쪽의 확산층(141)이, 제2 기판(320)에 형성된 TSV(관통 비어)의 메탈 접합을 통하여 전기적으로 접속된다.
<4. 2 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제2의 적층 구조예>
도 10은, 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제2의 적층 구조예를 설명하기 위한 도면이다.
도 10의 예와 도 9의 예가 다른 점은, DAC(230)가 제2 기판(320)의 최하층에 형성되어 있는 것에 있다.
이 경우, 제1 기판(310)의 표면(312)측의 양자화기(220)의 출력부와 DAC(230)의 입력부를 형성하는 트랜지스터의 소스·드레인의 한쪽의 확산층에 접속된다.
또한, 도면의 간단화를 위해, 도 10에서는 제2 기판(320)의 최하층에 트랜지스터를 하나만 나타내고 있다.
<4. 3 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제3의 적층 구조예>
도 11은, 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제3의 적층 구조예를 설명하기 위한 도면이다.
도 11의 예와 도 10의 예가 다른 점은, DAC(230)에 더하여 데시메이션 회로(240)가 제2 기판(320)의 최하층에 형성되어 있는 것에 있다.
이 경우, 제1 기판(310)의 표면(312)측의 양자화기(220)의 출력부와 DAC(230) 및 데시메이션 회로(240)의 입력부를 형성하는 트랜지스터의 소스·드레인의 한쪽의 확산층에 접속된다.
또한, 도면의 간단화를 위해, 도 11에서는 제2 기판(320)의 최하층에 트랜지스터를 하나만 나타내고 있다.
<4. 4 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제4의 적층 구조예>
도 12는, 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제4의 적층 구조예를 설명하기 위한 도면이다.
도 12의 예는 도 11의 예와 같은 구조이지만, 레이아웃 적으로 DAC(230)로부터의 피드백을, 스위칭 트랜지스터(140)를 통하여 포토 다이오드(111)에 접속되어 있는 예이다.
<4. 5 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제5의 적층 구조예>
도 13은, 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제5의 적층 구조예를 설명하기 위한 도면이다.
도 13의 예는 도 12의 예와 같은 구조이지만, DAC(230)를 제2 기판의 최하층이 아니라 화소 회로가 형성된 제1 기판(310)의 표면(312)측에 형성되어 있는 예이다.
<4. 6 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제6의 적층 구조예>
도 14는, 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제6의 적층 구조예를 설명하기 위한 도면이다.
도 14의 예는 도 9의 예와 같은 구조이지만, 레이아웃 적으로 DAC(230)로부터의 피드백을, 스위칭 트랜지스터(140)를 통하여 포토 다이오드(111)에 접속된 용량(C111)에 접속되어 있는 예이다.
용량(C111)은 플로팅 디퓨전(FD)과는 다른 용량 소자이다.
<4. 7 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제7의 적층 구조예>
도 15는, 화소 회로와 ΔΣ 변조기(ΔΣADC)와의 제7의 적층 구조예를 설명하기 위한 도면이다.
도 15의 예와 도 14의 예가 다른 점은, DAC(230) 및 데시메이션 회로(240)가 제2 기판(320)의 최하층에 형성되어 있는 것에 있다.
이 경우, 제1 기판(310)의 표면(312)측의 양자화기(220)의 출력부와 DAC(230) 및 데시메이션 회로(240)의 입력부를 형성하는 트랜지스터의 소스·드레인의 한쪽의 확산층에 접속된다.
또한, 도면의 간단화를 위해, 도 15에서는 제2 기판(320)의 최하층에 트랜지스터를 하나만 나타내고 있다.
이상 설명한 바와 같이, 본 실시 형태에 의하면, 이하의 효과를 얻을 수 있다.
본 실시 형태에 의하면, 화소 단위로 다 비트, 예를 들면 16비트 고속 촬상의 ΔΣADC(ΔΣ 변조기)에 의한 AD 변환이 가능해진다.
그 결과, 고속 촬상이, 1㎛정도 이하의 미세 화소라도 대응 가능해진다.
또한, 화소 내에 피드백하여 적분을 행하기 때문에, 화소로부터 발생하는 노이즈의 압축이 가능해진다.
게다가, 스루 비어(TSV)를 이용한 3차원 LSI 구조로 제작되기 때문에, 미세 화소에서도 다 비트 고속 촬상이 가능해진다.
이와 같은 효과를 갖는 고체 촬상 소자는, 디지털 카메라나 비디오 카메라의 촬상 디바이스로서 적용할 수 있다.
<5. 카메라 시스템의 구성예>
도 16은, 본 개시된 실시 형태에 관한 고체 촬상 소자가 적용되는 카메라 시스템의 구성의 한 예를 도시하는 도면이다.
본 카메라 시스템(400)은, 도 16에 도시하는 바와 같이, 본 실시 형태에 관한 CMOS 이미지 센서(고체 촬상 소자)(100)가 적용 가능한 촬상 디바이스(410)를 갖는다.
또한, 카메라 시스템(400)은, 이 촬상 디바이스(410)의 화소 영역에 입사광을 유도하는(피사체상을 결상하는) 광학계, 예를 들면 입사광(상광)을 촬상면상에 결상시키는 렌즈(420)을 갖는다.
카메라 시스템(400)은, 촬상 디바이스(410)를 구동하는 구동 회로(DRV)(430)와, 촬상 디바이스(410)의 출력 신호를 처리하는 신호 처리 회로(PRC)(440)를 갖는다.
구동 회로(330)는, 촬상 디바이스(410) 내의 회로를 구동하는 스타트 펄스나 클록 펄스를 포함하는 각종의 타이밍 신호를 생성하는 타이밍 제너레이터(도시 생략)를 가지며,소정의 타이밍 신호로 촬상 디바이스(410)를 구동한다.
또한, 신호 처리 회로(440)는, 촬상 디바이스(410)의 출력 신호에 대해 소정의 신호 처리를 시행한다.
신호 처리 회로(440)에서 처리된 화상 신호는, 예를 들면 메모리 등의 기록 매체에 기록된다. 기록 매체에 기록된 화상 정보는, 프린터 등에 의해 하드 카피된다. 또한, 신호 처리 회로(440)에서 처리된 화상 신호를 액정 디스플레이 등으로 이루어지는 모니터에 동화로서 투영된다.
상술한 바와 같이, 디지털 카메라 등의 촬상 장치에서, 촬상 디바이스(410)로서, 선술한 고체 촬상 소자(100)를 탑재함으로써, 저소비 전력으로, 높은 정도인 카메라를 실현할 수 있다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 광신호를 전기 신호로 변환하는 포토 다이오드를 포함하는 복수의 화소가 어레이 형상으로 배열된 화소 어레이부와, 상기 화소로부터의 화상 신호를 판독하는 판독부를 가지며,
상기 화소는, 매입형 포토 다이오드와, 게이트를 입력으로 하고, 소스를 출력으로 하는 소스 팔로우 회로를 형성하는 증폭 트랜지스터와,
상기 포토 다이오드에서 광전 변환된 전하를 상기 증폭 트랜지스터의 게이트에 전송하는 전송 트랜지스터를 포함하고, 상기 증폭 트랜지스터는, 상기 매입형 포토 다이오드, 상기 전송 트랜지스터가 형성되는 기판으로부터 전기적으로 분리된 반도체 기판 내에 형성되어, 당해 증폭 트랜지스터의 기판은 부유 상태가 되어 있고,
상기 판독부는, 화소 단위로 화상 신호를 입출력하는 ΔΣ 변조기를 포함하고, 상기 ΔΣ 변조기의 출력이 상기 화소의 적분하기 위한 용량으로서 기능 하는 용량부에 피드백되어 있는 고체 촬상 소자.
(2) 상기 화소와 상기 ΔΣ 변조기는 별개의 기판에 형성되고, 당해 기판이 적층되어, 상기 ΔΣ 변조기의 피드백 경로와 화소의 상기 용량부가 비어를 통하여 전기적으로 접속되는 상기 (1) 기재의 고체 촬상 소자.
(3) 상기 ΔΣ 변조기는, 적어도 입력 신호를 디지털 신호로 출력하는 양자화기와, 상기 피드백 경로에 배치되고, 상기 양자화기의 디지털 신호를 아날로그 신호로 변환하는 디지털 아날로그 변환기(DAC)를 포함하고, 상기 양자화기와 상기 DAC가 같은 기판에 형성되고, 상기 DAC의 출력과 상기 화소의 용량부가 비어에 의해 접속되어 있는 상기 (2) 기재의 고체 촬상 소자.
(4) 상기 ΔΣ 변조기는, 적어도 입력 신호를 디지털 신호로 출력하는 양자화기와, 상기 피드백 경로에 배치되고, 상기 양자화기의 디지털 신호를 아날로그 신호로 변환하는 디지털 아날로그 변환기(DAC)를 포함하고, 상기 양자화기와 상기 DAC가 별개의 기판에 형성되고, 상기 양자화기의 출력과 상기 DAC의 입력이 비어에 의해 접속되어 있는 상기 (2) 기재의 고체 촬상 소자.
(5) 상기 ΔΣ 변조기는, 상기 양자화기의 디지털 신호를 다 비트화하는 데시메이션 회로를 포함하고, 상기 데시메이션 회로는 상기 양자화기 및 상기 DAC와 같은 기판에 형성되고, 상기 DAC의 출력과 상기 화소의 용량부가 비어에 의해 접속되어 있는 상기 (3) 기재의 고체 촬상 소자.
(6) 상기 ΔΣ 변조기는, 상기 양자화기의 디지털 신호를 다 비트화하는 데시메이션 회로를 포함하고, 상기 데시메이션 회로는 상기 DAC와 같은 기판에 형성되고, 상기 양자화기의 출력과 상기 DAC의 입력 및 상기 데시메이션 회로의 입력이 비어에 의해 접속되어 있는 상기 (4) 기재의 고체 촬상 소자.
(7) 상기 ΔΣ 변조기의 피드백 경로와 화소의 상기 용량부와의 사이에 선택적으로 온, 오프 되는 스위칭 트랜지스터가 접속되어 있는 상기 (1)부터 (6)의 어느 하나에 기재된 고체 촬상 소자.
(8) 상기 화소의 용량부는, 화소의 상기 증폭 트랜지스터의 입력측의 부유 확산 노드인 상기 (1)부터 (7)의 어느 하나에 기재된 고체 촬상 소자.
(9) 상기 화소의 용량부는, 상기 매입형 포토 다이오드인 상기 (1)부터 (7)의 어느 하나에 기재된 고체 촬상 소자.
(10) 고체 촬상 소자와, 상기 촬상 소자에 피사체상을 결상하는 광학계와,
상기 촬상 소자의 출력 화상 신호를 처리하는 신호 처리 회로를 가지며,
상기 고체 촬상 소자는, 광신호를 전기 신호로 변환하는 포토 다이오드를 포함하는 복수의 화소가 어레이 형상으로 배열된 화소 어레이부와, 상기 화소로부터의 화상 신호를 판독하는 판독부를 가지며,
상기 화소는, 매입형 포토 다이오드와, 게이트를 입력으로 하고, 소스를 출력으로 하는 소스 팔로우 회로를 형성하는 증폭 트랜지스터와, 상기 포토 다이오드에서 광전 변환된 전하를 상기 증폭 트랜지스터의 게이트에 전송하는 전송 트랜지스터를 포함하고,
상기 증폭 트랜지스터는, 상기 매입형 포토 다이오드, 상기 전송 트랜지스터가 형성되는 기판으로부터 전기적으로 분리된 반도체 기판 내에 형성되어, 당해 증폭 트랜지스터의 기판은 부유 상태가 되어 있고,
상기 판독부는, 화소 단위로 화상 신호를 입출력하는 ΔΣ 변조기를 포함하고, 상기 ΔΣ 변조기의 출력이 상기 화소의 적분하기 위한 용량으로서 기능 하는 용량부에 피드백되어 있는 카메라 시스템.
100 : 고체 촬상 소자 110 : 화소 어레이부
110A : 화소 회로 111 : 광전 변환 소자
112 : 전송 트랜지스터 113 : 리셋 트랜지스터
114 : 증폭 트랜지스터 115 : 선택 트랜지스터
120 : 행 선택 회로(화소 구동부)
130 : 칼럼 판독 회로 140 : 스위칭 트랜지스터
200 : ΔΣ 변조기(ΔΣADC) 210 : 적분기
220 : 양자화기 230 : DAC
240 : 데시메이션 회로 400 : 카메라 시스템
410 : 촬상 디바이스 420 : 구동 회로
430 : 렌즈(광학계) 440 : 신호 처리 회로
110A : 화소 회로 111 : 광전 변환 소자
112 : 전송 트랜지스터 113 : 리셋 트랜지스터
114 : 증폭 트랜지스터 115 : 선택 트랜지스터
120 : 행 선택 회로(화소 구동부)
130 : 칼럼 판독 회로 140 : 스위칭 트랜지스터
200 : ΔΣ 변조기(ΔΣADC) 210 : 적분기
220 : 양자화기 230 : DAC
240 : 데시메이션 회로 400 : 카메라 시스템
410 : 촬상 디바이스 420 : 구동 회로
430 : 렌즈(광학계) 440 : 신호 처리 회로
Claims (10)
- 광신호를 전기 신호로 변환하는 포토 다이오드를 포함하는 복수의 화소가 어레이 형상으로 배열된 화소 어레이부와,
상기 화소로부터의 화상 신호를 판독하는 판독부를 가지며,
상기 화소는,
매입형 포토 다이오드와,
게이트를 입력으로 하고, 소스를 출력으로 하는 소스 팔로우 회로를 형성하는 증폭 트랜지스터와,
상기 포토 다이오드에서 광전 변환된 전하를 상기 증폭 트랜지스터의 게이트에 전송하는 전송 트랜지스터를 포함하고,
상기 증폭 트랜지스터는,
상기 매입형 포토 다이오드, 상기 전송 트랜지스터가 형성되는 기판으로부터 전기적으로 분리된 반도체 기판 내에 형성되어, 당해 증폭 트랜지스터의 기판은 부유 상태가 되어 있고,
상기 판독부는,
화소 단위로 화상 신호를 입출력하는 ΔΣ 변조기를 포함하고,
상기 ΔΣ 변조기의 출력이 상기 화소의 적분하기 위한 용량으로서 기능 하는 용량부에 피드백되어 있는 것을 특징으로 하는 고체 촬상 소자. - 제 1항에 있어서,
상기 화소와 상기 ΔΣ 변조기는 별개의 기판에 형성되고, 해당 기판이 적층되어, 상기 ΔΣ 변조기의 피드백 경로와 화소의 상기 용량부가 비어를 통하여 전기적으로 접속되는 것을 특징으로 하는 고체 촬상 소자. - 제 2항에 있어서,
상기 ΔΣ 변조기는,
적어도 입력 신호를 디지털 신호로 출력하는 양자화기와,
상기 피드백 경로에 배치되고, 상기 양자화기의 디지털 신호를 아날로그 신호로 변환하는 디지털 아날로그 변환기(DAC)를 포함하고,
상기 양자화기와 상기 DAC가 같은 기판에 형성되고, 상기 DAC의 출력과 상기 화소의 용량부가 비어에 의해 접속되어 있는 것을 특징으로 하는 고체 촬상 소자. - 제 2항에 있어서,
상기 ΔΣ 변조기는,
적어도 입력 신호를 디지털 신호로 출력하는 양자화기와,
상기 피드백 경로에 배치되고, 상기 양자화기의 디지털 신호를 아날로그 신호로 변환하는 디지털 아날로그 변환기(DAC)를 포함하고,
상기 양자화기와 상기 DAC가 별개의 기판에 형성되고, 상기 양자화기의 출력과 상기 DAC의 입력이 비어에 의해 접속되어 있는 것을 특징으로 하는 고체 촬상 소자. - 제 3항에 있어서,
상기 ΔΣ 변조기는,
상기 양자화기의 디지털 신호를 다 비트화하는 데시메이션 회로를 포함하고,
상기 데시메이션 회로는 상기 양자화기 및 상기 DAC와 같은 기판에 형성되고, 상기 DAC의 출력과 상기 화소의 용량부가 비어에 의해 접속되어 있는 것을 특징으로 하는 고체 촬상 소자. - 제 4항에 있어서,
상기 ΔΣ 변조기는,
상기 양자화기의 디지털 신호를 다 비트화하는 데시메이션 회로를 포함하고,
상기 데시메이션 회로는 상기 DAC와 같은 기판에 형성되고, 상기 양자화기의 출력과 상기 DAC의 입력 및 상기 데시메이션 회로의 입력이 비어에 의해 접속되어 있는 것을 특징으로 하는 고체 촬상 소자. - 제 1항에 있어서,
상기 ΔΣ 변조기의 피드백 경로와 화소의 상기 용량부와의 사이에 선택적으로 온, 오프 되는 스위칭 트랜지스터가 접속되어 있는 것을 특징으로 하는 고체 촬상 소자. - 제 7항에 있어서,
상기 화소의 용량부는,
화소의 상기 증폭 트랜지스터의 입력측의 부유 확산 노드인 것을 특징으로 하는 고체 촬상 소자. - 제 7항에 있어서,
상기 화소의 용량부는,
상기 매입형 포토 다이오드인 것을 특징으로 하는 고체 촬상 소자. - 고체 촬상 소자와,
상기 촬상 소자에 피사체상을 결상하는 광학계와,
상기 촬상 소자의 출력 화상 신호를 처리하는 신호 처리 회로를 가지며,
상기 고체 촬상 소자는,
광신호를 전기 신호로 변환하는 포토 다이오드를 포함하는 복수의 화소가 어레이 형상으로 배열된 화소 어레이부와,
상기 화소로부터의 화상 신호를 판독하는 판독부를 가지며,
상기 화소는,
매입형 포토 다이오드와,
게이트를 입력으로 하고, 소스를 출력으로 하는 소스 팔로우 회로를 형성하는 증폭 트랜지스터와,
상기 포토 다이오드에서 광전 변환된 전하를 상기 증폭 트랜지스터의 게이트에 전송하는 전송 트랜지스터를 포함하고,
상기 증폭 트랜지스터는,
상기 매입형 포토 다이오드, 상기 전송 트랜지스터가 형성되는 기판으로부터 전기적으로 분리된 반도체 기판 내에 형성되어, 당해 증폭 트랜지스터의 기판은 부유 상태가 되어 있고,
상기 판독부는,
화소 단위로 화상 신호를 입출력하는 ΔΣ 변조기를 포함하고,
상기 ΔΣ 변조기의 출력이 상기 화소의 적분하기 위한 용량으로서 기능 하는 용량부에 피드백되어 있는 것을 특징으로 하는 카메라 시스템.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011087333A JP5903772B2 (ja) | 2011-04-11 | 2011-04-11 | 固体撮像素子およびカメラシステム |
| JPJP-P-2011-087333 | 2011-04-11 | ||
| PCT/JP2012/059069 WO2012141042A1 (ja) | 2011-04-11 | 2012-04-03 | 固体撮像素子およびカメラシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140006920A true KR20140006920A (ko) | 2014-01-16 |
| KR101939856B1 KR101939856B1 (ko) | 2019-01-17 |
Family
ID=47009221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137022451A KR101939856B1 (ko) | 2011-04-11 | 2012-04-03 | 고체 촬상 소자 및 카메라 시스템 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9344656B2 (ko) |
| EP (1) | EP2698988A4 (ko) |
| JP (1) | JP5903772B2 (ko) |
| KR (1) | KR101939856B1 (ko) |
| CN (1) | CN103460688B (ko) |
| WO (1) | WO2012141042A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11955502B2 (en) | 2018-09-11 | 2024-04-09 | Sony Semiconductor Solutions Corporation | Solid-state image sensor to reduce display unevenness of a captured image |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014160401A (ja) * | 2013-02-20 | 2014-09-04 | Toshiba Corp | 文書配布サーバ及び文書配布サーバ用プログラム |
| CN111327804B (zh) | 2013-03-14 | 2023-04-18 | 株式会社尼康 | 摄像元件及摄像装置 |
| JP2017506426A (ja) * | 2013-11-05 | 2017-03-02 | メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ Ｇｅｓｅｌｌｓｃｈａｆｔ ｍｉｔ ｂｅｓｃｈｒａｅｎｋｔｅｒ Ｈａｆｔｕｎｇ | 静脈認識技術のためのディテクタ配列 |
| JP6314477B2 (ja) * | 2013-12-26 | 2018-04-25 | ソニー株式会社 | 電子デバイス |
| US9503121B2 (en) * | 2014-10-17 | 2016-11-22 | Infineon Technologies Ag | Very high dynamic-range switched capacitor ADC with large input impedance for applications tolerating increased distortion and noise at large input signal levels |
| CN106303313B (zh) * | 2016-08-12 | 2019-04-30 | 中国科学院上海高等研究院 | 压缩感知cmos图像传感器的量化求和电路 |
| KR102551188B1 (ko) | 2018-06-26 | 2023-07-04 | 엘지이노텍 주식회사 | 카메라 모듈 및 이를 포함하는 광학 기기 |
| JP7277106B2 (ja) * | 2018-10-25 | 2023-05-18 | ソニーグループ株式会社 | 固体撮像装置及び撮像装置 |
| US11152404B2 (en) * | 2019-12-20 | 2021-10-19 | Omnivision Technologies, Inc. | Tunnel contact for a pixel cell in an imaging system |
| CN115023947A (zh) * | 2020-02-13 | 2022-09-06 | 索尼半导体解决方案公司 | 固态成像装置和成像装置 |
| CN114866708A (zh) * | 2021-02-04 | 2022-08-05 | 佳能株式会社 | 光电转换装置、a/d转换器和装备 |
| JP2022119635A (ja) * | 2021-02-04 | 2022-08-17 | キヤノン株式会社 | 光電変換装置および電子機器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003087663A (ja) * | 2001-06-28 | 2003-03-20 | Victor Co Of Japan Ltd | 固体撮像装置 |
| JP2003521608A (ja) | 2000-01-31 | 2003-07-15 | アロイス・グルーバー・ゲーエムベーハー | 合成樹脂板、特にライニング材 |
| JP2005323331A (ja) | 2004-02-23 | 2005-11-17 | Sony Corp | Ａｄ変換方法およびａｄ変換装置並びに物理量分布検知の半導体装置および電子機器 |
| JP2006059857A (ja) | 2004-08-17 | 2006-03-02 | Dainippon Screen Mfg Co Ltd | 基板乾燥装置 |
| KR20060033796A (ko) * | 2003-07-14 | 2006-04-19 | 유니버시티 오브 로체스터 | 픽셀-레벨 아날로그-디지털 변환을 위한다중화된-입력-분리 시그마-델타 아날로그-디지털 컨버터설계 |
| JP2006339415A (ja) | 2005-06-02 | 2006-12-14 | Renesas Technology Corp | 半導体装置の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5659315A (en) * | 1992-05-19 | 1997-08-19 | Mandl; William J. | Method and apparatus for multiplexed oversampled analog to digital modulation |
| US5461425A (en) * | 1994-02-15 | 1995-10-24 | Stanford University | CMOS image sensor with pixel level A/D conversion |
| GB2332608B (en) * | 1997-12-18 | 2000-09-06 | Simage Oy | Modular imaging apparatus |
| US6532040B1 (en) * | 1998-09-09 | 2003-03-11 | Pictos Technologies, Inc. | Low-noise active-pixel sensor for imaging arrays with high speed row reset |
| US6380572B1 (en) * | 1998-10-07 | 2002-04-30 | California Institute Of Technology | Silicon-on-insulator (SOI) active pixel sensors with the photosite implemented in the substrate |
| WO2006025232A1 (ja) * | 2004-09-02 | 2006-03-09 | Sony Corporation | 撮像装置及び撮像結果の出力方法 |
| JP4349232B2 (ja) * | 2004-07-30 | 2009-10-21 | ソニー株式会社 | 半導体モジュール及びｍｏｓ型固体撮像装置 |
| JP5521721B2 (ja) * | 2009-08-28 | 2014-06-18 | ソニー株式会社 | 撮像素子およびカメラシステム |
-
2011
- 2011-04-11 JP JP2011087333A patent/JP5903772B2/ja active Active
-
2012
- 2012-04-03 WO PCT/JP2012/059069 patent/WO2012141042A1/ja active Application Filing
- 2012-04-03 CN CN201280016556.9A patent/CN103460688B/zh not_active Expired - Fee Related
- 2012-04-03 EP EP12770812.1A patent/EP2698988A4/en not_active Ceased
- 2012-04-03 US US14/002,307 patent/US9344656B2/en active Active
- 2012-04-03 KR KR1020137022451A patent/KR101939856B1/ko active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003521608A (ja) | 2000-01-31 | 2003-07-15 | アロイス・グルーバー・ゲーエムベーハー | 合成樹脂板、特にライニング材 |
| JP2003087663A (ja) * | 2001-06-28 | 2003-03-20 | Victor Co Of Japan Ltd | 固体撮像装置 |
| KR20060033796A (ko) * | 2003-07-14 | 2006-04-19 | 유니버시티 오브 로체스터 | 픽셀-레벨 아날로그-디지털 변환을 위한다중화된-입력-분리 시그마-델타 아날로그-디지털 컨버터설계 |
| JP2005323331A (ja) | 2004-02-23 | 2005-11-17 | Sony Corp | Ａｄ変換方法およびａｄ変換装置並びに物理量分布検知の半導体装置および電子機器 |
| JP2006059857A (ja) | 2004-08-17 | 2006-03-02 | Dainippon Screen Mfg Co Ltd | 基板乾燥装置 |
| JP2006339415A (ja) | 2005-06-02 | 2006-12-14 | Renesas Technology Corp | 半導体装置の製造方法 |
Non-Patent Citations (2)
| Title |
|---|
| 비특허 문헌 1 : W. Yang 등 (W. Yang et. Al., "An Integrated 800x600 CMOS Image System," ISSCC Digest of Technical Papers, pp. 304-305, Feb., 1999) |
| 비특허 문헌 2 : Y. Chae (Y. Chea et. Al., "A 2. 1 Mpixel120frame/s CMOS image Sensor wuth Column-Parallel ΔΣ ADC Architecture," ISSCC2010/ SESSION 22 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11955502B2 (en) | 2018-09-11 | 2024-04-09 | Sony Semiconductor Solutions Corporation | Solid-state image sensor to reduce display unevenness of a captured image |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101939856B1 (ko) | 2019-01-17 |
| US9344656B2 (en) | 2016-05-17 |
| US20140160332A1 (en) | 2014-06-12 |
| CN103460688B (zh) | 2017-06-09 |
| CN103460688A (zh) | 2013-12-18 |
| JP2012222649A (ja) | 2012-11-12 |
| WO2012141042A1 (ja) | 2012-10-18 |
| EP2698988A1 (en) | 2014-02-19 |
| JP5903772B2 (ja) | 2016-04-13 |
| EP2698988A4 (en) | 2014-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101939856B1 (ko) | 고체 촬상 소자 및 카메라 시스템 | |
| JP7460345B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
| US9712765B2 (en) | Solid-state image pickup device and camera system | |
| CN110771155B (zh) | 固态摄像装置、固态摄像装置的驱动方法、以及电子设备 | |
| JP6144425B2 (ja) | 固体撮像装置、固体撮像装置の製造方法、および電子機器 | |
| US9917120B2 (en) | Pixels with high dynamic range and a global shutter scanning mode | |
| US9570486B2 (en) | Solid-state imaging device and switching circuit | |
| US10277856B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| US9583521B2 (en) | Solid-state image pickup device | |
| CN111885318B (zh) | 固态成像元件及成像装置 | |
| US8456558B2 (en) | Pixel circuit, a solid-state image sensing device, and a camera system that facilitates charge transfer within a pixel | |
| WO2014024348A1 (ja) | 固体撮像装置 | |
| JP6144426B2 (ja) | 固体撮像装置、固体撮像装置の製造方法、および電子機器 | |
| KR20160112775A (ko) | 이미지 센서 | |
| JP2020181932A (ja) | 固体撮像装置、固体撮像装置の製造方法、および電子機器 | |
| WO2020040066A1 (ja) | 固体撮像装置及び電子機器 | |
| TWI786021B (zh) | 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備 | |
| JP4720402B2 (ja) | 固体撮像装置 | |
| JP2020058065A (ja) | 撮像素子 | |
| JP7198675B2 (ja) | 固体撮像素子、その駆動回路および撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |