JPH01187843A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01187843A
JPH01187843A JP63010732A JP1073288A JPH01187843A JP H01187843 A JPH01187843 A JP H01187843A JP 63010732 A JP63010732 A JP 63010732A JP 1073288 A JP1073288 A JP 1073288A JP H01187843 A JPH01187843 A JP H01187843A
Authority
JP
Japan
Prior art keywords
lead
bent
leads
semiconductor device
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63010732A
Other languages
English (en)
Other versions
JP2528925B2 (ja
Inventor
Takahiro Naito
孝洋 内藤
Hajime Murakami
元 村上
Hideki Tanaka
英樹 田中
Kazuhisa Horiguchi
堀口 一寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP63010732A priority Critical patent/JP2528925B2/ja
Publication of JPH01187843A publication Critical patent/JPH01187843A/ja
Application granted granted Critical
Publication of JP2528925B2 publication Critical patent/JP2528925B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の技術に関し、特にガルウィング
タイプ等のリードを有する半導体装置に適用して有効な
技術に関する。
〔従来の技術〕
半導体装置として、たとえばガルウィングタイプのリー
ド等をパッケージに備えた半導体装置、すなわちリード
の各屈曲部の内側が該リードの表裏側に夫々位置される
半導体装置がある。
一方、パッケージから突出されたリードの断面形状が、
たとえば特開昭60−123047号公報に記載されて
いるように略台形状とされている半導体装置がある。
〔発明が解決しようとする課題〕
しかしながら、前記したガルウィングタイプのリード等
を備えた半導体装置においては、リードの屈曲部が該リ
ードの表裏側へ夫々屈曲されて形成されるため、そのリ
ードの夫々の屈曲部の断面形状が各個所に同一の台形状
に形成されていると、たとえばリードの表側への屈曲部
はその内側が外側の横幅より狭幅とされるが、逆にリー
ドの裏側への屈曲部はその内側が外側の横幅より広幅と
される。
この場合に、内側が狭幅側とされた屈曲部は問題がない
が、内側が広幅側とされた屈曲部はその内側に成形時の
応力が集中されるため、リードの切断成形、!!品の選
別や運搬時などにリードが変形ないし破損し易くなると
いう問題点があることが本発明者によって明らかにされ
た。
本発明の目的は、リードの変形ないし破損を確実に防止
することができ、装置の信頼性の向上を図ることができ
る半導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、リードの各屈曲部の内側の幅が夫々の屈曲部
の外側の幅より狭幅に形成されている半導体装置である
〔作用〕
前記した手段によれば、各屈曲部は夫々の内側が夫々の
外側より狭幅に形成されていることにより、各屈曲部の
内側にその成形時の応力が集中されることがないので、
該応力集中に起因するリードの変形ないし破損を確実に
防止することができる。
〔実施例1〕 第1図は本発明の一実施例である半導体装置を示す断面
図、第2図は第1図の■−■線における拡大断面図、第
3図は第1図のIII−I線における拡大断面図、第4
図は第1図のrV−rV線における拡大断面図である。
本実施例の半導体装置1は、フラットパッケージ形の半
導体装置とされ、エポキシ樹脂等の合成樹脂によってモ
ールド成形されたパッケージ2と、このパッケージ2の
西側面から夫々延在されたリード3とを備えている。
前記パッケージ2内の略中央には、半導体ベレット4が
タブ5上に銀ペースト等の接合材(図示せず)によって
取り付けられている。
半導体ペレット4は、タブ5の外周囲のパッケージ2内
に放射状に形成されたリード3に、金等からなるワイヤ
6を介して電気的に接続されている。
前記パッケージ2外のり−ド3は、その長手方向の2個
所に屈曲部3a、3bが夫々形成され、これらの屈曲部
3a、3bはパッケージ2外のり−ド3の基端側が該リ
ード3の裏側(第1図においては下側)に折り曲げられ
、またその自由端側が該リード3の表側(第1図におい
ては上側)に折り曲げられて成形されて形成されている
このようにして形成された屈曲部3a、3bは、第2図
ないし第3図に示すようにその断面形状が夫々等脚台形
状に形成されている。
しかし、屈曲部3aの断面形状は第2図に示すように下
底が上底より短辺の台形状に形成されているのに対し、
他方の屈曲部3bの断面形状は第3図に示すように下底
が・上底より長辺の台形状に形成されている。
屈曲部3a、3bは、このように上下逆方向の台形状の
断面形状に形成されていることにより、夫々の折り曲げ
方向の内側の幅が夫々の折り曲げ方向の外側の幅より狭
幅に形成されていて、夫々の屈曲6B3a、3bの内側
に折り曲げ成形時等の応力が夫々集中されない構造とさ
れている。
このような屈曲部3aの台形状の断面形状は、リード3
のパッケージ2内の部位から該屈曲部3a、3bの略中
間近くの部位まで連続されている。
また、屈曲部3bの台形状の断面形状は、該屈曲部3b
付近から該屈曲部3a、3bの略中間近くの部位まで連
続されている。
そして、屈曲部3a、3bの略中間部位におけるリード
3の断面形状は、上下逆方向の台形が互いに他方の台形
形状に次第に連続して近づいていく形状に形成されてい
る。
また、基板(図示せず)等に接合されるリ−ド3の先端
部3cの断面形状は、第4図に示すように屈曲部3aの
断面形状と同様に逆さ台形状に形成されて基板に対する
接合面側(第1図においては下面側)がその反対面側よ
り狭幅に形成されている。
そして、このような断面形状のリード3の先端部3Cが
基板にはんだ等の接合材(図示せず)によって接合され
る場合に、そのはんだ等の接合材がリード3の先端部3
cの斜辺下側とその部位の基板に十分添付されることに
より、基板のリード3の接合面側のスペースを狭小させ
ることなく、リード3と基板との接合部の強度を高める
ことができるようになっている。
なお、前記したようなり−ド2の断面形状は、たとえば
エツチング加工、あるいは研摩加工等によって形成され
ている。
次に、本実施例の作用について説明する。
先ず、本実施例のリード3は、その折り曲げ成形前の状
態において、パッケージ2の側面から該パッケージ2の
水平方向に突出されて延出されている。
また、このリード3は、エツチング加工等によ゛ って
、少なくとも屈曲部3aとなるべき部位と、基板等には
んだ付は等によって接合される先端部3Cとが第2図と
第4図に夫々示すようにリード3の裏側(第1図におい
ては下側)の幅がリード3の表側(第1図においては上
側)の幅より狭幅に形成され、また屈曲部3bとなるべ
き部位が第3図に示すようにリード3の表側(第1図に
おいては上側)の幅がリード3の裏側(第1図において
は下側)の幅より狭幅に形成されている。
そして、このように形成されたリード3は、折り曲げ成
形等によって屈曲部3aとなるべき部位がリード3の裏
側に折り曲げ成形されて屈曲部3aが形成され、また屈
曲部3bとなるべき部位がリード30表側に折り曲げ成
形されて屈曲部3bが形成される。
この場合に、屈曲部3a、3bは、夫々の折り曲げの内
側が外側より狭幅1こ形成されているので、折り曲げ成
形の容易化を図ることができる。
また、各屈曲部3a、3bの内側に応力が集中されない
ので、リード3の変形ないし破損を確実に防止すること
ができる。
更に、本実施例の半導体装置の基板(図示せず)への取
り付けに際しては、リード3の先端部3Cが、基板の接
合面側(第1図においては下面側)の幅が反対側の幅よ
り狭幅に形成されていることにより、はんだ等の接合材
がリード3の斜辺下側とその部位の基板に十分添付され
てリード3と基板とが接合されるので、基板のリード3
の接合面側のスペースを狭小させることなく、リード3
と基板との接合部の強度を高めることができる。
このように本実施例によれば、以下の効果を得ることが
できる。
(1)、屈曲部3a、3bは夫々の折り曲げの内側が夫
々の外側より狭幅に形成されていることにより、折り曲
げ成形時に各屈曲部3a、3bの内側に応力が集中され
ないので、リード3の折り曲げ成形時、製品の選別時や
運搬時などにおけるリード3の変形や破損を確実に防止
することができる。
(2)、前記した(1)の効果により、リード3の径や
り−ド3のビン間隔の縮小化を図ることができる。
(3)、前記した(1)のように、各屈曲部3a、3b
の内側に前方が集中されないので、リード3の折り曲げ
成形の容易化を図ることができる。
(4)、前記した(3)の効果により、リード3の折り
曲げ成形時に起因するパッケージ2のクランクを確実に
防止することができる。
(5)、  !7−ド3の先端部3cは、基板の接合面
側の幅が反対側の幅より狭幅に形成されていることによ
り、はんだ等の接合材がリード3の斜辺下側とその部位
の基板に十分添付されるので、基板のり−ド3の接合面
側のスペースを狭小させることな(、リード3と基板と
の接合部の強度を高めることができる。
(6)、前記した(1)と(4)と(5)の効果により
、半導体装置の信願性の向上を図ることができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、本実施例においてはワイヤボンディング方式
によるプラスチック形フラットバツケ一ジ構造の半導体
装置について本発明を適用したが、本発明においてはそ
のような半導体装置の適用に限定されるものではなく、
たとえばテープキャリア形パッケージ構造やセラミック
形パッケージ構造の半導体装置について適用することが
可能である。
また、本実施例においてはリード3の屈曲部3a、3b
および先端部’3 cの断面形状を等脚台形状とするこ
とにより、各図における上下側の幅を夫々所定に異なら
したが、本発明においてはそのような台形状の断面形状
に限定されるものではなく、各幅が異なるものであれば
良い。
更に、本実施例においてリード3の屈曲部3a。
3bは、パッケージ2の外部に形成される構造とされて
いるが、本発明においてはそのような屈曲部3a、3b
の双方ないし一方がパッケージ2内に形成されている場
合であっても良い。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。
すなわち、各屈曲部は夫々の内側が外側より狭幅に形成
されていることにより、各屈曲部の内側にその成形時の
応力が集中するのを緩和することができるので、該応力
集中に起因するリードの変形ないし破損を確実に防止す
ることができ、半導体装置の信頼性の向上を図ることが
できる。
【図面の簡単な説明】
第1図は本発明の一実施例である半導体装置を示す断面
図、 第2図は第1図のU−If線における拡大断面図、第3
図は第1図のI[I−I[[線における拡大断面図、第
4図は第1図のIV−IV線における拡大断面図である
。 1・・・半導体装置、2・・・パッケージ、3・・・リ
ード、3a、3b・・・屈曲部、3C・・・先端部、4
・・・半導体ペレット、5・・・タブ、6・・・ワイヤ
。 1(・・・1.′・ 代理人 弁理士 小 川 勝 男−

Claims (1)

  1. 【特許請求の範囲】 1、複数の屈曲部が形成されるリードを備え、該リード
    の屈曲部の内側が該リードの表裏側に夫々位置される半
    導体装置であって、前記リードの屈曲部の内側の幅が該
    屈曲部の外側の幅より狭幅に形成されていることを特徴
    とする半導体装置。 2、前記リードの屈曲部は、夫々の断面形状が互いに上
    下逆方向の略台形状に形成されていることを特徴とする
    請求項1記載の半導体装置。 3、前記リードが突出されたパッケージの外部に、前記
    リードの屈曲部が夫々形成されていることを特徴とする
    請求項1記載の半導体装置。
JP63010732A 1988-01-22 1988-01-22 半導体装置 Expired - Fee Related JP2528925B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63010732A JP2528925B2 (ja) 1988-01-22 1988-01-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63010732A JP2528925B2 (ja) 1988-01-22 1988-01-22 半導体装置

Publications (2)

Publication Number Publication Date
JPH01187843A true JPH01187843A (ja) 1989-07-27
JP2528925B2 JP2528925B2 (ja) 1996-08-28

Family

ID=11758466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63010732A Expired - Fee Related JP2528925B2 (ja) 1988-01-22 1988-01-22 半導体装置

Country Status (1)

Country Link
JP (1) JP2528925B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654585A (en) * 1994-09-30 1997-08-05 Nec Corporation Semiconductor device with at least one lead having a plurality of bent portions
EP0778618A3 (en) * 1992-12-23 1998-05-13 Shinko Electric Industries Co. Ltd. Lead frame and method for manufacturing it

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0778618A3 (en) * 1992-12-23 1998-05-13 Shinko Electric Industries Co. Ltd. Lead frame and method for manufacturing it
US5909053A (en) * 1992-12-23 1999-06-01 Shinko Electric Industries Co. Ltd. Lead frame and method for manufacturing same
US5654585A (en) * 1994-09-30 1997-08-05 Nec Corporation Semiconductor device with at least one lead having a plurality of bent portions

Also Published As

Publication number Publication date
JP2528925B2 (ja) 1996-08-28

Similar Documents

Publication Publication Date Title
JPH08222681A (ja) 樹脂封止型半導体装置
JP2520860B2 (ja) 半導体チップをパッケ―ジングするにあたって同一平面上を曲線状に延びるリ―ドフレ―ムのリ―ドを階段状に曲げる方法
JPH08139257A (ja) 面実装型半導体装置
JPH01187843A (ja) 半導体装置
JPH05291467A (ja) リードフレームおよび半導体装置
JPH04120765A (ja) 半導体装置とその製造方法
US5925927A (en) Reinforced thin lead frames and leads
JP2897479B2 (ja) リードフレーム
JP2539611B2 (ja) 半導体装置の製造方法
JP2988454B2 (ja) 半導体装置のリード成形方法
JP2697743B2 (ja) 樹脂封止型半導体装置
JPH05144996A (ja) 表面実装型半導体装置
JPH0831556B2 (ja) 半導体装置用リードフレーム
JPH053266A (ja) 半導体装置
JPH06295934A (ja) フィルムキャリアリード及びそれを用いたlsi構造
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPH01128440A (ja) 樹脂封止型半導体装置
JP2564595B2 (ja) 半導体装置の製造方法
JPH0637240A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JPS63283052A (ja) 集積回路用パツケ−ジ
JPH06112394A (ja) 集積回路装置
JPS5910243A (ja) 樹脂封止半導体装置
JPH033354A (ja) 半導体装置
JPH0216014B2 (ja)
JPS63278360A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees