JPH01171188A - ランダムアクセスメモリ - Google Patents
ランダムアクセスメモリInfo
- Publication number
- JPH01171188A JPH01171188A JP62331808A JP33180887A JPH01171188A JP H01171188 A JPH01171188 A JP H01171188A JP 62331808 A JP62331808 A JP 62331808A JP 33180887 A JP33180887 A JP 33180887A JP H01171188 A JPH01171188 A JP H01171188A
- Authority
- JP
- Japan
- Prior art keywords
- row
- column
- memory cells
- decoder
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 47
- 238000010586 diagram Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔Ｍ東上のオリ用分野〕
本発明は、ランダムアクセスメモリに関する。
従来のランダムアクセスメモリにおいては、複数の行列
配置されたメモリーセル及びそのメモリーセルに対し、
複数の行から１つの行を選択するための選択信号を出力
する行選択デコーダ（以下行選択デコーダとする。）と
、に数の列から１つの列を選択するための選択信号を出
力する列選択ｆコーグ（以下１列選択デコーダとする。
配置されたメモリーセル及びそのメモリーセルに対し、
複数の行から１つの行を選択するための選択信号を出力
する行選択デコーダ（以下行選択デコーダとする。）と
、に数の列から１つの列を選択するための選択信号を出
力する列選択ｆコーグ（以下１列選択デコーダとする。
）とを有しており、行選択デコーダ及び列選択デコーダ
により、選択状態となったメモリーセルに関して書き込
み動作、あるいは欣み出し動作が行なわれる。
により、選択状態となったメモリーセルに関して書き込
み動作、あるいは欣み出し動作が行なわれる。
第２図は、ランダムアクセスメモリの畳部の１例を示す
ブロック図である。以下、第２図について説明する。図
における行列配置されたメモリーセル８のうち必要とす
る１つのメモリーセルにデータを魯き込む場合は、行選
択デコーダ２ ｖＣよ沃複数の行の９５１行アドレス信
ｇ７で示された１つの行だけを選択状態とし、同時に列
選択デコーダｌによ一シ、複数の列のうち１列アドレス
信号６で示された１つの列だけｔｌ−選択状態とする。
ブロック図である。以下、第２図について説明する。図
における行列配置されたメモリーセル８のうち必要とす
る１つのメモリーセルにデータを魯き込む場合は、行選
択デコーダ２ ｖＣよ沃複数の行の９５１行アドレス信
ｇ７で示された１つの行だけを選択状態とし、同時に列
選択デコーダｌによ一シ、複数の列のうち１列アドレス
信号６で示された１つの列だけｔｌ−選択状態とする。
書き込み動作は１選択状態となった１つの行と１つの列
の交点に位置するメモリーセルＶＣついて、ｉｉき込み
回路３によ多データバス５上の７−タが書き込まれる。
の交点に位置するメモリーセルＶＣついて、ｉｉき込み
回路３によ多データバス５上の７−タが書き込まれる。
次に１行列配置されたメモリーセル８のうち、必要とす
る１つのメモリーセルからデータを読み出す一合は、＊
き込み動作時と同じように複数の行列配置されたメモリ
ーセル８の９ち。
る１つのメモリーセルからデータを読み出す一合は、＊
き込み動作時と同じように複数の行列配置されたメモリ
ーセル８の９ち。
行選択デコーダ２及び列選択デコーダｌによＬｌつのメ
モリーセルを選択状態とし、読み出し回路４により１選
択されているメモリーセル内のデータをデータバス５上
に出力する。複数の行列配置されたメモリーセル８の全
てに、ｌ１ｆｆＪ−データを書き込む場合は、簀き込み
動作をメモリーセルの数たけ繰シ返し行なう必要がおる
。例えば行アドレス信号７及び列アドレス信号６に対し
て行選択デコーダ２及び列選択デコーダｌによンメモリ
ーセル人が選択さ扛、簀き込み回路によりデータバス５
よりデータを誉き込み１次に１次の行アドレス信号７及
び列アドレス信号６について、同じく行選択デコーダ２
及び列選択デコーダｌによシメモリーセルＢが選択され
ｉＩ！沓き込み回路により同じデータをｉ・さ込む、と
いうふうにメモリーセル毎に書き込み動作を繰り返し行
なって全てのメモリー、 セルに同じデータを豊さ込ま
なければならない。
モリーセルを選択状態とし、読み出し回路４により１選
択されているメモリーセル内のデータをデータバス５上
に出力する。複数の行列配置されたメモリーセル８の全
てに、ｌ１ｆｆＪ−データを書き込む場合は、簀き込み
動作をメモリーセルの数たけ繰シ返し行なう必要がおる
。例えば行アドレス信号７及び列アドレス信号６に対し
て行選択デコーダ２及び列選択デコーダｌによンメモリ
ーセル人が選択さ扛、簀き込み回路によりデータバス５
よりデータを誉き込み１次に１次の行アドレス信号７及
び列アドレス信号６について、同じく行選択デコーダ２
及び列選択デコーダｌによシメモリーセルＢが選択され
ｉＩ！沓き込み回路により同じデータをｉ・さ込む、と
いうふうにメモリーセル毎に書き込み動作を繰り返し行
なって全てのメモリー、 セルに同じデータを豊さ込ま
なければならない。
上述したように、従来のランダムアクセスメモリにおい
ては、全メモリーセルに、同一データを書き込む場合は
、メモリーセルの数だけ書き込み動作を繰り返し行なわ
なければならず、全メモリーセルにデータを舎き込むま
で時間を賛するので。
ては、全メモリーセルに、同一データを書き込む場合は
、メモリーセルの数だけ書き込み動作を繰り返し行なわ
なければならず、全メモリーセルにデータを舎き込むま
で時間を賛するので。
メモリーセルのｍｎに伴い、書き込み時間が冷加すると
いう欠点がある。
いう欠点がある。
本発明は、複数の行列配置されたメモリーセルの全ての
行を一度に選択することのできる行選択デコーダと全て
の列を一度に選択することのできる列選択デコーダ及び
行選択デコーダと列選択デコーダから円方される全ての
選択信号を一度に選択状態とするモード信号を有してい
る。
行を一度に選択することのできる行選択デコーダと全て
の列を一度に選択することのできる列選択デコーダ及び
行選択デコーダと列選択デコーダから円方される全ての
選択信号を一度に選択状態とするモード信号を有してい
る。
本発明のランダムアクセスメモリは、複数の行列配ｔＩ
Ｌされたメモリーセルと、このメモリーセルのうち、複
数の行から１つの行を選択するための選択信号を出力す
る行選択デコーダと、複数の列から１つの列を選択する
ための選択信号を出力する列選択デコーダとを有するラ
ンダムアクセスメモリにおいて、モード信号を前記行選
択デコーダ及び列選択デコーダに入力することによシ、
前記行選択デコーダ及び前記列選択デコーダにより出力
される選択信号の全てを選択状態としてデータ全書き込
むことにより、前記メモリーセルに一度にデータを書込
めることを特徴とするものであム〔実施例〕 第１図は、本発明の一実施例によるランダムアクセスメ
モリのプロ、り図である。同図において。
Ｌされたメモリーセルと、このメモリーセルのうち、複
数の行から１つの行を選択するための選択信号を出力す
る行選択デコーダと、複数の列から１つの列を選択する
ための選択信号を出力する列選択デコーダとを有するラ
ンダムアクセスメモリにおいて、モード信号を前記行選
択デコーダ及び列選択デコーダに入力することによシ、
前記行選択デコーダ及び前記列選択デコーダにより出力
される選択信号の全てを選択状態としてデータ全書き込
むことにより、前記メモリーセルに一度にデータを書込
めることを特徴とするものであム〔実施例〕 第１図は、本発明の一実施例によるランダムアクセスメ
モリのプロ、り図である。同図において。
複数の行列配置されたメモリーセル１７及びそのメモリ
ーセルに対する行選択デコーダｌＯと１列選択デコーダ
９とを有し、さらに１行選択デコーダｌＯ及び列選択デ
コーダ９には１両デコーダから出力される全ての選択信
号を一度に選択状態とするためのモード信号１６が入力
されている。
ーセルに対する行選択デコーダｌＯと１列選択デコーダ
９とを有し、さらに１行選択デコーダｌＯ及び列選択デ
コーダ９には１両デコーダから出力される全ての選択信
号を一度に選択状態とするためのモード信号１６が入力
されている。
例えば、モード信号１６が１１１（ハイレベル）の時、
メモリーセルにデータを簀き込む場合は。
メモリーセルにデータを簀き込む場合は。
行アドレス信９１５及び列アドレス信号１４で示された
１つの行及び列を行選択デコーダ１０と列選択デコーダ
９によシ選択状態とし、選択状態となった行と列との交
点に位置するメモリーセルに対してのみ、豊き込み回路
によりデータバス１３上にデータが書き込まれる。次に
１例えばモード信４１６が”０１（ローレベル）の時、
メモリーセルにデータをｔき込む場合は行アドレス信号
１５及び列アドレス信号１４とは、無関係にモード信号
１６によシ行辿択デコーダｌＯ及び列選択デコーダ９か
ら出力される選択信号は、全て選択状態即ち、全部のメ
モリーセルが選択状態となるため全メモリーセルについ
て魯き込み回ｇａｌｌにより１度の書き込み動作でデー
タバス１３上のデータを一様に薔き込むことができる５
以上から明らかなように、モード信号１６の状態を切換
えることでｌメモリーセル毎に、 Ｉｋ＋］−な、ある
いは、それぞれ異なるデータの豊き込みを行うか、また
、全メモリーセルに対し、四−データを１度に誉き込水
１ むかの選択Ｊ可能である。
１つの行及び列を行選択デコーダ１０と列選択デコーダ
９によシ選択状態とし、選択状態となった行と列との交
点に位置するメモリーセルに対してのみ、豊き込み回路
によりデータバス１３上にデータが書き込まれる。次に
１例えばモード信４１６が”０１（ローレベル）の時、
メモリーセルにデータをｔき込む場合は行アドレス信号
１５及び列アドレス信号１４とは、無関係にモード信号
１６によシ行辿択デコーダｌＯ及び列選択デコーダ９か
ら出力される選択信号は、全て選択状態即ち、全部のメ
モリーセルが選択状態となるため全メモリーセルについ
て魯き込み回ｇａｌｌにより１度の書き込み動作でデー
タバス１３上のデータを一様に薔き込むことができる５
以上から明らかなように、モード信号１６の状態を切換
えることでｌメモリーセル毎に、 Ｉｋ＋］−な、ある
いは、それぞれ異なるデータの豊き込みを行うか、また
、全メモリーセルに対し、四−データを１度に誉き込水
１ むかの選択Ｊ可能である。
以上説明したように本発明によれば、全メモリーセルに
対して同一データを書き込む場合には。
対して同一データを書き込む場合には。
モード信号の状態を切換えることで全メモリーセルにつ
いて、獅き込み動作をｈシ返し行うことなしに一匿に全
メモリーセルについて同一データを書き込むことが可能
なので、書き込み時間を大幅に短縮することができる。
いて、獅き込み動作をｈシ返し行うことなしに一匿に全
メモリーセルについて同一データを書き込むことが可能
なので、書き込み時間を大幅に短縮することができる。
第１図は本発明の一実施例の１０．り図であへ第２図は
従来例のブロック図である。 １．９・・・・・・列選択デコーダ、２．１０・・・・
・・行違択デコーダ、３．１１・・・・・・誉き込み回
路、４．１２・・・・・・読み出し回路、５．１３・・
・・・・データバス、６゜１４・・・・・・列アドレス
信号、７．１５・・・・・・行アドレス信号、１６・・
・・・・モード信号、８．１７・・・・・・複数の行列
配電されたメモリーセル。 代理人 弁理士 内 原 皆 華 １５ｆｆ 茅 ２ｍ
従来例のブロック図である。 １．９・・・・・・列選択デコーダ、２．１０・・・・
・・行違択デコーダ、３．１１・・・・・・誉き込み回
路、４．１２・・・・・・読み出し回路、５．１３・・
・・・・データバス、６゜１４・・・・・・列アドレス
信号、７．１５・・・・・・行アドレス信号、１６・・
・・・・モード信号、８．１７・・・・・・複数の行列
配電されたメモリーセル。 代理人 弁理士 内 原 皆 華 １５ｆｆ 茅 ２ｍ
Claims (1)
- 複数の行列置されたメモリーセルと、このメモリーセル
のうち、複数の行から１つの行を選択するための選択信
号を出力する行選択デコーダと、複数の列から１つの列
を選択するための選択信号を出力する列選択デコーダと
を有するランダムアクセスメモリにおいて、モード信号
を前記行選択デコーダ及び列選択デコーダに入力するこ
とにより前記行選択デコーダ及び前記列選択デコーダに
より出力される選択信号の全てを選択状態としてデータ
を書込むことにより、前記メモリーセルに一度にデータ
を書込めることを特徴とするランダムアクセスメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62331808A JPH01171188A (ja) | 1987-12-25 | 1987-12-25 | ランダムアクセスメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62331808A JPH01171188A (ja) | 1987-12-25 | 1987-12-25 | ランダムアクセスメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01171188A true JPH01171188A (ja) | 1989-07-06 |
Family
ID=18247875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62331808A Pending JPH01171188A (ja) | 1987-12-25 | 1987-12-25 | ランダムアクセスメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01171188A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1698388A1 (en) * | 2003-12-26 | 2006-09-06 | Ngk Insulators, Ltd. | Method of producing honeycomb structure body |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61265793A (ja) * | 1985-05-20 | 1986-11-25 | Oki Electric Ind Co Ltd | 半導体メモリ用デコ−ダ回路 |
| JPS62154286A (ja) * | 1985-12-26 | 1987-07-09 | Nec Corp | 書き替え可能メモリに対するライト・アクセス方式 |
-
1987
- 1987-12-25 JP JP62331808A patent/JPH01171188A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61265793A (ja) * | 1985-05-20 | 1986-11-25 | Oki Electric Ind Co Ltd | 半導体メモリ用デコ−ダ回路 |
| JPS62154286A (ja) * | 1985-12-26 | 1987-07-09 | Nec Corp | 書き替え可能メモリに対するライト・アクセス方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1698388A1 (en) * | 2003-12-26 | 2006-09-06 | Ngk Insulators, Ltd. | Method of producing honeycomb structure body |
| EP1698388B1 (en) * | 2003-12-26 | 2013-09-11 | NGK Insulators, Ltd. | Method of producing honeycomb structure body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890004319A (ko) | 다중 열 선택모우드를 갖고 있는 해독/기입 메모리 | |
| EP0208325B1 (en) | Image memory | |
| KR890004318A (ko) | 온-칩 입력 데이타 레지스터를 갖고 있는 해독/기입 메모리 | |
| KR920013444A (ko) | 대용량메모리 및 고속메모리의 반도체 메모리장치 | |
| EP0031488A2 (en) | Memory cell and its use in a random access matrix memory system | |
| US4937788A (en) | Semiconductor memory circuit with improved serial access circuit arrangement | |
| KR970072440A (ko) | 반도체 기억 장치 | |
| KR920009666B1 (ko) | 교차식 메모리 구조 장치 | |
| US5267212A (en) | Random access memory with rapid test pattern writing | |
| US5588133A (en) | Register block circuit for central processing unit of microcomputer | |
| KR950006215B1 (ko) | 반도체 기억장치를 위한 테스트장치 | |
| KR100417014B1 (ko) | 메모리 칩 및 데이터 기억 방법 | |
| JPH0233799A (ja) | 半導体記録装置のデコード方法およびその装置 | |
| JPH01171188A (ja) | ランダムアクセスメモリ | |
| KR900017171A (ko) | 반도체집적회로 | |
| US5521877A (en) | Serial random access memory device capable of reducing peak current through subword data register | |
| JPH0713860B2 (ja) | 半導体記憶装置 | |
| USRE38651E1 (en) | Variable depth and width memory device | |
| JPS60211690A (ja) | メモリ回路 | |
| JP3057728B2 (ja) | 半導体記憶装置 | |
| JP2507103B2 (ja) | メモリシステム | |
| KR950010140B1 (ko) | 반도체 기억 장치 | |
| JPH0729378A (ja) | メモリおよびその制御回路 | |
| JPS5930295A (ja) | 半導体メモリのアクセス方式 | |
| JP3557774B2 (ja) | 半導体記憶装置 |