JPH01170875A - 電圧保証試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次］ 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段 作用 実施例 ■、実施例と第１図との対応関係 ■、実施例の構成 ■、実施例の動作 （ｉ）試験動作手順 （ｉｉ）電圧マージンコントロールアダプタの詳細動作 ■、実施例のまとめ ■０発明の変形態様 発明の効果 〔概　要〕 例えば、パーソナルコンピュータに使用される基板の電
圧保証試験を行なうための電圧保証試験装置に関し、 回路素子の故障を防止し、試験者の手間を低減すること
を目的とし、 電圧保証試験の行なわれる被試験体と、電圧保証試験を
行なうための試験プログラムと、入力される電圧設定情
報に基づき、負荷を形成する負荷形成手段と、負荷形成
手段によって形成された負荷に応して、被試験体に試験
電圧を供給する電圧供給手段と、試験プログラムに基づ
き、汎用インタフェースを介して電圧設定情報を負荷形
成手段に供給すると共に、被試験体の電圧保証試験を行
なう制御手段とを具えるように構成する。

〔産業上の利用分野〕 本発明は、電圧保証試験装置に関し、例えば、パーソナ
ルコンピュータに使用される基板の電圧保証試験を行な
うための電圧保証試験装置に関するものである。

〔従来の技術〕

計算機の主要な構成部品である基板は、製品として出荷
される前に必ず機能試験が行なわれる。

その機能試験の一つとして電圧保証試験があり、例えば
、５■の電源電圧に対して１０％の変動の範囲で動作を
保証するという仕様であれば、４．５ｖ〜５．５ｖの範
囲で正常に動作する必要がある。

従来の電圧保証試験においては、この例で言えば、下限
の４．５Ｖと上限の５．５Ｖの２つの電圧で行なってお
り、そのときの切り替え方法は、電源装置の電圧調整部
をハード的に切り替えたり、またはプログラムにより切
り替えたりするという方法であった。

また、この電圧保証試験をするための装置の改造および
調整は、製品一種類ごとに行なっていた。

〔発明が解決しようとする問題点〕

ところで、上述した従来装置における試験方法にあって
は、動作保証電圧の下限と上限の２電圧で切り替えて試
験を行なっているので、電圧の急激な変化のため最近多
用されているＭＯＳタイプのＩＣの破壊を生じやすかっ
た。

また、電圧保証試験装置は、製品一種類ごとにその改造
および調整を行なわなければならなかった。

更に、試験電圧の切り替えをハード的に行なう場合には
、その切り替えを試験者が行なっていたため手間がかか
っていた。

以上のようなことから、従来における電圧保証試験装置
では、回路素子の故障が生じやすく、また、試験者に手
間がかかるという問題点があった。

本発明は、このような点にかんがみて創作されたもので
あり、回路素子の故障を防止し、試験者の手間を低減す
る電圧保証試験装置を提供することを目的としている。

〔問題点を解決するための手段〕

第１図は、本発明の電圧保証試験装置の原理ブロック図
である。

図において、被試験体１１１は、電圧保証試験が行なわ
れる。

負荷形成手段１１７は、入力される電圧設定情報に基づ
き負荷を形成する。

電圧供給手段１１５番、ま、負荷形成手段１１７によっ
て形成された負荷に応じて、被試験体１１１に試験電圧
を供給する。

制御手段１１９は、試験プログラム１１３に基づき、汎
用インタフェースを介して電圧設定情報を負荷形成手段
１１７に供給すると共に、被試験体１１１の電圧保証試
験を行なう。

従って、全体として、制御手段１１９が、汎用インタフ
ェースを介して電圧設定情報を供給し、それに基づき供
給される試験電圧のもとで、被試験体１１１の電圧保証
試験を行なうように構成されている。

〔作　用〕

制御手段１１９は、試験プログラム１１３に基づき、汎
用インタフェースを介して、負荷形成手段１１７に電圧
設定情報を供給する。

負荷形成手段１１７は、入力される電圧設定情報に基づ
き負荷を形成する。

電圧供給手段１１５は、負荷形成手段１１７によって形
成された負荷に応じて、被試験体１１１に試験電圧を供
給する。

制御手段１１９は、試験プログラム１１３に基づき、被
試験体１１１の電圧保証試験を行なう。

本発明にあ゛っては、汎用インタフェースを介して電圧
設定情報を受けた負荷形成手段１１７が、その情報に基
づき負荷を形成し、電圧供給手段１１５が、その負荷に
応じて試験電圧を供給すると共に、制御手段１１９によ
って被試験体１１１に対する電圧保証試験を行なうこと
により、回路素子の故障を防止し、試験者の手間を低減
できる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明の一実施例における電圧保証試験装置
の構成を示す。第３図は、電圧マージンコントロールア
ダプタ２２３におけるアクノレツジ（＊ＰＡＣＫ）信号
および’ｌＪセッ）（＊Ｒ３Ｔ）信号生成回路を示す〔
′＊゛　は、負論理を示す〕。

第４図は、電圧マージンコントロールアダプタ２２３に
おける負荷生成回路を示す。

ｎと　１パとの対心　、 ここで、本発明の実施例と第１図との対応関係を示して
おく。

被試験体１１１は、メインボード２１１．グラフィック
ボード２１３．ディスクコントローラボード２１５に相
当する。

試験プログラム１１３は、ディスク２１９に格納された
試験プログラムに相当する。

電圧供給手段１１５は、電源装置２２１に相当する。

負荷形成手段１１７は、電圧マージンコントロールアダ
プタ２２３に相当する。

制御手段１１９は、メインボード２１１に相当する。

以上のような対応関係があるものとして、以下本発明の
実施例について説明する。

□Ｌ−某１１Ｕ旧ｌ戊 第２図において、電圧保証試験装置２００は、被試験体
であるメインボード２１１．グラフィックボード２１３
．ディスクコントローラボード２１５と、キーボードよ
り処理操作を行なったり、試験の結果等を表示するデイ
スプレィ端末２１７と、試験プログラムが格納されるデ
ィスク２１９と、各部（後述の電圧マージンコントロー
ルアダプタ２２３は除く）に電源電圧を供給する電源装
置２２１と、電源装置２２１の制御を行なう電圧マージ
ンコントロールアダプタ２２３と、電圧マージンコント
ロールアダプタ２２３に電源電圧を供給するアダプタ供
給電源２２５とを具えている。

メインボード２１１．グラフィックボード２１３、ディ
スクコントローラボード２１５は、ハスに接続される。

デイスプレィ端末２１７はメインボード２１１に接続さ
れ、ディスク２１９はディスクコントローラボード２１
５に接続される。メインボード２１１と電圧マージンコ
ントロールアダプタ２２３とは、セントロニクスインタ
フェースを介して接続されている。また、アダプタ供給
電源２２５が電圧マージンコントロールアダプタ２２３
に接続され、電圧マージンコントロールアダプタ２２３
は電源装置２２１と接続されている。

更に、電源装置２２１からの電源電圧が、メインボード
２１１３　グラフィックボード２１３．ディスクコント
ローラボード２１５およびディスク２１９に供給されて
いる。

第３図において、電圧マージンコントロールアダプタ２
２３内のＰＡＣＫ信号およびＲ３Ｔ信号生成回路は、７
個の抵抗３１１，３１３，３２３゜３２５．３１９，３
３３，３４５と、４個のコンデンサ３１５，３２７．３
２１，３３５と、４個のインバータ３’１７．　３２９
，３３１，３４３と、アンドゲート３４１と、２個のシ
ングルショットＩＣ３３７，３３９とを具えている。

セントロニクスインタフェースの信号の１つであるデー
タストローブ（＊ＰＳＴＢ）信号が、抵抗３１３および
抵抗３１１の一端に入力される。

抵抗３１１の他端は電圧５■に接続され、抵抗３１３の
他端はコンデンサ３１５の一端およびインバータ３１７
の入力端子に接続される。コンデンサ３１５の他端は電
圧０■に接続され、インバータ３１７の出力（ＰＳＴＢ
信号）はシングルショソ）ＩＣ３３７の第１の“入力端
子および負荷生成回路（第４図参照）に供給される。

抵抗３１９の一端は電圧５Ｖに接続され、他端はコンデ
ンサ３２１の一端およびシングルショットＩＣ３３７の
第２の入力端子に接続される。コンデンサ３２１の他端
はシングルショットＩＣ３３７の第３の入力端子に接続
され、シングルショッ）ＩＣ３３７の第４の入力端子は
電圧５■に接続される。

シングルショットＩＣ３３７の出力端子ｄがアンドゲー
ト３４１の一方の入力端子およびシングルショッ）　Ｉ
　Ｃ３３９の第１の入力端子に接続される。抵抗３３３
の一端は電圧５■に接続され、他端はコンデンサ３３５
の一端およびシングルショッ）ＩＣ３３９の第２の入力
端子に接続される。

コンデンサ３３５の他端はシングルショットＩＣ３３９
の第３の入力端子に接続され、シングルショットＩｃ３
３９の第４の入力端子は電圧５Ｖに接続される。

シングルショットＩＣ３３９の出力端子Ｑが、アンドゲ
ート３４１の他方の入力端子に接続される。アンドゲー
ト３４１の出力端子はインバータ３４３の入力端子に接
続され、インバータ３４３の出力端子は抵抗３４５の一
端に接続される。抵抗３４５の他端は電圧５ｖに接続さ
れる。なお、インバータ３４３の出力信号はセントロニ
クスインタフェースのアクノレツジ（＊ＰＡＣＫ）信号
となる。

冊 セントロニクスインタフェースの信号の１つである初期
化（＊ＩＮＰＲ）信号が、抵抗３２５および抵抗３２３
の一端に入力される。抵抗３２３の他端は電圧５■に接
続され、抵抗３２５の他端はコンデンサ３２７の一端お
よびインバータ３２９の入力端子に接続される。コンデ
ンサ３２７の他端は電圧０■に接続され、インバータ３
２９の出力端子はインハーク３３１の入力端子に接続さ
れる。インハーク３３１の出力（＊’Ｒ３Ｔ信号）は、
シングルショットＩＣ３３７およびシングルショッ１〜
ＩＣ３３９のクリア端子に供給されると共に、負荷生成
回路（第４図）に供給される。

第４図において、電圧マージンコントロールアダプタ２
２３内の負荷生成回路は、抵抗アレイ４１１と、バッフ
ァ４１３と、ストローブ（ＰＳＴＢ）信号によりデータ
を保持するラッチレジスタ４１５と、デコーダ４１７と
、インハーク４１９と、抵抗４２１と、ダイオード４２
３と、２個のオアゲー１〜４２９，４３１と、２個のコ
ンデンサ４２５．４２７と、８個の抵抗４３３．〜４３
３８と、８個のスイッチングトランジスタ４３５１〜４
３５８と、９個の可壺抵抗４３７．〜４３７、とを具え
ている。

セントロニクスインタフェースの８本のデータ（ＰＤＯ
Ｏ〜ＰＤＯ７）信号が、抵抗アレイ４１１およびバッフ
ァ４１３の８個の入力端子に供給される。抵抗アレイ４
１１に電圧５ｖが接続される。バッファ４１３の８個の
出力端子は、ラッチレジスタ４１５の８個の入力端子に
接続され、ストローブ（ＰＳＴＢ）信号がラッチレジス
タ４１５に供給される。

ラッチレジスタ４１５の出力において、８ビツトの入力
データの下位４ビツトに対応する４個の出力が、デコー
ダ４１７の入力端子Ａ−Ｄに供給される。デコーダ４１
７の９個の出力のうちの７個（出力端子１〜４．６〜８
）が、インバータ４１′９の入力端子に直接接続され、
残りの２個（出力端子０，５）はオアゲート４３１の入
力端子に接続され、その出力がインバータ４１９に供給
される。

インハーク４１９の８個の出力端子はそれぞれ抵抗４３
３１〜４３３８の一端に接続され、抵抗４３３、〜４３
３８の他端はそれぞれスイッチングトランジスタ４３５
．〜４３５８のヘース端子に接続される。スイッチング
トランジスタ４３５１〜４３５８のエミッタ端子は共通
にＶｏｕｔ端子に接続される。可変抵抗４３７１〜４３
７．は、それぞれの固定端子を介して直列に接続されて
おり、その直列回路の一端は■、。端子、他端はＶｏｕ
ｔ端子に接続される。スイッチングトランジスタ４３５
１〜４３５６のコレクタ端子は、おのおの対応する可変
抵抗４３７．〜４３７８のＶｏ、ｕｔ端子側の固定端子
に接続される。また、可変抵抗４３７、〜４３７ｏの可
変端子も各々のＶｏｕｔ端子側の固定端子に接続される
。コンデンサ４２７の一端ばＶｉｎ端子、他端はＶｏｕ
ｔ端子に接続される。

■−尖施炎勿妨作 上述したように構成される電圧保証試験装置について、
その動作を以下に述べる。

第５図は、ディスク２１９に格納された試験プログラム
を実行したときに、メインボート２１１から電圧マージ
ンコントロールアダプタに送られる電圧設定情報を示す
。第６図は、試験動作手順を示す。

以下、第２図〜第６図を参照する。

いま、第２図に示す構成において、メインボード２１１
．グラフィックボード２１３およびディスクコントロー
ラボード２１５の５Ｖ電圧に対する電圧保証試験を行な
うものとする。

ｉ３川 以下、試験動作手順の概要を説明する。

先ず、デイスプレィ端末２１７からオペレータにより試
験開始の起動がかけられると、ディスクコントローラボ
ード２１５による制御によりディスク２１９に格納され
た試験プログラムがメインボード２１１に搭載されてい
るメモリに格納される（ステップ６１１）。オペレータ
は、例えば、デイスプレィ画面に表示された試験ボード
選択メニューの中から、メインボード２１１．グラフィ
ックボード２１３．ディスクコントローラボード２１５
を選択し試験を開始する（ステップ６１２）。

先ず、試験プログラムにより、セントロニクスインクフ
ェースを介して、試験電圧を設定するために第５図に示
す４ビツトの電圧設定情報（例えば、５．５０Ｖであれ
ば＊＊＊＊ＱＯＯ１’　−−−但しデータラインの上位
４ビツトは不定）が電圧マージンコントロールアダプタ
２２３に送られる（ステップ６１３）。

電圧設定情報を受けた電圧マージンコントロールアダプ
タ２２３は、専用のアダプタ供給電源２２５の電圧供給
を受けて、その情報に基づいた負荷を形成する（ステッ
プ６１４）。その負荷が接続される電源装置２２１は、
その負荷に応じた電圧（例えば５．５０Ｖ）を各部へ供
給する（ステップ６１５）。

次に、その供給電圧のもとで、メインボード２１１、グ
ラフィックボード２１３．ディスクコント ローラボード る機能試験が行なわれる（ステップ６１６）。試験が終
了すると、結果がデイスプレィ端末２１７に表示される
（ステップ６１７）。

最後に、第５図に示した行なうべきすべての試験電圧に
ついて試験が終了したか否かが判断される（ステップ６
１８）。

ステップ６１８において否定判定の場合は、ステップ６
１３に戻る。行なうべきすべての試験電圧について試験
が終了した場合（ステップ６１８において肯定判定）は
、電圧保証試験を終了する。

セントロニクスインタフェースの制御手順に基づき、先
ず、ツインボード２１１からデータライン（ＰＤＯＯ〜
ＰＤＯ　７）を介して８ビットのデータが送られてくる
。次に、ストローブ（＊ＰＳＴＢ）信号が送られてくる
と、その信号は、抵抗３１１、３１３，コンデンサ３１
５で形成されるノイズフィルタを介して、ラッチレジス
タ４１５に入力される。ラッチレジスタ４１５にストロ
ーブ（ＰＳＴＢ）信号が入力されると、そのタイミング
でデータラインに載せられたデータがラッチレジスタ４
１５に保持される。その後、ストローブ（＊ＰＳＴＢ）
信号がハイレベルになると、シングルパルスを発生する
シングルショットＩＣ３３７，３３９とアンドゲート３
４１とによる回路構成により、所定のタイミングでアク
ノレツジ（＊ＰＡＣＫ）信号が出力され、データを受信
したことをメインボード２１１側に知らせる。

ところで、ラッチレジスタ４１５において保持された下
位４ビツトのデータは、デコーダ４１７でデコードされ
る。例えば、デコーダ４１７の端子Ｄ−Ａに入力される
ビットデータが“０００１”（°０”はローレベル、　
“１′はハイレベル）ならば、その出力端子０〜８の出
力は“１０１１１１１１１’　となる。更に、その信号
はインバータ４１９により反転され、各スイッチングト
ランジスタ４３５のベース端子に入力される。この場合
は、各スイッチングトランジスタ４３５のベース端子に
入力される信号は、スイッチングトランジスタ４３５１
のみハイレベルとなる。従って、スイッチングトランジ
スタ４３５．がオンとなるため、端子Ｖｉｎ、　　Ｖｏ
ｕｔからみた抵抗値は、可変抵抗４３７１の調整による
抵抗骨のみとなる。従って、この抵抗値を示す負荷が端
子Ｖｉｎ、　　Ｖｏｕｔを介して電源装置２２１に接続
されることになる。

なお、このときこの抵抗値は、第５図に示すように電源
装置２２１が５．５０Ｖの電圧を各部に供給するように
調整されている。

また、例えば、デコーダ４１７の端子Ｄ−Ａに入力され
るビットデータが’００１１’　ならば、その出力端子
０〜８の出力は’１１１０１１１１１”　となり、スイ
ッチングトランジスタ４３５３のみがオンとなるため、
端子Ｖｉｎ、　Ｖｏｕｔからみた抵抗値は、可変抵抗４
３７．．４３７□、４３７３のそれぞれの調整値の合計
となる。従って、この抵抗値を示す負荷が端子Ｖｉｎ、
　　Ｖｏｕｔを介して電源装置２２１に接続されること
になる。なお、このときこの抵抗値は、第５図に示すよ
うに電源装置２２１が５．２５Ｖの電圧を各部に供給す
るように調整されている。

更に、例えば、デコーダ４１７の端子Ｄ−Ａに入力され
るビットデータが１００１”ならば、その出力端子Ｏ〜
８の出力は１１１１１１１１１°　となり、スイッチン
グトランジスタ４３５はいずれもオンとはならず、端子
Ｖｉｎ、　　Ｖｏｕｔからみた抵抗値は、可変抵抗４３
７．〜４３７９のすべての調整値の合計となる。従って
、この抵抗値を示す負荷が端子Ｖｉｎ、　Ｖｏｕｔを介
して電源装置２２１に接続されることになる。なお、こ
のときこの抵抗値は、第５図に示すように電源装置２２
１が４．５０Ｖの電圧を各部に供給するように調整され
ている。

なお、電源投入時には、抵抗４２１．ダイオード４２３
．コンデンサ４２５により構成される回路により、オア
ゲート４２９を介してラッチレジスタ４１５にリセット
がかかり、その出力はすべてローレベルとなる。従って
、デコーダ４１７の端子Ｄ−Ａに入力されるビットデー
タは“００００′となり、そのとき、その出力端子０〜
８の出力は’０１１１１１１１１”となる。ところで、
その出力端子Ｏの出力は、出力端子５と共にオアゲート
４３１に人力され、その出力がインバータ４１９に入力
されている。従って、デコーダ４１７の出力端子０の出
力が′０°のときも、出力端子５の出力が“０”のとき
と同様に、スイッチングトランジスタ４３５５がオンと
なる。このことにより、電源投入時には、５．００Ｖの
電圧が初期設定値として各部に供給される。

■、　　　リのまとめ このように、メインボード２１１は、セントロニクスイ
ンタフェースを介して、電圧マージンコントロールアダ
プタ２２３に試験電圧を設定するための情報を送り、電
圧マージンコントロールアダプタ２２３は、その情報に
基づき電源装置２２１に接続される負荷を形成する。ま
た、電源装置２２１は、その負荷に応じて、メインボー
ド２１■、グラフィックボード２１３．ディスクコント
ローラボード２１５に試験電圧を供給する。

また、メインボード２１１は、上述した電源装置２２１
からの電圧供給動作と並行して、試験プログラムに基づ
き、試験電圧の供給されたメインボード２１１．グラフ
ィックボード２１３．ディスクコントローラボード２１
５に対する電圧保証試験を行なう。

従って、回路素子の故障を防止し、試験者の手間を低減
することができる。

■、　　　日　の　・　タ　七　〕芝 なお、上述した本発明の実施例にあっては、電源電圧５
■にういて、その１０％の変動の範囲である４、５０Ｖ
〜５．５０Ｖを９段階に分けて電圧保証試験を行なう場
合を説明したが、試験される電源電圧は他の電圧（例え
ば１２■）でもよく、また、その可変範囲および可変段
階もこの場合に限られることはない。

また、実施例にあっては、試験体としてメインボード、
グラフィックボード、ディスクコントローラボードを挙
げたが、これらに限られることはなく、他のボードや他
の装置（例えばフロッピードライブ）であってもよい。

更に、ｒｌ、実施例と第１図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、本発
明はこれに限られることはなく、各種の変形態様がある
ことは当業者であれば容易に推考できるであろう。

〔発明の効果〕

上述したように、本発明によれば、汎用インタフェース
を介して電圧設定情報を受けた負荷形成手段が、その情
報に基づき負荷を形成し、その負荷に応じて被試験体に
試験電圧を供給すると共に電圧保証試験を行なうことに
より、回路素子の故障を防止し、試験者の手間を低減す
ることができるので、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の電圧保証試験装置の原理ブロック図、 第２図は本発明の一実施例による電圧保証試験装置の構
成ブロック図、 第３図はアクルッジ信号およびリセット信号生成回路図
、 第４図は負荷生成回路図、 第５図は電圧設定情報の説明図、 第６図は試験動作手順の説明図である。 図において、 １１１は被試験体、 １１３は試験プログラム、 １１５は電圧供給手段、 １１７は負荷形成手段、 １１９は制御手段、 ２１１はメインボード、 ２１３はグラフィックボード、 ２１５はディスクコントローラボード、２１７はデイス
プレィ端末、 ２１９はディスク、 ２２１は電源装置、 ２２３は電圧マージンコントロール゛アダプタ、２２５
はアダプタ供給電源、 ３１７．３２９，３３１，３４３．４１９はインハ゛−
タ、 ３３７．３３９はシングルショットＩＣ。 ３４１はアンドゲート、 ４１１は抵抗アレイ、 ４１３はバッファ、 ４１７はデコーダ、 ４２３はダイオード、 ４２９．４３１はオアゲート、 ４３５はスイッチングトランジスタ、 ４３７は可変抵抗である。 電斤詣定・）ｉ報で５泡明図 第５図 試すｆｋ動１￥４１川シー引−ａ＠６コ第６図

Claims (2)

【特許請求の範囲】
1. （１）電圧保証試験の行なわれる被試験体（１１１）と
   、 前記電圧保証試験を行なうための試験プログラム（１１
   ３）と、 入力される電圧設定情報に基づき、負荷を形成する負荷
   形成手段（１１７）と、 前記負荷形成手段（１１７）によって形成された負荷に
   応じて、前記被試験体（１１１）に試験電圧を供給する
   電圧供給手段（１１５）と、前記試験プログラム（１１
   ３）に基づき、汎用インタフェースを介して前記電圧設
   定情報を前記負荷形成手段（１１７）に供給すると共に
   、前記被試験体（１１１）の電圧保証試験を行なう制御
   手段（１１９）と、 を具えるように構成したことを特徴とする電圧保証試験
   装置。
2. （２）前記汎用インタフェースはセントロニクスインタ
   フェースであることを特徴とする特許請求の範囲第１項
   の電圧保証試験装置。